Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
MAGNETIC COUPLER ELEMENT AND MAGNETIC COUPLING TYPE ISOLATOR
Document Type and Number:
WIPO Patent Application WO/2008/111336
Kind Code:
A1
Abstract:
A magnetic coupler element (2) includes: a magnetic field generation circuit having excitation coils (7a, 7b) for generating a magnetic field in accordance with an input current; and a detection bridge circuit having a pair of magnetoresistive elements (9a, 9b) whose resistance value is changed when a magnetic field generated in the magnetic field generation circuit is applied. The detection bridge circuit further has two outputs (12a, 12b) which generate a voltage difference in accordance with the intensity of the magnetic field generated in the magnetic field generation circuit. Each of the magnetic field generation circuit and the detection bridge circuit is formed to have an axis-symmetric or a point-symmetric geometrical shape, so as to obtain a high S/N ratio even in the high frequency.

Inventors:
YAMAMOTO MASAAKI (JP)
KARIYA YUICHI (JP)
TOSHIMA KATSUHISA (JP)
KOBAYASHI NOBUKIYO (JP)
YANO TAKESHI (JP)
Application Number:
PCT/JP2008/051524
Publication Date:
September 18, 2008
Filing Date:
January 31, 2008
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
OMRON TATEISI ELECTRONICS CO (JP)
RES INST FOR ELECTRIC AND MAGN (JP)
YAMAMOTO MASAAKI (JP)
KARIYA YUICHI (JP)
TOSHIMA KATSUHISA (JP)
KOBAYASHI NOBUKIYO (JP)
YANO TAKESHI (JP)
International Classes:
H01L43/08; H01F38/14; H04B3/02
Domestic Patent References:
WO2006098372A12006-09-21
Foreign References:
JP2001135537A2001-05-18
JP2005257605A2005-09-22
JP2006153697A2006-06-15
JP2001521160A2001-11-06
JP2001521160A2001-11-06
JP2003526083A2003-09-02
JP2000516714A2000-12-12
JP2005515667A2005-05-26
Other References:
See also references of EP 2136420A4
Attorney, Agent or Firm:
TANAKA, Mitsuo et al. (IMP Building3-7, Shiromi 1-chome,Chuo-ku, Osaka-sh, Osaka 01, JP)
Download PDF:
Claims:
 入力電流に応じて磁界を発生させる磁界発生回路と、
 前記磁界発生回路で発生した磁界を印加することで抵抗値が変化する1対の磁気抵抗効果素子を含み、前記磁界発生回路が発生した磁界の強度に応じた電圧差を生じる2つの出力を備える検出ブリッジ回路とを有し、
 前記磁界発生回路および前記検出ブリッジ回路は、幾何学形状が線対称または点対称にそれぞれ形成されていることを特徴とする磁気カプラ素子。
 前記磁界発生回路は、電気的に並列に接続された幾何学形状が対称な2つの励磁コイルを含むことを特徴とする請求項1に記載の磁気カプラ素子。
 前記2つの励磁コイルは、一端が同じ電極に接続され、前記電極を通る直線について線対称に形成されていることを特徴とする請求項2に記載の磁気カプラ素子。
 前記磁気抵抗効果素子は、磁気抵抗効果膜と、
 前記磁気抵抗効果膜からそれぞれ互いに反対方向に延伸し、前記磁界発生回路が発生する磁界中に配置され、軟磁性材料で形成された導電接続アームの対とからなることを特徴とする請求項1に記載の磁気カプラ素子。
 前記検出ブリッジ回路は、1対の固定抵抗を有し、
 前記磁気抵抗効果素子と前記固定抵抗とが幾何学的に対称に配置されていることを特徴とする請求項4に記載の磁気カプラ素子。
 前記固定抵抗は、1対の磁気抵抗効果膜と、該磁気抵抗効果膜からそれぞれ互いに反対方向に延伸し、前記磁界発生回路が発生する磁界中に配置され、非磁性材料で形成された導電接続アームの対とからなることを特徴とする請求項5に記載の磁気カプラ素子。
 前記検出ブリッジ回路は、前記導電接続アームと前記磁界発生回路の外部で接続された1対の固定抵抗とを有し、
 前記1対の前記磁気抵抗効果膜の中点について点対称に形成されていることを特徴とする請求項4に記載の磁気カプラ素子。
 前記検出ブリッジ回路は、前記導電接続アームと前記磁界発生回路の外部で接続された1対の固定抵抗とを有し、
 前記1対の前記磁気抵抗効果膜を結ぶ直線について線対称に形成されていることを特徴とする請求項4に記載の磁気カプラ素子。
 前記磁気抵抗効果膜は、金属および絶縁体を含むナノグラニュラー材料で形成されていることを特徴とする請求項4から8のいずれかに記載の磁気カプラ素子。
 前記磁界発生回路は、平面的に形成された励磁コイルを有し、
 前記検出ブリッジ回路は、前記励磁コイルの両面に対称に配置されていることを特徴とする請求項1に記載の磁気カプラ素子。
 前記磁気抵抗効果素子は、磁気抵抗効果膜と、
 前記磁気抵抗効果膜からそれぞれ互いに反対方向に延伸し、前記磁界発生回路が発生する磁界中に配置され、軟磁性材料で形成された導電接続アームの対とからなることを特徴とする請求項10に記載の磁気カプラ素子。
 前記検出ブリッジ回路は、1対の固定抵抗を有し、
 前記固定抵抗は、1対の磁気抵抗効果膜と、該磁気抵抗効果膜からそれぞれ互いに反対方向に延伸し、前記磁界発生回路が発生する磁界中に配置され、非磁性材料で形成された導電接続アームの対とからなり、
 前記磁気抵抗効果素子と前記固定抵抗とが前記励磁コイルの両面に対称に配置されていることを特徴とする請求項11に記載の磁気カプラ素子。
 前記検出ブリッジ回路は、前記導電接続アームと前記磁界発生回路の外部で接続された1対の固定抵抗とを有し、
 前記励磁コイルの両面に対称に形成されていることを特徴とする請求項11に記載の磁気カプラ素子。
 前記磁気抵抗効果膜は、金属および絶縁体を含むナノグラニュラー材料で形成されていることを特徴とする請求項11から13のいずれかに記載の磁気カプラ素子。
 請求項1から14のいずれかに記載の磁気カプラ素子と、
 前記検出ブリッジ回路の2つの出力の差分を出力する差動アンプとを備えることを特徴とする磁気結合型アイソレータ。
 前記検出ブリッジ回路の2つの出力をそれぞれ増幅するバッファアンプを備えることを特徴とする請求項15に記載の磁気結合型アイソレータ。
Description:
磁気カプラ素子および磁気結合 アイソレータ

 本発明は、磁気カプラ素子(絶縁型インタ ーフェース素子やアイソレーション素子)お び磁気結合型アイソレータに関する。

 磁気カプラ素子は、ディジタルまたはア ログ信号の伝送を行うためのアイソレータ どに用いられ、例えば、コンピュータとそ 周辺機器を接続するためのインターフェー 、電位の異なる回路間の接続のためのイン ーフェース、および、通信ネットワーク上 中継伝達装置におけるインターフェースな に適用される。

 電位の異なる回路間において、信号伝送 行う場合、入出力間において電気的絶縁を うと同時に、入力信号を何らかの手段によ 、絶縁体を通過させ、出力側へ供給するた のインターフェースが必要となる。絶縁体 通過させる方法は、一般に大きく3種類に分 類される。すなわち、それぞれ、光、磁界ま たは電界を用いる方法である。光を用いる光 結合型アイソレータとしては、フォトカプラ 、磁界を用いる磁気結合型アイソレータとし ては、パルストランスまたは巨大磁気抵抗(GM R)素子を利用したGMRアイソレータ、電界を用 る電解結合型アイソレータとしては、入出 間の絶縁体における僅かな静電容量を利用 た容量結合アイソレータがある。

 これらの種類のアイソレータは、いずれ 、入出力間において電気的絶縁と信号カッ リングの両方の機能を兼ね備えた絶縁型イ ターフェースである。光によるカップリン は、外部からの電界磁界の影響において免 性を持っているのに対して、磁界または電 を用いたカップリングは、光に比べて大幅 伝送速度の向上が実現されている。

 フォトカプラは、主に発光ダイオード(LED )と光検出器により構成され、入出力間は樹 により電気的に絶縁されている。LEDに電流 流すとLEDが発光し、光は樹脂を介して光検 器へ到達する。周波数特性は、DCから決まっ た周波数までフラットであり、伝送速度は、 内部の光学素子等の諸特性により決まり、デ ィジタル伝送において数10Mbpsが限界となって いる。

 パルストランスは、1次コイルと2次コイ との間における電磁誘導により信号伝送を うものであり、伝送効率が高く双方向通信 可能である。周波数特性においては、DCの伝 送ができない。それは、1次コイルの電流変 によって発生する磁界変化を2次コイルにお て電流変化として検出するため、電流変化 伴わないDC信号は伝送できないからである パルストランスにおける高速化の限界は、 アの磁性材料により決まるといわれている また、現在普及しているギガビットLANでは 規格の上で伝送周波数帯域が100MHzまでと決 っているため、1Gbpsの実現には、250Mbpsの伝 速度を持つ回線を4つ用いており、さらに1回 線毎に多値化(5値)を行っている。つまり、ネ ットワークで用いられているパルストランス の動作速度を、ギガビットLANの伝送周波数帯 域に当てはめた場合には、2値のディジタル 送において、125Mbps程度となる。

 GMRアイソレータは、パルストランスの2次 コイルを、GMR素子を用いた磁界センサに置き 換えたものと捉えることができる。入力電流 の変化により発生する磁界強度の変化を、GMR 素子により抵抗値の変化として検出するため 、DC信号の伝送が可能である。伝送速度は、 本的にパルストランスを越えることは困難 あるが、ディジタル伝送において100Mbpsが実 現されている。パルストランスに対してGMRア イソレータは、DCから決まった周波数までフ ットな周波数特性を持つことから、フォト プラに代わる高速のアイソレーション・デ イスと位置づけられ、狭義においては「磁 カプラ」と表現できる。

 容量結合アイソレータは、入出力間の絶 体における僅かな静電容量を通して、信号 送を行うものである。信号とノイズが同じ 路を共有するので、信号はノイズに比べて 波数帯域を高く設定する必要がある。つま 、絶縁体の僅かな静電容量において、信号 通りやすく、ノイズは通りにくくするとい ことである。そのため、周波数特性は、高 の周波数帯域に限定されてしまい、DCは伝 できない。伝送速度は、ディジタル伝送に いて150Mbpsが実現されている。

 これらの絶縁型インターフェースにおい 高速化が必要となっている背景の1つとして は、機器制御の高精度化や高速化が、半導体 技術の進歩による高速なマイコン、DSP、FPGA 登場により、盛んになっている一方で、高 なマイコン類はノイズ源となり、周辺回路( ナログ回路など)に大きな影響を与える存在 となってきている。そのため、今後の機器の 高精度化や高速化には、インターフェース素 子の高速化と高絶縁化の両立が求められてい る。

 ディジタル伝送における高速化の実現に 、S/N比を低減し多値化を行うことや、伝送 波数帯域を広げることが必要となるが、そ 一方でDC信号の伝送も課題となっている。 ットワークにおけるパルストランスの用途 は、DC伝送は必要としないが、他の用途とし ては、一定時間同レベルのディジタル信号が 続いた場合に、符号化を行わずにそのままの 信号として伝送させることや、アナログ信号 波形をそのままの波形で伝送させる要求もあ り、これらの実現にはDC信号の伝送が必要と る。容量結合アイソレータにおいてDC信号 伝送させる場合には、DC信号をパルス幅変調 (PWM)信号に変換することにより、伝送させる 法もあるが、この場合には、そのための回 システムを別に構築する必要がある。この うな用途において、GMRアイソレータは、DC 送が可能で周波数帯域が広いため、他の方 に比べて有利となる。

 従来のGMRアイソレータとしては、渦巻状 入力コイルと、GMR素子を用いた磁界センサ の間に静電シールドを設け、さらに静電シ ルドをグラウンドに接地させることにより 入出力間の浮遊容量を低減したものがある( 特許文献1および特許文献2参照)。これは、入 出力間の浮遊容量を低減すると、入出力間に 急激な電圧変化が生じた場合における、出力 側で発生するノイズを抑えることができる。 つまり、入出力間の同相モード信号除去能力 を向上できることを利用するものである。

 GMRアイソレータは、100Mbps以上の高速化が 課題となっている。伝送速度を上げると、入 力コイルを流れる高周波信号により、出力側 の磁界センサにおいて誘導電圧によるノイズ が発生してしまう。入力コイルと磁界センサ との間の静電シールドにより、誘導電圧によ るノイズを抑えることもできるが、静電シー ルドは導体であるため、入力コイルからの磁 界により、磁界の変化を打ち消す方向に渦電 流が発生し、これにより磁界が弱められてし まう問題が起こってしまう。磁界が減衰する と、信号レベルの減少に伴うS/N比の低下によ り、信号波形の品質が劣化し、回路の誤動作 の原因となる。

 さらに、従来のGMRアイソレータは、入力 イルと磁界センサとの配置・構造等におい 高周波化を行う上での次のような問題があ 。従来のGMRアイソレータは、図20に示すよ に、入力コイル101および検出回路102となるGM R素子を含むホイートストンブリッジにより 成される磁気カプラ素子103と磁気カプラ素 の2つの出力を差分して増幅する差動レシー (差動アンプ)104とを有する。磁気カプラ素 103は、入力側1ポート、出力側2ポートの素子 と捉えることができ、検出回路の102ホイート ストンブリッジにおける2つの出力ポートか の互いに位相が逆相となる2つの差動信号を 動レシーバ104で差分することで同相のコモ モードノイズを低減できる。しかし、入力 ートと各出力ポートとは、磁気的に結合し いるだけでなく、容量的および誘導的にも 合している。このため、周波数が高くなる 、入力ポートと2つの出力ポートとの間のイ ンピーダンスの差が大きくなり、2つの出力 ートに差動レシーバ104で除去できない非対 なノーマルモードノイズ信号を出力するよ になる。

 ディジタル伝送における伝送速度C(bit/sec.) 、次の「数1」に示されるシャノンの定理に ると、周波数帯域幅Bと信号対雑音比(S/N比) よって決定される。

 この式によると、S/N比が大きければ多値 による伝送を行うことで伝送速度を稼ぐこ ができる。伝送速度の決まった素子におい 周波数帯域をどれだけ確保すれば良いか考 る場合、この式では伝送速度Cを一定とする と、S/N比が大きければ多値化を行うことで、 周波数帯域Bを抑えることができる。しかし 一般に素子の高速化を図ろうとする場合に 、2値によるディジタル伝送を基本とし、且 信頼性の高いディジタル伝送を実現するた に、伝送速度に対する帯域幅を多めに設定 開発を進めることが多い。例えば、2値によ るディジタル伝送をパルス波形により行う場 合、伝送速度に対して伝送周波数帯域を3倍 度確保することで、高い信頼性を得ること できる。つまり100Mbpsを実現する場合、DCか 300MHz程度までの周波数帯域幅を設けること 1つの目安となる。

 一方、素子の伝送周波数特性に着目する 、数10MHz付近から周波数が高くなるにつれ 、2つの出力端子における伝送回路的な対称 は徐々に保たれなくなり、誘導電圧による イズは大きくなるため、それに伴いS/N比は 下してしまう。そこで、周波数帯域を制限 、S/N比を確保しつつ多値化により伝送速度 向上させる方法もあるが、信頼性の高いデ ジタル伝送を実現する必要もあるため、多 化による高速化には限界が生じる。したが て高速化を進めるには周波数帯域の拡張が 要となる。

 つまり、100Mbps以下であれば、伝送周波数 帯域を抑えることで、伝送回路的な非対称性 を無視し且つ誘導電圧によるノイズの影響を 受けずに、素子の設計が容易に行え、さらに 、場合によっては多値化を利用することも可 能である。しかしながら、100Mbps以上になる 、伝送周波数帯域を抑えて多値化を行うに 限界が生じるため、伝送周波数帯域を必然 に高周波側へ拡張せざるを得なくなる。し し、伝送周波数帯域を高周波側へ拡張する 、それに伴い、伝送回路的な非対称性から じる、2つの異なる誘導電圧によるノイズの 響が次第に大きくなるため、高速化への弊 となってしまう。また、従来のGMRアイソレ タでは、静電シールドの挿入により、誘導 圧によるノイズを低減できるが、伝送回路 な非対称性は、静電シールドを挿入しても わらないため、高速化を進めるために、伝 周波数帯域を高域側へ拡張していくと、や ては静電シールドの挿入の限界に達してし う。

 出力端子における誘導電圧の発生要因と ては、静電容量的なカップリングと、相互 ンダクタンス的なカップリングの2つに大別 できる。前者は、入出力間の浮遊容量の経路 によるものであり、後者は、入力側の導体と 出力側のセンサの導体との間における電磁誘 導的な結合である。実際には、入出力間の浮 遊容量は、静電シールドを設けたとしても、 残ってしまう。また、入出力間の相互インダ クタンス的なカップリングについては、入力 側の交流磁界の印加により、出力側のセンサ の導体において、渦電流が生じるわけである が、出力側の回路配置によっては、出力端子 に誘導電圧が生じると想定される。これらの 発生要因は周波数が高くなればなるほど、影 響が大きくなる。

特表2001-521160号公報

特表2003-526083号公報

特表2000-516714号公報

特表2005-515667号公報

 前記問題点に鑑みて、本発明は、高周波 おいても高いS/N比が得られる磁気カプラ素 および磁気結合型アイソレータを提供する とを課題とする。

 前記課題を解決するために、本発明によ 磁気カプラ素子は、入力電流に応じて磁界 発生させる磁界発生回路と、前記磁界発生 路で発生した磁界を印加することで抵抗値 変化する1対の磁気抵抗効果素子を含み、前 記磁界発生回路が発生した磁界の強度に応じ た電圧差を生じる2つの出力を備える検出ブ ッジ回路とを有し、前記磁界発生回路およ 前記検出ブリッジ回路は、幾何学形状が線 称または点対称にそれぞれ形成されている のとする。

 この構成によれば、磁界発生回路パター の入力と、検出ブリッジ回路の2つの出力と の間の容量結合および誘導結合が同じになる ので、高周波の入力に対しても、発生するノ イズが同相で波形になる。このため、検出ブ リッジ回路の2つの出力の差分をとることで 周波数によらず、ノイズのない出力を得る とができる。

 また、本発明の磁気カプラ素子において 前記磁界発生回路は、電気的に並列に接続 れた幾何学形状が対称な2つの励磁コイルを 含んでもよい。

 この構成によれば、コイルを2つに分ける ことで、1次側の回路を幾何学的に対称にす ことが容易になる。

 また、本発明の磁気カプラ素子において 前記2つの励磁コイルは、一端が同じ電極に 接続され、前記電極を通る直線について線対 称に形成されてもよい。

 この構成によれば、入力側の電極端子を 準に、磁界発生回路および検出ブリッジ回 を鏡写しに配置することで、2次側の出力に 同相のノイズが発生するような幾何学的に対 称な形状とすることができる。

 また、本発明の磁気カプラ素子において 前記磁気抵抗効果素子は、磁気抵抗効果膜 、前記磁気抵抗効果膜からそれぞれ互いに 対方向に延伸し、前記磁界発生回路が発生 る磁界中に配置され、軟磁性材料で形成さ た導電接続アームの対とからなってもよい

 この構成によれば、磁気発生回路が発生 た磁界に応じて抵抗値が大きく変化する磁 抵抗効果素子を形成でき、検出ブリッジ回 の感度が高くなる。

 また、本発明の磁気カプラ素子において 前記検出ブリッジ回路は、1対の固定抵抗を 有し、前記磁気抵抗効果素子と前記固定抵抗 とが幾何学的に対称に配置されており、前記 固定抵抗は、1対の磁気抵抗効果膜と、該磁 抵抗効果膜からそれぞれ互いに反対方向に 伸し、前記磁界発生回路が発生する磁界中 配置され、非磁性材料で形成された導電接 アームの対とからなってもよい。

 この構成によれば、幾何学形状が同じ磁 抵抗効果素子と固定抵抗とを対称に配置す ことで、検出ブリッジ回路の2つの出力それ ぞれの前記磁界発生回路の入力に対する容量 性および誘導性の結合状態を同じにすること ができ、出力電圧のノイズ成分が同相で同波 形になり、差動アンプによって相殺すること ができる。また、非磁性材料の導電接続アー ムを使用することで、磁気抵抗効果素子を固 定抵抗として使用できる。

 また、本発明の磁気カプラ素子において 前記検出ブリッジ回路は、前記導電接続ア ムと前記磁界発生回路の外部で接続された1 対の固定抵抗とを有し、前記1対の前記磁気 抗効果膜の中点について点対称に形成され いてもよい。

 この構成によっても、2つの出力の入力に 対する容量性および誘導性の結合状態を同じ にすることができ、検出ブリッジ回路を点対 称にすることで、ブリッジ回路において磁気 抵抗効果膜を対角位置に配置することが容易 であり、2つの出力に磁界の強度に比例する 位差を生じさせることができる。

 また、本発明の磁気カプラ素子において 前記検出ブリッジ回路は、前記導電接続ア ムと前記磁界発生回路の外部で接続された1 対の固定抵抗とを有し、前記1対の前記磁気 抗効果膜を結ぶ直線について線対称に形成 れていてもよい。

 この構成によっても、2つの出力の入力に 対する容量性および誘導性の結合状態を同じ にしながら、2つの出力に磁界の強度に比例 る電位差を生じさせることができる。

 また、本発明の磁気カプラ素子において 前記磁界発生回路は、平面的に形成された 磁コイルを有し、前記検出ブリッジ回路は 前記励磁コイルの両面に対称に配置されて よい。

 この構成によっても、2つの出力の入力に 対する容量性および誘導性の結合状態を同じ にしながら、2つの出力に磁界の強度に比例 る電位差を生じさせることができる。

 また、本発明の磁気カプラ素子において 前記磁気抵抗効果素子は、磁気抵抗効果膜 、前記磁気抵抗効果膜からそれぞれ互いに 対方向に延伸し、前記磁界発生回路が発生 る磁界中に配置され、軟磁性材料で形成さ た導電接続アームの対とからなってもよい

 この構成によれば、磁気発生回路が発生 た磁界に応じて抵抗値が大きく変化する磁 抵抗効果素子を形成でき、検出ブリッジ回 の感度が高くなる。

 また、本発明の磁気カプラ素子において 前記検出ブリッジ回路は、1対の固定抵抗を 有し、前記固定抵抗は、1対の磁気抵抗効果 と、該磁気抵抗効果膜からそれぞれ互いに 対方向に延伸し、前記磁界発生回路が発生 る磁界中に配置され、非磁性材料で形成さ た導電接続アームの対とからなり、前記磁 抵抗効果素子と前記固定抵抗とが前記励磁 イルの両面に対称に配置されていてもよい

 また、本発明の磁気カプラ素子において 前記検出ブリッジ回路は、前記導電接続ア ムと前記磁界発生回路の外部で接続された1 対の固定抵抗とを有し、前記励磁コイルの両 面に対称に形成されていてもよい。

 また、本発明の磁気カプラ素子において 前記磁気抵抗効果膜は、金属および絶縁体 含むナノグラニュラー材料で形成されてい ことが望ましい。

 また、本発明による磁気結合型アイソレ タは上記いずれかの磁気カプラ素子と、前 検出ブリッジ回路の2つの出力の差分を出力 する差動アンプとを備えるものとし、前記検 出ブリッジ回路の2つの出力をそれぞれ増幅 るバッファアンプをさらに備えてもよい。 お、差動アンプは、増幅利得(ゲイン)のある もののみならず、ゲインのないもの(差分器) 含む概念である。

 本発明によれば、磁界発生回路および検 ブリッジ回路を、幾何学的に線対称または 対称に形成したことで、磁界発生コイルが 生した磁界の強度に比例する電位差を生じ 検出ブリッジ回路の2つの出力の入力に対す る容量性および誘導性の結合によるノイズ成 分を同相で同波形にすることができ、差動ア ンプによってノイズを相殺することができる 。

本発明の第1実施形態の磁気結合型アイ ソレータの回路図。 図1の磁気結合型アイソレータの磁気カ プラ素子の平面図。 図2の磁気カプラ素子の概略図。 本発明の第2実施形態の磁気カプラ素子 の平面図。 本発明の第3実施形態の磁気カプラ素子 の概略図。 図5の磁気カプラ素子の平面図。 本発明の第4実施形態の磁気カプラ素子 の平面図。 本発明の第5実施形態の磁気カプラ素子 の概略図。 図8の磁気カプラ素子の平面図。 本発明の第6実施形態の磁気カプラ素 の概略図。 図10の磁気カプラ素子の平面図。 本発明の第7実施形態の磁気カプラ素 の平面図。 本発明の第8実施形態の磁気カプラ素 の斜視図。 本発明の第9実施形態の磁気カプラ素 の斜視図。 シミュレーションに用いた本発明の磁 気カプラのモデル。 シミュレーションに用いた従来の磁気 カプラのモデル。 シミュレーションに用いた低周波タイ プの差動アンプの特性図。 シミュレーションに用いた高周波タイ プの差動アンプの特性図。 磁気結合型アイソレータのシミュレー ション結果を示すグラフ。 従来の磁気結合型アイソレータの回路 図。

符号の説明

 1 磁気結合型アイソレータ
 2 磁気カプラ素子
 3 差動アンプ
 4 磁界発生回路
 5 検出ブリッジ回路
 6,6a,6b 入力端子
 7,7a,7b 励磁コイル
 8,8a,8b グランド端子
 9a,9b 磁気抵抗効果素子
 10 固定抵抗
 11,11a,11b 電源端子
 12a,12b 出力端子
 19a,19b 磁気抵抗効果膜
 20a,20b 磁気抵抗効果膜
 21a,21b 導電接続アーム
 22a,22b 導電接続アーム
 23a,23b 導電接続アーム
 24a,24b 導電接続アーム
 27 導電パターン

 これより、本発明の実施形態について、図 を参照しながら説明する。
 図1に、本発明の第1実施形態の磁気結合型 イソレータ1の回路図を示す。磁気結合型ア ソレータ1は、磁気カプラ素子2と、差動ア プ3とからなる。

 磁気カプラ素子2は、互いの接地(基準電 )が分離された磁界発生回路4および検出ブリ ッジ回路5を有している。

 磁界発生回路4は、1次側電流iが入力され 入力端子6と、入力端子6から分岐して、電 的に並列に設けられた励磁コイル7a,7bと、励 磁コイル7a,7bを通過した電流をそれぞれ接地 るグランド端子8a,8bとを有する。

 検出ブリッジ回路5は、2つの磁気抵抗効果 子9a,9bおよび2つの固定抵抗10a,10bからなるホ ートストンブリッジであり、電源電圧V 0 が印加される電源端子11と、2つの検出出力端 子12a,12bとを有している。

 差動アンプ3は、検出ブリッジ回路5の2つ 力をそれぞれ増幅するバッファアンプ13a,13b と、バッファアンプ13a,13bの出力の差分を増 出力するメインアンプ14とを有している。

 図2に、本実施形態の磁気結合型アイソレ ータ1の磁気カプラ素子2の具体的な形状を示 。磁気カプラ素子2は、基板15の上に、フォ リソグラフィ技術により、磁界発生回路4の 電位の基準となるグランドパターン16と、検 ブリッジ回路5の電位の基準となるグランド パターン17とが並んで形成され、さらにその に、各層を不図示の絶縁膜で分離した導電 ターンを形成することで、磁界発生回路4お よび検出ブリッジ回路5を形成している。

 図示するように、磁気カプラ素子2の磁界 発生回路4および検出ブリッジ回路5は、入力 子6と電源端子11とを結ぶ直線を中心に線対 (鏡写し)に形成されている。

 グランドパターン16,17の上には、先ず、 縁膜を形成してから、磁界発生回路4の入力 子6および励磁コイル7a,7bの下層の導電パタ ンが形成されている。その上に、さらに絶 膜で分離して、磁気抵抗効果素子検出ブリ ジ回路5が形成され、さらに、絶縁膜で分離 して、磁界発生回路4のグランド端子8a,8bおよ び励磁コイル7a,7bの上層の導電パターンが形 されている。励磁コイル7a,7bの上層の導電 ターンと下層の導電パターンとは、絶縁膜 貫通する複数のコイル接続層18によって互い に接続され、検出ブリッジ回路5の一部を内 する立体的な励磁コイル7a,7bを形成している 。上層の導電パターン中に形成されたグラン ド端子8a,8bは、それぞれ、絶縁膜を貫通する 地接続層19によってグランドパターン16に接 続されている。

 磁界発生回路4は入力端子6とグランドパ ーン16との間に電流が印加されることで、励 磁コイル7a,7bを貫通する磁界を発生させる。 磁コイル7a,7bは、左右対称に形成されてい が、電流の周回方向は同じ向きになるので 両者が発生する磁界の向きは同じである。

 検出ブリッジ回路5は、励磁コイル7a,7bに れぞれ内包される対称位置に対をなすよう 配置され、金属および絶縁体を含むナノグ ニュラー材料で形成された磁気抵抗効果膜1 9a,19bおよび磁気抵抗効果膜20a,20bを有してい 。そして、検出ブリッジ回路5は、磁気抵抗 果膜19a,19b,20a,20bから、それぞれ、互いに対 なすように、励磁コイル7a,7bが形成する磁 に沿って互いに反対方向に、励磁コイル7a,7b の外側まで延伸する導電接続アーム21a,21b、 電接続アーム22a,22b、導電接続アーム23a,23bお よび導電接続アーム24a,24bを有する。導電接 アーム21aと導電接続アーム23aとは、励磁コ ル7aから突出した端部同士が出力端子12aを構 成する導電パターンによって互いに接続され 、導電接続アーム22aと導電接続アーム24aとは 、励磁コイル7bから突出した端部同士が出力 子12bを構成する導電パターンによって互い 接続されている。導電接続アーム21bと導電 続アーム22bとは、励磁コイル7a,7bから突出 た端部同士が、絶縁層を貫通する接地接続 25によってグランドパターン17に接続された 地パターン26によって互いに接続されてい 。導電接続アーム23bと導電接続アーム24bと 、励磁コイル7a,7bから突出した端部同士が、 電源端子11を有する導電パターン27によって いに接続されている。

 導電接続アーム21a,21bおよび導電接続アー ム24a,24bは軟磁性材料からなり、導電接続ア ム22a,22bおよび導電接続アーム23a,23bは、非磁 性材料からなっている。つまり、互いに対象 位置にある導電接続アームの対21a,21bと導電 続アームの対22a,22bとは、或いは、導電接続 ームの対23a,23bと導電接続アームの対24a,24b は、互いに線対称な幾何学形状を有してい が、その材質が互いに異なっている。

 軟磁性材料からなる導電接続アームの対2 1a,21bおよび24a,24bは、励磁コイル7aおよび7bが 生する磁束を案内して、磁気抵抗効果膜20a よび21bに印加する。このため、磁気抵抗効 膜20aおよび21bは、入力端子に入力される電 の値に応じて同じ割合で抵抗値が増減する つまり、導電接続アーム21a,21bと磁気抵抗効 果膜19aとが一体となって、励磁コイル7aが発 した磁界の強度に応じて抵抗値が変化する 気抵抗効果素子9aを構成し、導電接続アー 24a,24bと磁気抵抗効果膜20bとが一体となって 励磁コイル7bが発生した磁界の強度に応じ 抵抗値が変化する磁気抵抗効果素子9bを構成 している。

 一方、非磁性材料からなる導電接続アー の対22a,22bおよび23a,23bは、励磁コイル7aおよ び7bが発生する磁束を排斥して、磁気抵抗効 膜20aおよび21bに印加されないようにする。 のため、磁気抵抗効果膜20bおよび21aは、入 端子に入力される電流によって抵抗値が殆 増減しない。つまり、導電接続アーム23a,23b と磁気抵抗効果膜20aとが一体となって、励磁 コイル7aが発生した磁界に影響されない固定 抗10aを構成し、導電接続アーム22a,22bと磁気 抵抗効果膜20aとが一体となって、励磁コイル 7bが発生した磁界に影響されない固定抵抗10b 構成している。

 よって、磁気抵抗効果素子9a,9bおよび固 抵抗10a,10bで形成されたホイートストンブリ ジの出力端子12a,12bには、磁界発生回路4と 気抵抗効果素子9a,9bとの磁気的結合によって 、入力端子に印加される電流値に比例する電 圧が出力される。

 また、出力端子12aおよび12bから見た磁界 生回路4に対する容量結合および誘導結合の 度合いは、磁界発生回路4および検出ブリッ 回路5が線対称に構成されていることから、 力端子12aと出力端子12bとで違いがない。こ ため、出力端子12aおよび12bには、入力側と 容量結合および誘導結合によって同相で同 形のノイズが誘起される。つまり、差動ア プ3で、両出力端子12a,12b電圧の差分をとれ 、容量結合および誘導結合によるノイズが 去される。

 軟磁性材料からなる導電接続アーム21a,21b ,24a,24bと、非磁性材料からなる導電接続アー 22a,22b,23a,23bとは、できるだけ等しい抵抗値 有することが、検出ブリッジ回路4の対称性 を高め、出力感度を高めるために好ましい。

 本実施形態において、非磁性体材料から る導電接続アーム22a,22bおよび23a,23bに挟ま た磁気抵抗効果膜19bおよび20aは、磁気抵抗 果を示さない抵抗体に置き換えてもよい。 の場合、導電接続アーム21a,21bおよび24a,24bを 、導電接続アーム22a,22bおよび23a,23bと同様に 磁性材体材料で形成すれば、幾何学形状だ でなく磁気特性も対称になるのでより好ま い。

 また、本実施形態では、導電接続アーム2 1a,21b、22a,22b、23a,23bおよび24a,24bは、励磁コイ ル7a,7bの外側にまで延伸しているが、接地パ ーン26、導電パターン27および出力端子12a,12 bが、対称に、励磁コイル7a,7bの内部まで延伸 し、磁気抵抗効果膜19a,19b,20a,20bの両側に短い 導電接続アーム21a,21b、22a,22b、23a,23bおよび24a ,24bを配置してもよい。

 図3に、本実施形態の磁気カプラ素子2の 造を簡略化して示す。図3においては、入力 子6は、2つの対象位置にある入力端子6a,6bに 分割されている。この入力端子6a,6bには、同 入力に接続され、等しい入力電流が入力さ る。

 この図が示すように、本実施形態の磁気 プラ素子2は、検出ブリッジ回路4の電源端 11と、接地位置(接地接続層25)とを結ぶ直線L ついて線対称(鏡写し)に形成される必要が る。

 図4に、本発明の第2実施形態の磁気カプ 素子2を示す。以降の説明において、先に述 た構成要素と同じ目的で設けられた構成要 には同じ符号を付して説明を省略する。

 本実施形態では、励磁コイル7a,7bは、平 的に形成された渦巻き状の導電パターンか なるが、磁界発生回路3の入力端子6、検出ブ リッジ回路5の電源端子11および接地接続層25 対して線対称に形成されている点は第1実施 形態と同様である。また、本実施形態の、出 力端子12a,12bは、励磁コイル7a,7bを横断して磁 気カプラ素子2の端部にまで延伸している。

 本実施形態においても、励磁コイル7a,7b 発生する磁界によって、磁気抵抗効果膜19a よび20bの抵抗値が変化するので、出力端子12 a、12b間に入力電流に比例する電圧が出力さ る。また、出力端子12a、12bから見た入力側 の容量結合および誘導結合が同じになるの 、出力端子12aおよび12bに誘起されるノイズ 、同相で同波形になり、差動アンプで除去 れる。

 図5に、本発明の第3実施形態の磁気カプ 素子2の概略を示す。本実施形態において、 出ブリッジ回路5は、軟磁性材料からなる導 電接続アーム21a,21bおよび22a,22bにそれぞれ挟 れた1対の磁気抵抗効果膜19aおよび19bからな る磁気抵抗効果素子9a,9bと、固定抵抗10a,10bを 構成する励磁コイル7aおよび7bの外部に配置 れた1対の抵抗体28aおよび28bとで構成された イートストンブリッジである。

 本実施形態では、励磁コイル7aと7bとは、 一体となって、磁気抵抗効果膜19a,19bに磁界 印加するようになっている。

 本実施形態では、すべての構成要素が、 気抵抗効果膜19a,19bの中点Pを中心に3次元空 において点対称になるように配置される。 れによっても、出力端子12aおよび12bから見 磁界発生回路4および検出ブリッジ回路の幾 何学形状が相対的に等しくなり、誘起される 容量性および誘導性のノイズが差動アンプで 除去可能なものになる。

 図6に、本実施形態の具体的形状を示す。 本実施形態では、2つの励磁コイル1a,1bの入力 端子6aと6bおよびグランド端子8aと8bが点対称 なるように配置されているが、励磁コイル7 a,7bが発生する磁界の向きは同じである。ま 、検出ブリッジ回路5は、磁気抵抗効果膜19a 19bから両側に励磁コイル7a,7bの中を並列し 延伸する軟磁性材料からなる導電接続アー 21a,21b,22a,22bの端部に、出力端子12a、電源端 11、出力端子12および接地パターン26が設け れ、並列する導電接続アーム21aと22aおよび21 bと22bは、それぞれ励磁コイル7a,7bの外部で抵 抗体28a,28bによって互いに接続されている。

 図7に、本発明の第4実施形態を示す。本 施形態は、第3実施形態の磁界発生回路34の ランド端子8a,8bを対称中心に配置したスルー ホール8によって構成したものである。

 本実施形態においても、第3実施形態と同 様に、出力端子12aおよび12bに誘起される容量 性および誘導性のノイズが差動アンプで除去 可能なものになる。

 図8に、本発明の第5実施形態の磁気カプ 素子2の概略を示す。本実施形態は、第3実施 形態と異なり、すべての構成要素を対称軸Z ついて回転対称に、つまり、2次元的に点対 に形成している。また、本実施形態では、 磁コイル7a,7bが、それぞれ独立して、磁気 抗効果膜19aまたは19bに磁界を印加するよう なっている。

 図9に、本実施形態の具体的な形状を示す 。本実施形態では、励磁コイル7aと7bとが並 して配置され、軟磁性材料からなる導電接 アーム21a,21bおよび22a,22bに挟まれた磁気抵抗 効果膜19a,19bに磁界を印加するようになって る。また、抵抗体28a,28bは、出力端子12aと接 パターン26との間、および、電源端子11と出 力端子12との間に配置されている。

 図から明らかなように、本実施形態でも 出力端子12aおよび12bのそれぞれから見た磁 発生回路4および検出ブリッジ回路5の幾何 形状が等しい。

 図10に本発明の第6実施形態の磁気カプラ 子2の概略を示す。本実施形態は、対称軸L ついて線対称(鏡写し)な幾何学形状を有して いるが、磁気カプラ素子2の内部で軟磁性材 からなる導電接続アーム21a,21bおよび22a,22bに それぞれ挟まれた磁気抵抗効果膜19a,19bおよ 抵抗体28a,28bを閉回路を構成するに至るまで 続しておらず、磁気カプラ素子2の外部の配 線によってホイートストンブリッジを完成さ せるように企図されている。

 つまり、検出ブリッジ回路5の入力端子お よび接地される導体パターン26が、それぞれ 入力端子11a,11bおよび導体パターン26a,26bに 割されて設けられている。検出ブリッジ回 5の幾何学的対称性を損なうような電路を磁 カプラ素子2の外部配線によって構成するよ うにすることで、力端子12aおよび12bのそれぞ れから見た磁界発生回路4および検出ブリッ 回路5の幾何学形状を等しくすることが容易 なる。

 図11に本実施形態の具体的な形状を示す 図示するように、磁気カプラ素子2の構成要 はすべて左右対象に配置されているが、入 端子11a,11bおよび接地パターン26a,26bとして 用するパターンが左右で異なっている。入 端子11aと11bとを、および、接地パターン26a 26bとを互いに接続する配線は交差する必要 あり、磁気カプラ素子2上に設けると、その 称性を損なうこととなるが、磁気カプラ素 2の外部において配線することで、容量結合 や誘導結合のない接続を可能としている。

 また、図12に示す本発明の第7実施形態の うに、第6実施形態の励磁コイル7a,7bを平面 な渦巻き状のコイルとすることもできる。

 図13に、本発明の第8実施形態の磁気カプ 素子2を示す。本実施形態は、図12の磁気カ ラ素子2を、対称軸Lで折り曲げて励磁コイ 7aと7bとを重ね合わせて一体としたものであ 。

 つまり、本実施形態の磁気カプラ素子2は 、平面的に形成された1つの励磁コイル7を有 、検出ブリッジ回路5を、つまり、磁気抵抗 効果膜19aと19bとを、導電接続アーム21aと21b等 を、励磁コイル7の両面に対称になるように れぞれ配置したものである。

 また、図14に示す本発明の第9実施形態の うに、図4の第2実施形態の磁気カプラ素子2 対称軸Lで折り曲げてもよい。

 第8実施形態および第9実施形態において 、出力端子12aおよび12bのそれぞれから見た 界発生回路4および検出ブリッジ回路5の幾何 学形状が等しいことは一目瞭然である。

 以上のような、本発明の磁気カプラ素子2 の2つの出力には、同相のノイズ成分が含ま る。しかし、実際の差動アンプ3は、周波数 高くなると、同相のノイズを十分に除去で なくなる。そこで、差動アンプ3を含めた本 発明の磁気結合型アイソレータ1の性能をシ ュレーションした結果を以下に示す。

 (シミュレーション例)
 図15および図16に、本シミュレーションに用 いた磁気カプラ素子のモデルを示す。図15は 本発明の第1実施形態に基づくモデルであり 、図16は、比較のために用いた従来の磁気カ ラのモデルである。また、図17および図18、 シミュレーションに用いた2種類の差動アン の特性を示す。図17に示す差動アンプは、800 MHzまでに対応する低周波タイプの差動アンプ であり、位相オフセットが0.05°、遅れ時間が 0.02nsec、総合ゲインが11dBである。また、図18 示す差動アンプは、10GHzまでに対応する高 波タイプの差動アンプであり、位相オフセ トが0.006°、遅れ時間が0.001nsec、総合ゲイン 20dBである。

 図19に、以上の各磁気カプラ素子と差動 ンプとの組み合わせにおいて、電磁界解析 ミュレータによって解析した結果得られたS/ N比の周波数特性を示す。

 図示するように、本発明の磁気カプラを いることで、従来の磁気カプラを用いる場 に比べて、ノイズレベルを低減し、S/N比を きくすることができる。特に、ノイズレベ を低減する効果は、周波数が低いほど顕著 なる。しかしながら、高周波域におけるノ ズレベルも各差動アンプの使用領域におい は十分に実用に耐えうるものである。

 以上の実施形態は、フォトリソグラフィ 術により薄膜コイルを基板上に作成するこ を前提に説明したが、導線を手巻きまたは 械巻き等により基板に巻きつけたものを入 コイルとして用いても構わない。