以下、本発明に係る第1実施形態による磁気 センサモジュールにつき、図1~図6Bを参照し� �説明する。
 尚、この磁気センサモジュールは10、例え� �、後述のように、バンプ等を介して、フレ� �シブルプリント回路(FPC)などの基板22に固定� ��れることにより、磁気センサ23を構成する� �
 図1は、本発明の磁気センサモジュール10の� ��略構成の一例を示す概略断面図である。図2 は、磁気抵抗素子13の構成の一例を示す平面� ��である。図3Aは、図1に示す磁気センサモジ� ��ール10に外部磁界が印加されていない状態� �おける磁界14の様子を模式的に示す図面であ り、図3Bは、この状態における出力を模式的� ��説明するグラフである。図4Aは、図1に示す� ��気センサモジュール10に磁性体20を半導体基 板の表面側から近接させた状態における磁界 15の様子を模式的に示す図面であり、図4Bは� �の状態における出力を模式的に説明するグ� �フである。図5Aは、図1に示す磁気センサモ� �ュール10に磁性体20を半導体基板の裏面側か� ��近接させた状態における磁界16の様子を模� �的に示す図面であり、図5Bはこの状態におけ る出力を模式的に説明するグラフである。図 6Aは、図1に示す磁気センサモジュール10を、� ��ンプ21を介して基板上に固定して磁気セン� �23を構成した様子を模式的に示す断面図であ り、図6Bは、この状態における磁界17の様子� �模式的に示す図面である。

 なお、図3A、図4A、図5A、図6B中、符号14~17 は、それぞれの状態における磁界を模式的に 表現したものである。図3B、図4B、図5Bにおい て、高レベル(High level)から低レベル(Low level )へ遷移するとき、及び、低レベルから高レ� �ルへ遷移するときで、横軸方向において異� �る位置を通ることが模式的に表現されてい� �。

  この磁気センサモジュール10は、図1に� �すように、スイッチング動作を行う集積回� �(図示略)を備えた半導体基板11と、この半導� ��基板11の一方の面11a上に設けられ前記一方� �面11aに沿った方向に感磁方向を持つ磁気抵� �素子13と、前記半導体基板11に設けられ、か� ��前記一方の面11aに平行な面11b上に配置され� ��バイアス磁界印加部材(バイアス磁界印加用 磁石)12とを、少なくとも備えている。本形態 例の磁気センサモジュール10のバイアス磁界� ��加部材12の着磁方向は、図3Aに示すように、 該バイアス磁界印加部材12が形成された面11b� ��沿った方向であり(NおよびSが面11bに沿った� ��向に並んでいる)、外部磁界が印加されてい ない状態では、磁気抵抗素子13が形成された� ��記一方の面11aに沿った方向にバイアス磁界1 4を印加するものであることを特徴とする。

 バイアス磁界印加部材12としては、半導� �基板11への積層に際し、半導体プロセスと親 和性が高いプロセスによって形成することが 可能な、ペースト磁石または薄膜磁石が好ま しい。磁石を構成する硬磁性体としては、特 に限定されるものではないが、サマリウム-� �バルト(SmCo)、鉄-白金(FePt)、コバルト-白金(Co Pt)、ネオジム-鉄-ホウ素(NdFeB)、フェライトな どが利用できる。

 ペースト磁石は、硬磁性体粉末等をバイ� ��ダー樹脂に混合してなる硬磁性体ペースト� ��塗布などの方法で基板のいずれかの面に形� ��し、焼成・加熱ののち、所定の方向に着磁� ��て磁化させることによって設けることがで� ��る。

 薄膜磁石は、硬磁性体を薄膜として成膜� ��たものであり、その作製方法は、特に限定� ��れるものではないが、スパッタや蒸着、め� ��き、ボンド磁石の印刷などが挙げられる。� ��膜磁石を任意の形状にするパターニングに� ��、例えばエッチングやリフトオフなどのフ� ��トリソグラフィー技術を利用することがで� ��る。作製した薄膜磁石は、必要に応じてア� ��ール処理を行ったのち、磁気センサとして� ��感磁方向に着磁を行う。

 ここで、図1に示す例では、バイアス磁界 印加部材12は、半導体基板11の一方の面11aと� �反対の側である他方の面11b上に設けられて� �る。この場合、バイアス磁界印加部材12と磁 気抵抗素子13との距離は半導体基板11の厚み� �よって規定されるので、磁気抵抗素子13への 印加磁界を、精度良く制御することができる 。

 なお、本発明の磁気センサモジュール10� �、この例に限られるものではなく、例えば� �イアス磁界印加部材12を、半導体基板11の一� ��の面11aと同じ側に設けてもよい。また、バ� ��アス磁界印加部材12と半導体基板11とを積層 する際に、任意に他の層(図示せず)を介在さ� ��てバイアス磁界印加部材12と半導体基板11と の距離を調整するようにしてもよい。この手 法によっても、磁気抵抗素子13への印加磁界� ��、精度良く制御することができる。介在さ� ��る他の層は特に限定されないが、適当な無� ��材料あるいは有機材料等の非磁性材料を成� ��することによって容易に形成することがで� ��る。

 本発明においては、磁気センサモジュー� ��10を構成する磁気抵抗素子13の磁電変換材料 として、膜の面に沿った方向に感磁方向を持 つ異方性磁気抵抗材料(MR)を用いている。磁� �抵抗素子13は、鉄-ニッケル(FeNi)、鉄-ニッケ� ��-コバルト(NiFeCo)等の強磁性体からなる磁性� ��から構成することができ、例えばパーマロ� ��が挙げられる。

 本形態例において、半導体基板11上に設け� �れる磁気抵抗素子13は、図2に示すように4つ� ��MR薄膜抵抗13a,13b,13c,13dと、MR薄膜抵抗13a~13d� �間に設けられ導電体からなる端子a,b,c,dとか� ��構成され、ブリッジ構造を有する。それぞ� ��のMR薄膜抵抗13a~13dを形成する方法としては� ��例えば、フォトリソグラフィー法によるパ� ��ーン形成工程と、メッキ法やスパッタリン� ��法による成膜工程とを組み合わせた方法が� ��げられる。
 MR薄膜抵抗13a~13dのパターンは、それぞれ所� ��の方向を向いて配置される。

 図2に示す磁気抵抗素子13の場合、2つのMR� ��膜抵抗13a,13dは、半導体基板11の一方の面11a� ��における一の方向(以下、「X方向」という� �図2では左右方向)を向いて配置されており、 他の2つのMR薄膜抵抗13b,13cは、半導体基板11の 一方の面11a上において前記X方向と直交する� �向(以下、「Y方向」という。図2では上下方� �)を向いて配置されている。

 X方向を向いて配置された2つのMR薄膜抵抗13a ,13dには、X方向を長手方向として平行に配置� ��れた複数のMR膜が設けられている。隣接す� �MR膜は、その端部同士でメアンダ形状(つづ� �折り形状)になるように、MR膜または導電膜� �介して、Y方向に電気的に接続されている。
 また、Y方向を向いて配置された2つのMR薄膜 抵抗13b,13cには、Y方向を長手方向として平行� ��配置された複数のMR膜が設けられている。� �接するMR膜は、その端部同士でメアンダ形状 (つづら折り形状)になるように、MR膜または� �電膜を介して、X方向に電気的に接続されて� ��る。

 4つのMR薄膜抵抗13a~13dは、同じ材質のMR膜� ��ら形成されることが好ましい。これにより� ��4つのMR薄膜抵抗13a~13dは温度に対する特性変 動が同等となるので、磁気デバイスとしての 温度特性が向上する。折り返し部分を導電膜 で形成する場合、金(Au)、銅(Cu)、アルミニウ� ��(Al)等の導体膜が使用される。

 磁気抵抗素子13は図2に示すように、ブリ� ��ジ回路を構成している。このため、4つのMR� ��膜抵抗13a~13dでは、互いに異なる方向(X方向� ��たはY方向)を向いて配置された素子同士が� �接して配置されており、4つのMR薄膜抵抗13a~1 3dは、配線を介して接続されている。これら� ��配線は、例えば金(Au)、銅(Cu)、アルミニウ� �(Al)等の導体膜から構成することができる。4 つのMR薄膜抵抗13a~13dは、90°ずつ向きを変え� �配置されている。4つのMR薄膜抵抗13a~13dは、� ��料、パターン形状や抵抗値が同じものであ� ��ことが好ましい。4つのMR薄膜抵抗13a~13dを配 列する態様としては、例えば図2に示すよう� �縦横2×2の配列が挙げられるが、MR薄膜抵抗� �を適当な配線で接続することにより、他の� �列を採用することも可能である。

 このようなブリッジ回路においては、端� ��aに電源電圧、端子bにはグランドレベルが� �れぞれ接続されたとき、磁気抵抗素子13の出 力は、他の2つの端子c,d間の電位差(ブリッジ� ��力)として得ることができる。ブリッジ出力 は、印加磁界の強さを反映して増減するので 、このブリッジ出力(電圧)の大きさを所定の� ��値と比較して、出力電圧が所定の閾値より� ��きい(高レベル状態)か、出力電圧が所定の� �値より小さい(低レベル状態)かの判別により 、スイッチング動作を行うことができる。本 発明においては、スイッチング動作は半導体 基板11に形成された集積回路(図示せず)によ� �行われており、集積回路は高レベル状態か� �レベル状態かのいずれかを表す信号を出力� �る。

 次に、本実施形態の磁気センサモジュー� ��10としての検出方法を、図3A~図5Bを参照して 説明する。磁気センサモジュール10の出力は� ��閾値の磁束密度により、磁束密度が低いと� ��に出力電圧が高レベル状態(High level)となり 、磁束密度が高いときに出力電圧が低レベル 状態(Low level)となるように設定されている。 このため、磁気センサモジュール10の出力電� ��について閾値を定め、磁気センサモジュー� ��10の出力電圧が前記閾値より大きいときを� �レベル状態とし、磁気センサモジュール10の 出力電圧が前記閾値より小さいときを低レベ ル状態とする。また、閾値は、高レベル状態 と低レベル状態との間にギャップを設けて両 者が明確に区別されるようにすることが好ま しい。このように電圧値の比較によりスイッ チング動作を行う集積回路を、磁電変換素子 の出力と組み合わせて用いることにより、外 部磁界の強さに基づいてスイッチング動作を 行う磁気センサモジュール10を構成すること� ��できる。

 図3Aに示すように、外部磁界が印加され� �ない状態では、磁気抵抗素子13には、バイア ス磁界印加部材12が形成された面に沿った方� ��に着磁されたバイアス磁界印加部材12によ� �て、磁気抵抗素子13が形成された面に沿った 方向にバイアス磁界14が印加される。このと� ��の磁界14は、磁気抵抗素子13近傍の磁束密度 が高いもの(図3Aにおいて磁気抵抗素子13上に� ��線で右向き矢印として表す。)となる。そこ で、図3Bに示すように、このときの出力電圧� ��低レベル状態(Low level)と判定するように前� ��閾値を設定すると、低レベル状態の出力は� ��磁性体が近接されていない状態を表すこと� ��なる。

 図4Aに示すように、鉄板等の磁性体20を近 接させると、バイアス磁界印加部材12から印� ��される磁束が磁性体20に吸引される。その� �果、このときの磁界15は、磁気抵抗素子13近� ��の磁束密度が低いもの(図4Aにおいて磁気抵� ��素子13上に破線で右向き矢印として表す。)� ��なる。そこで、図4Bに示すように、このと� �の出力電圧を高レベル状態(High level)となる� ��うに前記閾値を設定すると、高レベル状態� ��出力は、磁性体20が近接されている状態を� �すことになる。

 図4Aでは磁性体20を半導体基板11の一方の� ��11a側から近接させた様子を説明したが、図5 Aに示すように、磁性体20を半導体基板11の他� ��の面11b側から近接させた場合でも同様に動� ��する。すなわち、磁性体20を近接させると� �バイアス磁界印加部材12から印加される磁束 が磁性体20に吸引される。その結果、磁気抵� ��素子13近傍の磁束密度が、弱い磁界16となり 、磁性体20が近接されている状態を表す高レ� ��ル状態の信号を出力する。

 磁気抵抗素子13には、印加磁界の強さに� �じて抵抗値が変化する性質があり、印加磁� �が強いほど抵抗値が減少する特性があるた� �、磁気抵抗素子13の2つの端子間の電位差(ブ� ��ッジ出力)は、MR膜へ印加される磁束密度の� ��さを反映して増減する。このブリッジ出力� ��大きさを所定の閾値と比較して、出力電圧� ��所定の閾値より大きいか、小さいかの判別� ��よりスイッチング動作を行う。このような� ��成とすることにより、素子に印加される磁� ��密度の高低に応じて異なる2つの出力を発生 する磁気センサモジュール10を実現すること� ��可能となる。なお、集積回路から出力され� ��この磁気センサモジュール10の出力として� �、磁気抵抗素子13のブリッジ出力が所定の閾 値より小さいときに高電圧値による信号を出 し、磁気抵抗素子13のブリッジ出力が所定の� ��値より大きいときに低電圧値による信号を� ��すようにしてもよい。また、その逆に、磁� ��抵抗素子13のブリッジ出力が所定の閾値よ� �小さいときに低電圧値による信号を出し、� �気抵抗素子13のブリッジ出力が所定の閾値よ り大きいときに高電圧値による信号を出すよ うにしてもよい。

 スイッチング動作を、半導体基板に設け� ��集積回路(IC)によって行うので、比較や制御 等に必要な回路を省スペースで構成すること ができ、磁気センサモジュール10の小型化を� ��現できる。本実施形態の磁気センサモジュ� ��ル10は、図6Aに示すように、半導体基板11の� ��11a上にバンプ21を設け、フレキシブルプリ� �ト回路(FPC)などの基板22に固定することによ� ��磁気センサ23を構成することができる。尚� �磁気センサモジュール10、バンプ21、及び、� ��板22が、図示しない磁気センサ用筐体に収� �され、それらが全体として磁気センサ23を構 成しても良い。また、このとき半導体基板11� ��回路基板22との間は、バンプやワイヤ、導� �ペースト(図示せず)などを用いて、電気的に 接続することができる。

 以上説明したように、本発明の第1実施形態 においては、着磁方向がバイアス磁界印加部 材12が形成された面に沿った方向であるバイ� ��ス磁界印加部材12と、膜の面に沿った方向� �感磁方向を持つ磁気抵抗素子13とを用いるこ とにより、磁性体20が磁気センサモジュール1 0に対していずれの方向から接近した場合で� �検出することが可能になる。
 また、バイアス磁界印加部材12および磁気� �抗素子13は、いずれも半導体プロセスと親和 性の高いプロセスを用いて形成することがで きるため、バイアス磁界印加部材12と磁気抵� ��素子13との位置関係を精度よく調整するこ� �が容易になる。また、いずれも半導体基板� �積層されて一体化されるため、磁気センサ� �ジュール10、及び、この磁気センサモジュー ル10を備えた磁気センサ23を小型化すること� �できる。

(実施例)
 本実施例で作製した磁気センサモジュール1 0は、図1に示すように、磁気抵抗素子13と、� �導体基板11上に集積されたバイアス磁界印加 部材12とからなる。磁気抵抗素子13は、図2に� ��すように、4つのMR薄膜抵抗13a~13dのブリッジ 構造からなり、各MR薄膜抵抗は、パーマロイ� ��膜から形成されている。磁気抵抗素子13の� �力は、集積回路内のコンパレータ(比較器)で 比較された後、スイッチング動作を行う。そ のパッケージは、シリコン(Si)基板からなる� �エハレベルパッケージ(WLP)で構成されており 、バンプ21(図6A、図6B参照)を含めたチップサ� ��ズは、0.97×0.97×0.5(mm)である。

 半導体基板11の裏面11bには、バイアス磁� �印加部材12としてNdFeB系のペースト磁石が配� ��される。NdFeB系のペースト磁石は、約80μmの 膜厚で形成され、磁気抵抗素子13の感磁方向� ��同一の面に沿った方向に着磁されている。� ��ースト磁石は、その膜厚によって磁気抵抗� ��子13への印加磁界を制御でき、また、バイ� �ス磁界印加部材12と磁気抵抗素子13との距離� ��基板11の厚みによって規定されるため、印� �磁界を精度良く制御することが可能となる� �

 図6Aに示すように、この磁気センサモジ� �ール10を半導体基板11の一方の面11a上に設け� ��バンプ21を介して基板22に実装して磁気セン サ23を構成した。そして、その出力を確認し� ��ところ、出力は低レベルであった。この磁� ��センサ23は、バイアス磁界が印加されてい� �い状態では、約10~20(Oe)である印加磁界を閾� �磁界として、それより強い磁界では出力は� �レベル、それより弱い磁界では出力が高レ� �ルとなるように設定されている。そのため� �低レベルの出力は、磁気センサ23に約20(Oe)程 度のバイアス磁界が印加されていることを意 味する。

 次に図6Bに示すように、磁気センサモジ� �ール10のバイアス磁界印加部材12側から磁性� ��20として鉄板を近づけると、約10mmの距離で� ��気センサ23の出力が高レベルに反転した。� �れは、バイアス磁界印加部材12で発生した磁 束が磁性体20に吸引される結果、磁気抵抗素� ��13の近傍の磁束密度が低下して、印加磁界� �強さが約10(Oe)未満となったことを意味する� �

 同様に、特に図示はしないが、磁気センサ� ��ジュール10の磁気抵抗素子13側(図6A、図6Bに� ��ける下側)から磁性体を近づけたときも、磁 気センサ23の出力が高レベルに反転した。
 これらの結果から、磁性体20が、磁気抵抗� �子13側から接近した場合でも、その反対側か ら接近した場合でも、区別なく高レベルに反 転した出力が得られたことがわかる。

 以下、本発明に係る第2実施形態につき、図 7~図12Bを用いて説明する。
 即ち、本発明に係るピストン位置検出装置� ��一実施形態を図面に基づいて説明する。

 図7は、本発明のピストン位置検出装置31の� ��実施形態を模式的に示す縦断面図である。
 本発明のピストン位置検出装置31は、非磁� �材料からなるシリンダチューブ32と、少なく とも一部が磁性材料34からなり、前記シリン� ��チューブ32の内周面を摺動するように配さ� �たピストン33と、前記シリンダチューブ32の� ��周面に配された磁気センサ40と、を少なく� �も備え、磁気センサ40は、バイアス磁界印加 部材43を少なくとも備える。

 本発明では、ピストン33の少なくとも一� �を、磁束を吸収することができる磁性材料34 とし、磁気センサ40がバイアス磁界印加部材4 3を備えた構成とすることで、ピストン33に磁 石を配する必要がなくなる。これにより、磁 石の磁極を考えずに磁気センサ40の実装がで� ��る。また、ピストン33に磁石を配さないこ� �でピストン33やシリンダチューブ32を細くす� ��ことができる。その結果、本発明のピスト� ��位置検出装置31では、ピストン33の構造や製 造を簡単にすることができる。

 また、磁気センサ40の部分を抜き出して� �す断面図である図9で示すように、前記磁気� ��ンサ40は、磁気センサモジュール47、及び、 後述するような、バンプ51、基板52、及び、� �れらを内部に収容する磁気センサ用筐体48か ら構成される。磁気センサモジュール47は、� ��束密度の高さに基づいてスイッチング動作� ��行う集積回路を少なくとも備えた半導体基� ��41、この半導体基板41の一方の面41a上に設け られ前記一方の面41aに沿った方向に感磁方向 を持つ磁気抵抗素子42と、前記半導体基板41� �設けられ、かつ前記一方の面41aに平行な面41 b上に配置されたバイアス磁界印加部材(バイ� ��ス磁界印加用磁石)43とを、少なくとも備え� ��いる。前記バイアス磁界印加部材43は、薄� �からなる磁石であり、前記集積回路の上面� �下面、又は内部に配されている。これによ� �、磁気センサ40が小型となり、ピストン位置 検出装置31の設計自由度が増し、ピストン位� ��検出装置31全体の小型化に貢献できる。

 シリンダチューブ32は、非磁性材料から� �る。このような非磁性材料としては、特に� �定されるものではないが、例えばステンレ� �鋼、銅等の非磁性金属材料、あるいはポリ� �チレン、ポリ塩化ビニル等の合成樹脂材料� �挙げられる。

 ピストン33は、棒状であり、前記シリンダ� �ューブ32の内周面を摺動するように、シリン ダチューブ32の内部に配される。
 ピストン33は、少なくとも一部が、磁束を� �収することができる磁性材料34からなる。磁 性材料34としては、特に限定されるものでは� ��いが、例えば鉄(Fe)、ニオブ(Nb)、クロム(Cr)� ��ネオジウム(Nd)などの磁力の高い材料を用い ることが好ましい。

 ピストン33は、図8に示すように、その全� ��が磁性材料34から構成されていてもよいし� �図7に示すように、先端部のみが磁性材料34� �ら構成されていてもよい。

 磁気センサ40は、前記シリンダチューブ32 の外周面に配された磁気近接センサである。 後述するように、磁気センサ40は、4つのMR薄� ��抵抗のブリッジ構造を備えてなり、その出� ��をコンパレータで比較することにより、ス� ��ッチング動作をおこなう。ピストン位置検� ��装置31は、このスイッチング動作を利用し� �、ピストン位置を検出する。

 磁気センサ40は、図9に示すように、半導� ��基板41の面41a上にバンプ51が設けられ、これ が、フレキシブルプリント回路(FPC)などの基� ��52に固定された構成を有する。このような� �気センサ40が、シリンダチューブ32の外周面� ��配されている。また、このとき半導体基板4 1と回路基板52との間は、バンプ51やワイヤ、� ��電ペースト(図示せず)などを用いて、電気� �に接続することができる。このように磁気� �ンサ40は、WLP(ウエハレベルパッケージ)によ� ��パッケージされており、磁気センサモジュ� ��ル47にバンプを含めたチップサイズは、例� �ば0.97×0.97×0.5mmである。なお、パッケージ形 態はWLPに限定されず樹脂モールドパッケージ でもよい。

 磁気センサ40の磁気抵抗素子42は、磁電変 換材料として、膜の面に沿った方向に感磁方 向を持つ異方性磁気抵抗材料(MR)を用いてい� �。磁気抵抗素子42は、鉄-ニッケル(FeNi)、鉄-� ��ッケル-コバルト(NiFeCo)等の強磁性体からな� ��磁性膜から構成することができ、例えばパ� ��マロイが挙げられる。

 本実施形態において、半導体基板41上に� �けられる磁気抵抗素子42は、図10に示すよう� ��4つのMR薄膜抵抗42a,42b,42c,42dと、MR薄膜抵抗42 a~42dの間に設けられ、導電体からなる端子a,b, c,dとから構成され、ブリッジ構造を有する。 それぞれのMR薄膜抵抗42a~42dを形成する方法と しては、例えば、フォトリソグラフィー法に よるパターン形成工程と、メッキ法やスパッ タリング法による成膜工程とを組み合わせた 方法が挙げられる。MR薄膜抵抗42a~42dのパター ンは、それぞれ所定の方向を向いて配置され る。

 磁気抵抗素子42は図10に示すように、ブリ ッジ回路を構成している。このため、4つのMR 薄膜抵抗42a~42dは、互いに異なる方向(X方向ま たはY方向)を向いて配置された素子同士が隣� ��して配置され、配線を介して接続されてい� ��、との構造を有する。これらの配線は、例� ��ば金(Au)、銅(Cu)、アルミニウム(Al)等の導体� ��から構成することができる。4つのMR薄膜抵� ��42a~42dは、90°ずつ向きを変えて配置されて� �る。また、4つのMR薄膜抵抗42a~42dは、材料、� ��ターン形状や抵抗値が同じものであること� ��好ましい。4つのMR薄膜抵抗42a~42dを配列する 態様としては、例えば図10に示すように縦横2 ×2の配列が挙げられるが、MR薄膜抵抗間を適� ��な配線で接続することにより、他の配列を� ��用することも可能である。

 このようなブリッジ回路においては、電� ��電圧が端子aに接続され、グランドレベルが 端子bに接続されたとき、磁気抵抗素子42の出 力は、他の2つの端子c,d間の電位差(ブリッジ� ��力)として得ることができる。ブリッジ出力 は、印加磁界の強さを反映して増減するので 、このブリッジ出力(電圧)の大きさを所定の� ��値と比較して、出力電圧が所定の閾値より� ��きい(高レベル状態)か、出力電圧が所定の� �値より小さい(低レベル状態)かの判別により 、スイッチング動作を行うことができる。本 形態例においては、スイッチング動作は半導 体基板41に形成された集積回路(図示せず)に� �り行われており、集積回路は高レベル状態� �低レベル状態かのいずれかを表す信号を出� �する。

 また、前記シリンダチューブ32の外側に、� �気センサ40の一部を構成するバイアス磁界印 加部材43が配置されている。
 例えば図9に示す例では、バイアス磁界印加 部材43は、磁気センサ40において、半導体基� �41に対して積層され、かつ前記一方の面41aに 平行な面41b内に配置されている。

 バイアス磁界印加部材43としては、半導� �基板41への積層に際し、半導体プロセスと親 和性が高いプロセスによって形成することが 可能な薄膜磁石44が好ましい。薄膜磁石44を� �成する硬磁性体としては、特に限定される� �のではないが、サマリウム-コバルト(SmCo)、� ��-白金(FePt)、コバルト-白金(CoPt)、ネオジム-� ��-ホウ素(NdFeB)、フェライトなどが利用でき� �。

 薄膜磁石44は、前述のような硬磁性体を� �膜として成膜したものであり、その作製方� �は、特に限定されるものではないが、ペー� �ト塗布、スパッタや蒸着、めっき、ボンド� �石の印刷などが挙げられる。薄膜磁石44を任 意の形状にするパターニングには、例えばエ ッチングやリフトオフなどのフォトリソグラ フィー技術を利用することができる。作製し た薄膜磁石44は、必要に応じてアニール処理� ��行ったのち、磁気センサとしての感磁方向� ��着磁を行う。

 薄膜磁石44の膜厚や、薄膜磁石44が磁気セン サモジュール47に占める面積は特に限定され� ��ものではなく、適宜決定される。例えば、� ��膜磁石44として、半導体基板41の面41bにNdFeB� ��のペースト磁石を約80nmの膜厚で形成し、磁 気センサ40の感磁方向と同一方向に着磁する� ��
 図11Aに示すように、薄膜磁石44は、該磁石� �形成された面41bに沿った方向に着磁され(薄� ��磁石44の着磁方向は、面41bに沿った方向で� �り)、外部磁界が印加されていない状態では� ��磁気抵抗素子42が形成された面に沿った方� �にバイアス磁界45を印加する。

 ここで、図9に示す例では、バイアス磁界 印加部材43は、半導体基板41の―方の面41aと� �反対の側である他方の面41b上に設けられて� �る。この場合、薄膜磁石44と磁気抵抗素子42� ��の距離は半導体基板41の厚みによって規定� �れるので、磁気抵抗素子42への印加磁界を、 精度良く制御することができる。

 なお、バイアス磁界印加部材43の配置は� �この例に限られるものではなく、例えばバ� �アス磁界印加部材43を、半導体基板41の―方� ��面41aと同じ側に設けてもよい。また、バイ� ��ス磁界印加部材43と半導体基板41とを積層す る際に、任意に他の層(図示せず)を介在させ� ��バイアス磁界印加部材43と半導体基板41との 距離を調整するようにしてもよい。この手法 によっても、磁気抵抗素子42への印加磁界を� ��精度良く制御することができる。介在させ� ��他の層は特に限定されないが、適当な無機� ��料あるいは有機材料等の非磁性材料を成膜� ��ることによって容易に形成することができ� ��。

 次に、本実施形態のピストン位置検出装� ��31において、磁気センサ40によるピストン位 置検出方法を、図11A~図12Bを参照して説明す� �。磁気センサ40の出力は、閾値の磁束密度に より、磁束密度が低いときに出力電圧が高レ ベル状態(High level)となり、磁束密度が高い� �きに出力電圧が低レベル状態(Low level)とな� �ように設定されている。このため、磁気セ� �サ40の出力電圧について閾値を定め、磁気セ ンサ40の出力電圧が前記閾値より大きいとき� ��高レベル状態とし、磁気センサ40の出力電� �が前記閾値より小さいときを低レベル状態� �する。また、閾値は、高レベル状態と低レ� �ル状態との間にギャップを設けて両者が明� �に区別されるようにすることが好ましい。� �のように電圧値の比較によりスイッチング� �作を行う集積回路を、磁電変換素子の出力� �組み合わせて用いることにより、外部磁界� �大きさに基づいてピストン位置を検出する� �ストン位置検出装置31を構成することができ る。

 図11Aに示すように、外部磁界が印加され� ��ない状態では、磁気抵抗素子42には、バイ� �ス磁界印加部材43が形成された面に沿った方 向に着磁されたバイアス磁界印加部材43によ� ��て、磁気抵抗素子42が形成された面に沿っ� �方向にバイアス磁界45が印加される。このと きの磁界45は、磁気抵抗素子42近傍の磁束密� �が高いもの(図11Aにおいて磁気抵抗素子42上� �実線で右向き矢印として表す。)となる。そ� ��で、図11Bに示すように、このときの出力電� ��を低レベル状態(Low level)と判定するように� ��記閾値を設定すると、低レベル状態の出力� ��、磁性体34(ピストン33)が近接されていない� ��態を表すことになる。

 図12Aに示すように、磁性体34(ピストン33)� ��近接させると、薄膜磁石44から印加される� �束が磁性体34に吸引される。その結果、この ときの磁界46は、磁気抵抗素子42近傍の磁束� �度が低いもの(図12Aにおいて磁気抵抗素子42� �に実線で右向き矢印として表す。)となる。� ��こで、図12Bに示すように、このときの出力� ��圧を高レベル状態(High level)となるように前 記閾値を設定すると、高レベル状態の出力は 、磁性体34(ピストン33)が近接されている状態 を表すことになる。

 磁気抵抗素子42は、印加磁界の強さに応� �て抵抗値が変化する性質を有し、印加磁界� �強いほど抵抗値が減少する特性を有する。� �のため、磁気抵抗素子42の2つの端子間の電� �差(ブリッジ出力)は、MR膜へ印加される磁束� ��度の高さを反映して増減する。このブリッ� ��出力の大きさを所定の閾値と比較して、出� ��電圧が所定の閾値より大きいか、小さいか� ��判別によりスイッチング動作を行う。この� ��うな構成とすることにより、素子に印加さ� ��る磁束密度の高低に応じて異なる2つの出力 を発生する磁気センサ40、及びそれを利用し� ��ピストン位置検出装置31を実現することが� �能となる。なお、集積回路から出力される� �の磁気センサ40の出力としては、磁気抵抗素 子42のブリッジ出力が所定の閾値より小さい� ��きに高電圧値による信号を出し、磁気抵抗� ��子42のブリッジ出力が所定の閾値より大き� �ときに低電圧値による信号を出すようにし� �もよい。また、その逆に、磁気抵抗素子42の ブリッジ出力が所定の閾値より小さいときに 低電圧値による信号を出し、磁気抵抗素子42� ��ブリッジ出力が所定の閾値より大きいとき� ��高電圧値による信号を出すようにしてもよ� ��。

 また、ピストン位置検出を、半導体基板4 1に設けた集積回路(IC)によって行うので、比� ��や制御等に必要な回路を省スペースに構成� ��ることができ、磁気センサ40の小型化を実� �できる。

 以上、本発明の第2実施形態によるピスト ン位置検出装置31について説明してきたが、� ��発明はこれに限定されるものではなく、発� ��の趣旨を逸脱しない範囲で、適宜変更が可� ��である。