Moderne elektronische Geräte, insbesondere datenverarbeitende Geräte oder Kommunikationsgeräte, verfügen über eine Steuer- einrichtung und separat davon gebildete elektronische Bauele- mente, wie Speichermittel oder andere elektronische Bauele- mente, die einzeln adressierbare Daten enthalten. So sind beispielsweise Speichermittel in einzeln adressierbare Spei- cherzellen und die darin gespeicherten Daten gegliedert. Um Daten von diesen Speicherzellen zu lesen bzw. dort abzulegen, ist die Steuereinrichtung durch einen Adress-, einen Daten- und einen Steuerbus mit dem Speichermittel verbunden. Unter einem Bus versteht man in diesem Zusammenhang eine Gruppe von Leitungen, an die mehrere Bauelemente angeschlossen sein kön- nen.

Zu Beginn jedes Buszyklus wird am Adressbus die Adresse der betreffenden Speicherzelle angelegt. Über den Steuerbus si- gnalisiert die Steuereinrichtung, welche Art von Datentrans- fer (Lesen oder Schreiben) stattfinden soll. Außerdem regelt der Steuerbus den genauen zeitlichen Ablauf der einzelnen Phasen jedes Buszyklus. Über den Datenbus findet schließlich der eigentliche Datentransfer statt. Die Anzahl seiner Lei- tungen bestimmt daher, wie viele Bit gleichzeitig zwischen Steuereinrichtung und Speichermittel übertragen werden kön- nen. Ein derartiges Bussystem wird von zahllosen Logikgattern innerhalb der Steuereinrichtung gesteuert.

Außerdem kann die Steuereinrichtung über sogenannte Register verfügen. Dies sind Speicherzellen, die sich innerhalb der Steuereinrichtung befinden und daher ohne Datentransfer über das Bussystem angesprochen werden können.

Bei bisher verwendeten Zugriffsverfahren von externen Steuer- einrichtungen auf separat davon gebildete Bauelemente, wie Speicherbausteine oder zusammengefaßte Speicherbausteine, mittels eines digitalen Bussystems war das wesentliche Krite- rium die Geschwindigkeit dieses Zugriffs bzw. die Zeitdauer, die dieser Zugriff auf die Daten einer Speicherzelle benö- tigt. Dabei stellte sich das oben beschriebene Verfahren, bei dem vor jedem Zugriff auf eine Speicherzelle die entsprechen- de Adresse auf den Adressbus gelegt wird, als zuverlässig und schnell heraus, so daß Modifikationen an diesem Zugriffsver- fahren nicht erstrebenswert schienen.

In letzter Zeit zeigte sich allerdings, daß insbesondere bei mobilen elektronischen Geräten, wie Mobilfunkendgeräten oder tragbaren Computern, nicht nur die Geschwindigkeit des Zu- griffs, sondern auch der Stromverbrauch durch einen derarti- gen Zugriff auf ein einzeln adressierbares Datum bzw. eine Speicherzelle ein entscheidendes Kriterium ist.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren und ein Datenverarbeitungssystem anzugeben, mit denen auf ef- fiziente und zuverlässige Weise ein stromsparender Zugriff auf einzeln adressierbare Daten ermöglicht wird.

Diese Aufgabe wird durch die Merkmale der unabhängigen An- sprüche gelöst. Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung beruht demnach auf dem Gedanken, daß die Adres- se eines einzeln adressierbaren Datums, auf das als nächstes zugegriffen werden soll, innerhalb des entsprechenden Bauele- mentes gemäß einem Algorithmus aus der Adresse eines einzeln

adressierbaren Datums, auf das zuvor zugegriffen wurde, er- mittelt wird.

Dadurch wird erreicht, daß zumindest in den Fällen, in denen sich eine neue Adresse aus einer alten Adresse gemäß einem Algorithmus bestimmen läßt, die neue Adresse nicht über den Adressbus an das entsprechende Bauelement übermittelt werden muß, dadurch keine Signale über den Adressbus übertragen wer- den müssen und somit Strom gespart werden kann.

Im Rahmen der vorliegenden Anmeldung versteht man unter elek- tronisches Bauelement jedes Element, das einzeln adressierba- re Daten enthält, wie beispielsweise Speicherbausteine, Spei- chermodule, zusammengefaßte Speicherbausteine usw.

Eine Weiterbildung der Erfindung sieht vor, daß in der exter- nen Steuereinrichtung und in einem Bauelement eine oder meh- rere Adressen von einem oder mehreren Daten, auf die zuvor zugegriffen wurde, zwischengespeichert werden, innerhalb der Steuereinrichtung ermittelt wird, ob sich die Adresse eines Datums, auf das zugegriffen werden soll, gemäß einem vorgege- benen Algorithmus aus einer der zwischengespeicherten Adres- sen bestimmen läßt und gegebenenfalls Informationen hierüber oder sogar über den zu verwendenden Algorithmus an das Bau- element signalisiert werden.

Durch das Einbringen der Erfindung in die in der Praxis häu- fig vorkommenden Systeme, bei denen zumindest zeitweise ab- wechselnd auf ein flüchtiges und ein nichtflüchtiges Spei- chermittel zugegriffen wird, ergibt sich eine besonders große Energieersparnis, die insbesondere bei mobilen Geräten, wie Mobilfunkendgeräten von großer Bedeutung ist.

Die Erfindung wird im Folgenden anhand bevorzugter Ausfüh- rungsbeispiele näher beschrieben. Zur Erläuterung der Ausfüh- rungsbeispiele dienen die nachstehend aufgelisteten Figuren.

Es zeigen : Figur 1 eine schematische Darstellung einer Steuereinrichtung und zweier Speichermittel Figur 2 eine schematische Darstellung eines Lesezugriffs auf das Datum eines RAM-Speichermittel, dessen Adresse zwischengespeichert wird Figur 1 zeigt exemplarisch den Zugriff der Steuereinrichtung STE auf Speichermittel RAM, ROM über ein digitales Bussystem.

Da die Speichermittel insbesondere zum Einsatz in einem mobi- len elektronischen Gerät, wie einem Mobilfunkendgerät vorge- sehen sind und daher robust gegen Erschütterungen sein sol- len, handelt es sich bei den Speichermitteln vorteilhafter- weise um flüchtige RAM-Speichermittel RAM oder nichtflüchtige ROM-Speichermittel ROM, wie EPROM-oder Flash-Speichermittel.

Die Erfindung ist aber auch für den Zugriff auf andere elek- tronische Bauelemente geeignet. So erfordert das Abfragen der Uhrzeit von einem Bauelement mit Echtzeituhrfunktion über ein digitales Bussystem auch das Lesen von einzeln adressierbaren Daten. Dabei kann der lesende Zugriff auf die Stundeninforma- tion an einer anderen Adresse erfolgen als der lesende Zu- griff auf die Minutenfunktion oder der schreibende Zugriff auf die Stundeninformation zur Einstellung der Uhrzeit. Einem Fachmann sind viele andere Bauelemente mit einzeln adressier- baren Daten bekannt.

Die Erfindung kann innerhalb eines Datenverarbeitungssystems bei einem Bauelement oder bei mehreren Bauelementen angewen- det werden. Im folgenden ist zunächst die Anwendung des er- findungsgemäßen Zugriffs auf ein RAM-Speichermittel beschrie- ben.

Eine externe Steuereinrichtung STE, die beispielsweise durch einen Prozessor oder einen Mikrocontroller realisiert sein

kann und in einem elektronischen Gerät eingebaut ist, verfügt über Speichermittel SPESTE, die durch Register oder Spei- cherbausteine realisiert sein können, in denen eine oder meh- rere Adressen ADRRAMALT von Daten DAT eines Speichermittels RAM auf die zuvor zugegriffen wurde, abgespeichert sind.

"extern"bedeutet dabei außerhalb der Speichermittel RAM, ROM.

Die Speichermittel RAM, ROM bestehen aus mehreren Speicherzel- len, in denen einzeln adressierbare Daten DAT abgespeichert werden können, und denen jeweils eine Adresse ADR zugeordnet ist. Außerdem verfügt das Speichermittel RAM über einen Spei- cherbereich SPERAM, der durch ein Register gebildet sein kann, in dem eine oder mehrere Adressen ADR RAM ALT von Spei- cherzellen, auf die zuvor zugegriffen wurde, abgespeichert sind.

Die Speichermittel RAM, ROM können in größere und kleinere Teilblöcke gegliedert sein und die Adressierung entsprechend erfolgen (1.1.1 1.1.2).

Die externe Steuereinrichtung STE und die davon separat ge- bildeten Speichermittel RAM, ROM sind über ein Bussystem mit- einander verbunden. Ein Steuerbus CBUSübermitteltzunächst die Art des Zugriffs auf ein Speichermittel RAM, ROM, ein Adressbus ADRBUS übermittelt zunächst die Adresse ADR des Datums, auf das zugegriffen werden soll, und ein Datenbus D-BUS übermittelt die Daten zwischen Speichermittel RAM, ROM und Steuereinrichtung STE.

Die Steuereinrichtung STE ermittelt, ob sich die Adresse ADRRAMNEU eines Datums DAT, auf das als nächstes zugegrif- fen werden soll, aus einer Adresse ADRRAMALT eines Datums, auf das zuvor zugegriffen wurde, mittels eines Algorithmus ermitteln läßt und signalisiert die entsprechenden Informa- tionen über den Steuerbus CBUS an das entsprechende Spei- chermittel RAM und eine Steuereinrichtung STERAM, die im oder am Speichermittel RAM realisiert ist.

Bei einer Ausführungsvariante gibt es nur einen Algorithmus, der sowohl der Steuereinrichtung STE als auch der Steuerein- richtung STERAM des Speichermittels RAM bekannt ist. In die- sem Fall wird der Steuereinrichtung STERAM lediglich signa- lisiert, daß sich die Adresse ADR RAM NEU eines Datums DAT, auf das als nächstes zugegriffen werden soll, aus einer Adresse ADR RAM ALT eines Datums DAT, auf das zuvor zugegrif- fen wurde, mittels dieses bekannten Algorithmus ermitteln läßt.

Bei einer anderen Ausführungsvariante gibt es mehrere Algo- rithmen ALGi, die sowohl der Steuereinrichtung STE als auch der Steuereinrichtung STE RAM des Speichermittels RAM bekannt sind. In diesem Fall wird der Steuereinrichtung STE RAM zu- sätzlich signalisiert, gemäß welchem dieser bekannten Algo- rithmen sich die Adresse ADR RAM NEU eines Datums DAT, auf das als nächstes zugegriffen werden soll, aus einer Adresse ADRRAMALT eines Datums DAT, auf das zuvor zugegriffen wur- de, ermitteln läßt. Ein Beispiel für mehrere Algorithmen ist das Inkrementieren der Adressen bei Lesezugriff und das De- krementieren bei Schreibzugriff.

Fur die zusätzliche Signalisierung der Art des Algorithmus kann auch eine zusätzliche Steuerleitung oder spezielle Kom- binationen der bestehenden Steuerleitungen genutzt werden.

Anstatt die Adresse ADRRAMNEU des Datums DAT, auf das als nächstes zugegriffen werden soll, über den Adressbus ADR BUS zu übermitteln, wird diese Adresse ADRRAMNEU in der Steuer- einrichtung STERAM des Speichermittels RAM mittels des vor- gegebenen Algorithmus aus der Adresse ADRRAMALT ermittelt und als Zugriffsadresse verwendet. Die Steuereinrichtung STE RAM, die im oder am Speichermittel realisiert ist, kann durch einen Hardwarezähler oder einen mehrstufigen Hardware- zähler realisiert sein, wobei die unterschiedlichen Stufen der Gliederung der Adressen der Speicherzellen entsprechen.

Da oft auf aufeinanderfolgende Speicherzellen (1.1.1 1.1.2 oder 1.1.1 2.1.1) zugegriffen wird (z. B. lineare Codefolge im Programm-ROM), muß bei Einsatz der Erfindung der Adressbu- streiber in diesen Fällen nicht aktiviert werden, was zu ei- ner Senkung des Stromverbrauchs führt. Dieser Effekt macht sich insbesondere dann bemerkbar, wenn zwischen den Zugriffen auf zwei Daten DAT mit zwei aufeinanderfolgenden Adressen ei- nes Speichermittels ROM auf ein anderes Speichermittel RAM zugegriffen wird, weil in diesem Fall die Adressleitungen oft ihren Zustand (0 auf 1 und umgekehrt) wechseln, was den Stromverbrauch erhöht.

Figur 2 zeigt ein Flußdiagramm für den Fall eines Lesezu- griffs auf ein Datum mit der Adresse ADRRAMNEU.

Es zeigt auf der linken Seite die Verfahrensschritte, die auf der Seite der Steuereinrichtung STE ablaufen, und auf der rechten Seite Verfahrensschritte, die auf der Seite der Steu- ereinrichtung STE RAM des Speichermittels RAM ablaufen.

Um den Befehl, ein Datum DAT mit der Adresse ADR RAM NEU zu lesen L (ADR RAM NEU) auszuführen, wird zunächst diese Adresse ADRRAMNEU mit der Adresse ADRRAMALT eines Datums DAT, auf das zuvor zugegriffen wurde, verglichen VGL (ADRRAMNEU ; ADRRAMALT). Dabei wird festgestellt, ob sich die neue Adresse ADRRAMNEU mittels eines Algorithmus ALG aus einer alten Adresse ADR RAM ALT ermitteln läßt. Falls dies nicht der Fall ist, wird die Adresse ADR RAM NEU über den Adressbus ADRBUS zum Speichermittel RAM übermittelt.

Es ist auch möglich, aus mehreren vorgegebenen Algorithmen ALGi, einen passenden Algorithmus ALG1 zu ermitteln. Informa- tionen dauber, daß sich die neue Adresse ADRRAMNEU mittels eines Algorithmus ALG aus einer alten Adresse ADR RAM ALT er- mitteln läßt und gegebenenfalls Informationen über den Typ des Algorithmus ALG1, werden über den Steuerbus CBUS zur

Steuereinrichtung STERAM des Speichermittels RAM übermit- telt. Dort wird die neue Adresse ADRRAMNEUaus der alten Adresse ADR RAM ALT mittels des dort bekannten Algorithmus ALG oder ALG1 ermittelt ADRRAMNEU (ADRRAMALT ; ALG1).

Beispielsweise ergibt sich die neue Adresse ADRRAMNEU aus der alten Adresse ADR RAM ALT durch das Hochzählen der Adres- se bzw. eines Teils der Adresse durch einen Hardwarezähler.

Anschließend wird das Datum DAT mit der Adresse ADRRAMNEU DAT (ADRRAMNEU) über den Datenbus D BUS zur externen Steuer- einrichtung STE übertragen und kann dort weiterverarbeitet werden.

Bei einer Ausführungsvariante der Erfindung wird nun diese neue Adresse ADRRAMNEU zur alten Adresse ADRRAMALT und wird sowohl in der Steuereinrichtung STE bzw. in den dazuge- hörigen Speichermitteln SPE STE, als auch in einem Speicher- bereich SPERAM des Speichermittels RAM als ADRRAMALT zwi- schengespeichert.

Analog zu der oben beschriebenen Verwendung des erfindungsge- mäßen Zugriffs auf ein RAM-Speichermittel, kann auch der Zu- griff auf ein ROM-Speichermittel erfolgen. Dabei ist die zwi- schengespeicherte Adresse mit ADRROMALT bezeichnet.

Im Folgenden wird die Erfindung anhand eines konkreten Bei- spiels, bei dem das Lesen von zu bearbeitenden Daten (Variablen) aus dem RAM-Speichermittel RAM durch einen im ROM-Speichermittel ROM liegenden Programmcode gesteuert wird.

Eine im ROM-Speichermittel ROM ab Adresse ADR ROM liegende Code-Sequenz, die einen bestimmten ab Adresse ADR RAM im RAM- Speichermittel RAM liegenden Teil der Daten einliest, ist folgendermaßen aufgebaut : l. Hole Datum von Adresse (1. Befehl) 2. Schaue nächstes Datum an (2. Befehl)

3. Muß dieses Datum auch noch gelesen werden ? (3. Befehl) 4. Wenn ja, beginne wieder von vorne. (4. Befehl) Diese Schleife wird solange durchlaufen, bis das letzte zu lesende Datum gelesen ist.

Bei einem herkömmlichen Verfahren werden dabei auch folgende Informationen über das Bussystem übertragen : Erklärung Datenbus Adressbus l. Befehl aus ROM holen l. Befehl ADR ROM 1. Datum holen 1. Datum ADR RAM 2. Befehl aus ROM holen 2. Befehl ADR ROM + 1 3. Befehl aus ROM holen 3. Befehl ADR ROM + 2 4. Befehl aus ROM holen 4. Befehl ADR ROM + 3 1. Befehl aus ROM holen l. Befehl ADR ROM 2. Datum holen 2. Datum ADR RAM + 1 2. Befehl aus ROM holen 2. Befehl ADR ROM + 1 3. Befehl aus ROM holen 3. Befehl ADR ROM + 2 4. Befehl aus ROM holen 4. Befehl ADR ROM + 3 1. Befehl aus ROM holen l. Befehl ADR ROM 3. Datum holen 2. Datum ADR RAM + 2 2. Befehl aus ROM holen 2. Befehl ADR ROM + 1 3. Befehl aus ROM holen 3. Befehl ADR ROM + 2 4. Befehl aus ROM holen 4. Befehl ADR ROM + 3 l. Befehl aus ROM holen l. Befehl ADR ROM 4. Datum holen 4. Datum ADR RAM + 3 2. Befehl aus ROM holen 2. Befehl ADR ROM + 1 3. Befehl aus ROM holen 3. Befehl ADR ROM + 2 4. Befehl aus ROM holen 4. Befehl ADR ROM + 3 1. Befehl aus ROM holen 1. Befehl ADR ROM 5. Datum holen 5. Datum ADR RAM + 4 ' _ ###

Es ist zu sehen, daß vor und nach den Zugriffen auf das RAM- Speichermittel RAM der Adress-Bus auf vielen Leitungen mit großer Wahrscheinlichkeit seinen Zustand ändert, was zu einem hohen Stromverbrauch führt.

Bei einem erfindungsgemäßen Verfahren, bei dem im RAM- Speichermittel RAM die Adresse des Datums, auf das zuletzt zugegriffen wurde, abgespeichert wird werden auch folgende Informationen über das Bussystem übertragen : Erklärung Datenbus Adressbus l. Befehl aus ROM holen 1. Befehl ADR ROM 1. Datum holen 1. Datum ADR RAM 2. Befehl aus ROM holen 2. Befehl ADR ROM + 1 3. Befehl aus ROM holen 3. Befehl ADR ROM + 2 4. Befehl aus ROM holen 4. Befehl ADR ROM + 3 1. Befehl aus ROM holen 1. Befehl ADR ROM 2. Datum holen 2. Datum 2. Befehl aus ROM holen 2. Befehl ADR ROM + 1 3. Befehl aus ROM holen 3. Befehl ADR ROM + 2 4. Befehl aus ROM holen 4. Befehl ADR ROM + 3 l. Befehl aus ROM holen l. Befehl ADR ROM 3. Datum holen 2. Datum 2. Befehl aus ROM holen 2. Befehl ADR ROM + 1 3. Befehl aus ROM holen 3. Befehl ADR ROM + 2 4. Befehl aus ROM holen 4. Befehl ADR ROM + 3 1. Befehl aus ROM holen l. Befehl ADR ROM 4. Datum holen 4. Datum 2. Befehl aus ROM holen 2. Befehl ADR ROM + 1 3. Befehl aus ROM holen 3. Befehl ADR ROM + 2 4. Befehl aus ROM holen 4. Befehl ADR ROM + 3 1. Befehl aus ROM holen l. Befehl ADR ROM 5. Datum holen 5. Datum ' ### ###

Da die Adressen der Daten im RAM-Speichermittel, auf die zu- gegriffen werden soll in aufsteigender Reihenfolge durchge- führt werden, ist es erfindungsgemäß nicht immer erforder- lich, die Adresse für das Datum am Adressbus anzulegen. Dies führt zu einer Stromersparnis, da weniger Zustandsänderungen am Adressbus durchgeführt werden müssen.

Bei einem erfindungsgemäßen Verfahren, bei dem im RAM- Speichermittel RAM und im ROM-Speichermittel ROM die Adresse des Datums, auf das zuletzt zugegriffen wurde, abgespeichert wird werden auch folgende Informationen über das Bussystem übertragen : Erklärung Datenbus Adressbus l. Befehl aus ROM holen 1. Befehl ADR ROM 1. Datum holen 1. Datum ADR RAM 2. Befehl aus ROM holen 2. Befehl 3. Befehl aus ROM holen 3. Befehl 4. Befehl aus ROM holen 4. Befehl 1. Befehl aus ROM holen 1. Befehl ADR ROM 2. Datum holen 2. Datum 2. Befehl aus ROM holen 2. Befehl 3. Befehl aus ROM holen 3. Befehl 4. Befehl aus ROM holen 4. Befehl l. Befehl aus ROM holen 1. Befehl ADR ROM 3. Datum holen 2. Datum 2. Befehl aus ROM holen 2. Befehl 3. Befehl aus ROM holen 3. Befehl 4. Befehl aus ROM holen 4. Befehl 1. Befehl aus ROM holen 1. Befehl ADR ROM 4. Datum holen 4. Datum 2. Befehl aus ROM holen 2. Befehl 3. Befehl aus ROM holen 3. Befehl 4. Befehl aus ROM holen 4. Befehl 1. Befehl aus ROM holen 1. Befehl ADR ROM

5. Datum Datum5. ### # # # # # # Es ist zu sehen, daß nun noch weniger Zustandsänderungen am Adressbus auftreten. Je nach verwendetem Algorithmus und an- gewandter Steuersignalisierung, ist es auch möglich, daß noch weniger Adressen über den Adressbus übertragen werden müssen.