図5は本発明に係る半導体装置の設計方法 の一実施例を概略的に説明するための図であ る。図5において、参照符号Wは検証枠、Wdは� �証枠幅、Wsはステップ幅、そして、M11~M14は� �想メタルパターンを示している。

 図5に示されるように、本実施例の半導体 装置の設計方法において、検証枠Wは正方形� �状とされ、この正方形形状の検証枠Wの各辺( 4つの辺)の外側にはステップ幅Wsの仮想メタ� �パターンM11~M14がそれぞれ配置されている。

 ここで、メタルパターンの密度Dm1は、仮想� ��タルパターンM11~M14を合計した面積をS1とし� ��検証枠W内で抽出されたメタルパターンの面 積S0とすると、
   Dm1=(S0+S1)/(Wd+2Ws) ²
 として表される。

 すなわち、図5に示す実施例では、マクロ レベル検証時に密度検証枠Wの外周(4つの辺の 外側)にステップ幅分Wsの仮想メタルパターン M11~M14を配置し、メタルパターンM11~M14が存在� ��ると見なして密度検証が実施される。

 図6は本発明に係る半導体装置の設計方法 の他の実施例を概略的に説明するための図で ある。

 図6に示されるように、本実施例の半導体 装置の設計方法において、検証枠Wは正方形� �状とされ、この正方形形状の検証枠Wの1つの 辺の内側に、ステップ幅Wsの仮想メタルパタ� ��ンM21が配置されている。

 ここで、メタルパターンの密度Dm2は、仮想� ��タルパターンM21の面積をS2とし、検証枠W内� ��抽出されたメタルパターンの面積S0とする� �、
   Dm2=(S0+S2)/Wd ²
 として表される。

 すなわち、図6に示す実施例では、マクロ レベル検証時に密度検証枠Wの1つの辺の内側� ��ステップ幅分Wsの仮想メタルパターンM21を� �置し、メタルパターンM21が存在すると見な� �て密度検証が実施される。

 図7は図5および図6に示す各実施例をより詳� ��に説明するための図である。
 図7に示されるように、例えば、適用される マスクの設計ルールで規定される金属配線幅 の最大値を0.8μmで空隙(間隔)の最小値を0.15μm とし、さらに、検証枠の幅(一辺)を100μmでス� ��ップ幅を1.0μmとすると、1.0μmのステップ幅� ��中には、少なくとも0.15μmの空隙が含まれる ことになる。

 すなわち、ステップ幅1.0μmの全てを仮想� ��タルとしなくとも、設計ルールにより規定� ��れるステップ幅中の最大のメタル領域((1.0-0 .15)/1.0=0.85:85%)が決まる。従って、ステップ幅 の全てを仮想メタルとせずに、ステップ幅の 85%を仮想メタルとすれば十分である。

 このように、所定のステップ幅内で取り� ��る最大面積の仮想メタルを考慮して密度検� ��を実施することにより、任意の原点に基づ� ��検証ステップおよび検証枠での密度エラー( 最大密度エラー)を防ぐことが可能となる。

 なお、例えば、ステップ幅をメタル領域� ��りも小さく設定する場合には、ステップ幅� ��全てを仮想メタルとする必要が生じること� ��なる。

 図8は図5に示す実施例をより詳細に説明す� �ための図である。
 図8と前述した図3との比較から明らかなよ� �に、検証枠Wの4つの辺の外側に対して所定の ステップ幅の仮想パターンを配置し、その仮 想パターンが配置された検証枠を所定のステ ップ幅で順次移動してレイアウトデータの密 度検証を行う。これにより、任意の原点に基 づく検証ステップおよび検証枠による密度エ ラーの発生を未然に防ぐことが可能になる。

 ここで、図7を参照して説明したように、 所定のステップ幅における仮想メタルパター ンは、適用される設計ルールにより規定され るステップ幅に含まれる最大面積のメタルパ ターンとすることができる。

 図9は図6に示す実施例をより詳細に説明� �るための図である。図9において、ステップ� ��Ws=Wa+Wbとする。

 図9において、レイアウトデータの密度検 証は、所定のステップ幅Ws(=Wa+Wb)内に存在す� �配線パターンの変化分による密度変動を一� �のステップで検出する必要がある。従って� �所定のステップ幅Ws内で取り得る最大面積の 仮想メタル分を加味した密度検証を実施する ことにより、任意の検証枠での密度エラーを 防ぐことができる。

 図10は図5に示す実施例の変形例を概略的に� ��明するための図である。
 図5(図8)に示す実施例では、検証枠Wを正方� �形状としたが、この検証枠Wは、図10に示さ� �るように、隣接する辺の長さが異なる矩形� �状としても良い。矩形形状の検証枠Wを使用� ��てレイアウトデータの密度検証を行う場合� ��も、検証枠Wの4つの辺の外側に対して所定� �ステップ幅の仮想パターンM11~M14を配置し、� ��の仮想パターンが配置された検証枠Wを所定 のステップ幅で順次移動してレイアウトデー タの密度検証を行うことにより、任意の検証 枠での密度エラーを防ぐことができる。

 図11は図6に示す実施例の変形例を概略的に� ��明するための図である。
 図6(図9)に示す実施例では、検証枠Wを正方� �形状としたが、この検証枠Wは、図11に示さ� �るように、隣接する辺の長さが異なる矩形� �状としても良い。矩形形状の検証枠Wを使用� ��てレイアウトデータの密度検証を行う場合� ��も、検証枠Wの1つの辺の内側に対して所定� �ステップ幅の仮想パターンM21を配置し、そ� �仮想パターンが配置された検証枠Wを所定の� ��テップ幅で順次移動してレイアウトデータ� ��密度検証を行うことにより、任意の検証枠� ��の密度エラーを防ぐことができる。

 なお、図10および図11の各変形例において 、検証枠Wの縦方向および横方向のステップ� �は同一のWsとしなくとも良い。この場合には 、縦方向および横方向のそれぞれのステップ 幅分の仮想パターンをそれぞれ検証枠Wの上� �の辺の外側および左右の辺の外側に配置し� �縦方向および横方向の各ステップ幅で順次� �動してレイアウトデータの密度検証を行う� �とになる。

 また、図10および図11に示すような矩形形 状の検証枠Wを使用する場合においても、図7� ��参照して説明したように、所定のステップ� ��における仮想メタルパターンは、適用され� ��設計ルールにより規定されるステップ幅に� ��まれる最大面積のメタルパターンとするこ� ��ができるのはいうまでもない。

 図12は本発明に係る半導体装置のレイア� �トデータ検証プログラムの処理の一例を説� �するためのフローチャートである。

 図12に示されるように、半導体装置のレ� �アウトデータ検証処理が開始されると、ま� �、ステップST1において、GDS(設計データ)から 検証用データを入力し、ステップST2に進んで 、密度検証条件(ステップ値)を設定する。

 すなわち、ステップST2では、ステップ値� ��設定し、その設定されたステップ値に応じ� ��想配置面積情報(テーブル)により、マスク� �計ルールにより取りうる最大面積値が求め� �れる。具体的に、例えば、ステップ値がW1,W2 ,…のとき、マスク設計ルールにより取りう� �最大面積値はS1,S2,…となる。

 そして、ステップST3に進んで、密度検証を� ��行する。ここで、図5を参照して説明したよ うに、メタルパターンの密度Dm1は、検証枠内 抽出面積(検証枠W内で抽出されたメタルパタ� ��ンの面積)をS0とし、仮想配置面積(仮想メタ ルパターンを合計した面積)をS1とし、検証枠 幅をWdとし、そして、ステップ幅をWsとする� �、
   Dm1=(S0+S1)/(Wd+2Ws) ²
 として表される。
 ここで、上記の密度がある一定の基準値内� ��納まっていなければ、配線レイアウトを修� ��する。

 図13は本発明が適用される半導体装置の� �イアウトデータ検証プログラムを記録した� �体の例を説明するための図である。図13にお いて、参照符号10は処理装置、20はプログラ� �(データ)提供者、そして、30は可搬型記録媒� ��を示している。

 本発明は、例えば、図13に示すような処� �装置10に対するプログラム(データ)として与� ��られ、処理装置10により実行される。処理� �置10は、プロセッサを含む演算処理装置本体 11、および、演算処理装置本体11に対してプ� �グラム(データ)を与え或いは処理された結果 を格納する処理装置側メモリ(例えば、RAM(Rand om Access Memory)やハードディスク)12等を備え� �。処理装置10に提供されたプログラムは、ロ ーディングされて処理装置10のメインメモリ� ��で実行される。

 プログラム提供者20は、プログラムを格� �する手段(回線先メモリ:例えば、DASD(Direct Ac cess Storage Device))21を有し、例えば、インタ� �ネット等の回線を介してプログラムを処理� �置10に提供し、或いは、CD-ROMやDVD等の光ディ スクまたは磁気ディスクや磁気テープといっ た可搬型記録媒体30を介して処理装置10に提� �する。本発明に係る半導体装置のレイアウ� �データ検証プログラムを記録した媒体は、� �記の処理装置側メモリ12、回線先メモリ21、� ��よび、可搬型記録媒体30等の様々なものを� �むのはいうまでもない。

 以上、詳述したように、本発明によれば� ��マクロレベルで全ての開始原点において密� ��基準を満たすことができるため、チップレ� ��ルにて開始原点の違いによる密度エラーの� ��生を回避することができる。また、1つの開 始原点からの検証を実施することにより、無 限に存在する開始原点での検証と同精度の密 度検証が可能となる。さらに、ステップ幅を 変更しても密度基準をステップ幅に応じて変 更する必要が無い。そして、マクロレベルの 密度検証時に、最小ステップ値(最小設計グ� �ッド値)に設定しなくても処理可能な時間内� ��の高精度の密度検証を行うことが可能とな� ��。