Die vorliegende Erfindung betrifft ein Verfahren zur elektrischen Kontaktierung von Anschlussflächen zweier Substrate, wobei das erste Substrat mit seinen dem zweiten Substrat zugewandten Anschlussflächen direkt mit den Anschlussflächen des zweiten Substrats elektrisch und mechanisch verbunden wird und die Anschlussflächen des ersten Substrats mit einem Lotmittelauftrag versehen sind. Insbesondere können zur Ausbildung eines Chipmoduls das erste Substrat ein Chip und das zweite Substrat ein Trägersubstrat sein, wobei der Chip Face-Down mit seinen Chipanschlussflächen gegen die Substratanschlussflächen kontaktiert wird.

Weiterhin betrifft die Erfindung eine Vorrichtung zur Ausführung einer zweiten Phase des erfindungsgemäßen Verfahrens.

Aus dem allgemeinen Stand der Technik sind Verfahren zur Direktmon- tage von Halbleiter-Chips auf Trägersubstraten bekannt. So existieren Verfahren, bei denen der ungehäuste Chip mit seinen dem Trägersubstrat

BESTÄTIGUNGSKOPIE zugewandten Anschlussflächen und vorher auf die Anschlussflächen des Chips aufgetragenen Lotmitteln (Lotperlen) direkt auf dem Trägersubstrat oder einer Leiterplatte befestigt wird. Dabei wird der Lotmittelauftrag beim Reflow-Löten in einem LÖtofen wiederaufgeschmolzen und verbindet sich mit den Anschlussflächen des Trägersubstrats. Derartige Verfahren gestalten sich sowohl hinsichtlich ihres Ablaufs als auch in Bezug auf die dafür erforderlichen Vorrichtungen als sehr komplex.

Der vorliegenden Erfindung liegt daher die Aufgabe zu Grunde, einen Verfahrensablauf und eine Vorrichtung zu dessen Durchführung vorzu- schlagen, die den Prozess der elektrischen Kontaktierung von Anschlussflächen zweier Substrate, insbesondere von Halbleiterbauelementen mit Trägersubstraten, technisch vereinfacht und somit wirtschaftlicher gestaltet.

Das erfindungsgemäße Verfahren erfolgt in zwei aufeinanderfolgenden Phasen, wobei in Phase I der Chip mit seinen Anschlussflächen gegen die Anschlussflächen des Substrats positioniert wird und die Chipanschlussflächen und/oder die Substratanschlussflächen mit einem Lotmittelauftrag versehen sind. In Phase I erfolgt eine rückwärtige Beaufschlagung des Chips mit Laserenergie, derart, dass das Lotmittel zumindest soweit aufgeschmolzen bzw. angeschmolzen wird, um eine Fixierung des Chips auf dem Substrat zu ermöglichen, wobei gleichzeitig eine Nivellierung bzw. eine gleichmäßige Abflachung der auf den Chipanschlussflächen bzw. den Substratanschlussflächen angeordneten Lotmittelaufträge erfolgt, so dass zwischen sämtlichen Chipanschlussflächen und Substrat- anschlussflächen ein Kontakt hergestellt ist.

Nachfolgend der Phase I erfolgt eine Anordnung der aus dem Chip und dem Substrat gebildeten Bauelementanordnung in einem Gehäuse, das so ausgebildet ist, dass während eines Reflows des Lotmaterialauftrags eine Beaufschlagung der Bauelementanordnung mit einem, insbesondere gasförmig ausgebildeten, Flussmittelmedium erfolgt, das vorzugsweise aus einem Stickstoff- / Ameisensäure-Gemisch besteht. Besonders vorteilhaft ist es dabei, wenn das Gehäuse so ausgebildet ist, dass eine Durchströmung des Gehäuseinnenraums mit dem Medium erfolgt, wobei gleichzeitig zur Beaufschlagung ein Reflow durch eine rückwärtige Beaufschlagung des Chips mit Laserenergie ähnlich wie in der zuvor geschilderten Phase I erfolgt.

Nachfolgend der Beaufschlagung mit dem Flussmittelmedium, das insbesondere ein Aufbrechen einer möglicherweise in Phase I ausgebildeten Oxidschicht auf dem Lotmittelauftrag ermöglicht, erfolgt ein Spülvorgang des Gehäuseinnenraums, bei dem vorzugsweise ausschließ- lieh ein Schutzgas verwendet wird.

Weitere vorteilhafte Ausgestaltungsmerkmale ergeben sich aus der nachfolgenden Beschreibung und der Zeichnung, die eine bevorzugte Ausführungsform der Erfindung an Hand eines Beispiels erläutert.

Es zeigt: Fig. 1 : eine schematische Darstellung der erfindungsgemäßen

Vorrichtung.

In Fig. 1 ist eine Vorrichtung zur Ausführung des Verfahrens während Phase II dargestellt, nachdem zuvor in der hier nicht näher dargestellten Phase I die vorstehend beschriebene Fixierung des Chips auf dem Sub- strat erfolgt ist. Nach Durchführung der Phase I wird die Bauelementanordnung in die in der Fig. 1 dargestellte Position überführt, in der sie sich unterhalb des Gehäuses 3 befindet und anschließend wird das Gehäuse 3 über die Bauelementanordnung abgesenkt, wie in Fig. 1 dargestellt. In Phase II befindet sich die aus dem Chip 6 und dem Substrat 7 gebildete Bauelementanordnung in einem Innenraum eines nach außen hin durch eine Dichtung 2 gegenüber einem Trägertisch 1 abgedichteten Gehäuses 3. Das Gehäuse 3 weist in einer ansonsten zur Umgebung hin im Wesentlichen gasdichten Umwandung eine Zuströmöffnung 8 sowie eine Aus- Strömöffnung 9 auf, die eine Durchströmung bzw. Spülung oder Flutung des Gehäuseinnenraums mit einem gasförmigen Medium ermöglichen. Die im Wesentlichen parallel zu einer Rückseite des Chips 6 angeordnete Gehäusewandung ist durch eine Glasplatte bzw. eine transparente Platte gebildet, die eine rückwärtige Beaufschlagung des Chips mit Laserenergie 5 ermöglicht, wobei die Laserstrahlung entsprechend den Abmessungen der Rückseite des Chips 6 fokussiert ist, um einen unmittelbaren Wärmeeintrag bzw. Energieeintrag in das Substrat 7 zu vermeiden. In Folge der rückwärtigen Beaufschlagung des Chips 6 mit Laserstrahlung 5 erfolgt ein Reflow des zwischen den Chipanschlussflächen und den Substratanschlussflächen angeordneten Lotmittelauftrags 10 während einer Durchströmung des Gehäuseinnenraums mit einem Flussmittelgas, das im vorliegenden Fall aus einem Gemisch aus Stickstoff und Ameisensäure gebildet ist. Zur Ausbildung dieses Gasgemisches kann bei- spielsweise eine Stickstoffströmung außerhalb des Gehäuses 3 über eine Oberfläche eines Ameisensäurebades geleitet werden, so dass die mitgerissenen Dämpfe der Ameisensäure sich mit dem Stickstoff vor der Einströmung in das Gehäuse 3 vermischen. Nach erfolgtem Reflow, also insbesondere nach Beaufschlagung der Rückseite des Chips mit Laser- energie, erfolgt eine Durchströmung bzw. -Spülung des Innenraums des Gehäuses 3 mit einer vorzugsweise reinen Schutzgasströmung, wobei hier vorzugsweise eine Stickstoffströmung zum Einsatz kommt, um Flussmittelablagerungen, also hier insbesondere Ablagerungen von Ameisensäure, auf der Bauelementanordnung 6/7 zu vermeiden. Anstelle der hier beispielhaft erwähnten Ameisensäure kann grundsätzlich auch j edes gasförmige Flussmittel verwendet werden, das vergleichbare Wirkungen erzeugt.

Abweichend von der in der Fig. 1 beispielhaft erfolgten Darstellung der Bauelementanordnung als eine Kombination aus einem Chip 6 mit einem Substrat 7 ist es auch möglich, das erfindungsgemäße Verfahren auf

Wafer-Ebene durchzuführen, also zwei Wafer miteinander zu verbinden. Darüber hinaus ist es auch möglich, abweichend von der gewählten Darstellung nicht nur einen Chip mit einem Substrat zu verbinden bzw. in einem Reflow-Verfahren zwischen den Substratanschlussflächen und den Chipanschlussflächen angeordnete Lotmaterial aufträge bzw. -depots aufzuschmelzen, sondern auch Stapelanordnungen von Chips mit einer Mehrzahl von übereinander angeordneten Chips mit einem Substrat zu verbinden.