Die Erfindung betrifft ein Verfahren zur Integration von Halbleiter-Wafern auf engem Raum, insbesondere 3D-lntegration, bei dem die Halbleiter-Wafer nach der Positionierung relativ zu einem Substrat und/oder einer Umverdrahtungsschicht (Redistribution Layer RDL) durch Einbringen einer Vergussmasse geschützt und in ihrer relativen Position fixiert werden. Weiterhin betrifft die Erfindung eine Vorrichtung zur Anwendung bei dem Verfahren, eine entsprechende integrierte Halbleiter-Wafer-Vorrichtung als Fertigungszwischenprodukt sowie als Endprodukt.

Die Halbleiterindustrie hat Dank kontinuierlicher Verbesserungen bei der Integrationsdichte verschiedener elektronischer Bauteile ein rasches Wachstum erfahren. Größtenteils geht diese Verbesserung der Integrationsdichte aus wiederholten Reduzierungen der minimalen Merkmalsgröße hervor, sodass mehr Bauteile in einen bestimmten Bereich integriert werden können.

Da die Nachfrage nach Miniaturisierung, höherer Geschwindigkeit und größerer Bandbreite sowie geringerem Stromverbrauch in jüngerer Zeit gestiegen ist, ist ein Bedarf an kleineren und kreativeren Packaging-Techniken von auch als Dies bezeichneten ungehäusten Halbleiter-Wafer entstanden.

Im Zuge der fortschreitenden Integration werden immer mehr Baugruppen, die zuvor als einzelne Halbleiter-Wafer nebeneinander auf einer Platine angebracht wurden, in einem „größeren" Halbleiter-Wafer vereint. Mit„größer" ist dabei die Anzahl der Schaltungen auf dem Die gemeint, da die absolute Größe durch fortschreitende Verfeinerung des

Fertigungsprozesses abnehmen kann.

In einer gestapelten Halbleitervorrichtung werden aktive Schaltungen wie Logik, Speicher, Prozessorschaltungen und dergleichen mindestens teilweise auf separaten Substraten hergestellt und danach physisch und elektrisch aneinander gebondet, um eine funktionelle Vorrichtung zu bilden. Solche Bonding-Prozesse wenden hochentwickelte Techniken an, wobei Verbesserungen gewünscht werden.

Eine Kombination von zwei sich ergänzenden Baugruppen, wie beispielsweise CPU und Cache auf einem Halbleiter-Wafer, lässt sich mit dem Begriff„on-Die" umschreiben: die CPU hat den Cache„on-Die", also direkt auf dem gleichen Halbleiter-Wafer, was den Datenaustausch deutlich beschleunigt. Mit der Weiterverarbeitung der Halbleiter-Wafer- Gehäusung und Integration in die schaltungstechnische Umgebung beschäftigt sich die Aufbau- und Verbindungstechnik (AVT).

Viele integrierte Schaltungen werden üblicherweise auf einem einzigen Halbleiter-Wafer hergestellt und einzelne Halbleiter-Wafer auf dem Wafer werden vereinzelt, indem die integrierten Schaltungen entlang einer Risslinie gesägt werden. Die einzelnen Halbleiter- Wafer werden üblicherweise getrennt gekapselt, beispielsweise in Mehr-Halbleiter-Wafer - Modulen oder in anderen Arten von Gehäusen (Packaging).

Eine Wafer-Level-Package-(WLP)-Struktur wird als eine Gehäusestruktur für

Halbleiterkomponenten von elektrischen Produkten verwendet. Eine gestiegene Zahl von elektrischen Eingangs-Ausgangs-(l/0)-Kontakten und gestiegene Nachfrage nach integrierten Hochleistungsschaltungen (ICs) hat zur Entwicklung von WLP-Strukturen vom Fan-Out-Typ geführt, die größere Mittenabstände für die elektrischen I/O-Kontakte erlauben.

Dabei kommt eine elektrische Umverdrahtungsstruktur zum Einsatz, die eine oder mehrere elektrische Umverdrahtungsschichten (Redistribution Layers: RDL) umfasst. Jede RDL kann als strukturierte Metallisierungsschicht ausgelegt sein und dient als elektrische

Zwischenverbindung, die dafür ausgelegt ist, die in die Verkapselung eingebettete elektronische Komponente mit den externen Anschlüssen des Halbleiterbauelement- Package und/oder einer oder mehreren Elektrode(n) des/der an der Unterseite des

Halbleiterbauelement-Package angeordneten Halbleiter-Wafer zu verbinden.

DE 10 2007 022 959 A1 zeigt ein Halbleiter-Package, bei dem ein Halbleiter-Wafer in eine Vergussmasse eingebettet ist. Eine Umverdrahtungsschicht ist mit Lötkugeln für eine Oberflächenmontage des Halbleiter-Wafer-Package versehen. Durchkontaktierungen durch das Halbleiter-Package sind mit Lötmaterial auf einer Oberfläche des Halbleiter-Package versehen, mit dem ein zweites Halbleiter-Package auf dem ersten gestapelt werden kann.

Die US 6 716 670 B1 zeigt ein Halbleiter-Wafer-Package für die Oberflächenmontage. An einer Hauptoberfläche sind Kontakte vorgesehen, an denen ein zweites Halbleiter-Wafer- Package angebracht werden kann. Die DE 10 2006 033 175 A1 zeigt ein Elektronikmodul, das ein Logikteil und ein Leistungsteil umfasst. Logikteil und Leistungsteil sind auf übereinander angeordneten Substraten angeordnet und gemeinsam vergossen.

Außerdem beschreiben die US 2014/0091473 A1 und die US 2015/0069623 A1 die 3D- Halbleiter-Wafer-Integration von TSMC, wobei Halbleiter-Wafer in Kunststoffharz

eingegossen werden und eine Durchkontaktierung als Through-Silicon-Vias erfolgt oder als Metallstege in die Vergussmasse eingebettet sind.

Weiterhin beziehen sich die US 2015/0303174 A1 auf die komplexe 3D-lntegration und die US 2017/0207204 A1 auf das„integrated fan out packaging".

Das Einbringen der Vergussmasse kann zu einer relativen Verlagerung der Halbleiter-Wafer untereinander sowie gegenüber einer vorbestimmten Sollposition des Halbleiter-Wafers führen. Zudem kommt es aufgrund der erstarrungsbedingten Schrumpfung der

Vergussmasse zu Spannungen, die zu einer unebenen Verformung führen können.

Weiterhin kommt es zu einem Driften der Halbleiter-Wafer auf dem Substrat aufgrund der dynamischen Kräfte der einströmenden Vergussmasse. Es ist auch bereits bekannt, dass die Bearbeitung der Rückseitenmetallisierung zu Wölbungsproblemen (engl,„warpage") führen kann.

Der Erfindung liegt die Aufgabe zugrunde, eine Möglichkeit zu schaffen, die damit verbundenen nachteiligen Einflüsse zu vermeiden.

Diese Aufgabe wird erfindungsgemäß mit einem Verfahren gemäß den Merkmalen des Anspruches 1 gelöst. Die weitere Ausgestaltung der Erfindung ist in verfahrenstechnischer Hinsicht den weiteren Ansprüchen 2 bis 7 zu entnehmen.

Erfindungsgemäß ist also ein Verfahren vorgesehen, bei dem vor dem Einbringen von Vergussmasse ein Substrat aus Glas mit einer Vielzahl von durch Wandflächen oder besser ausgedrückt„Zwischenwände" getrennte Ausnehmungen zur Aufnahme von einem oder mehreren Halbleiter-Wafern relativ zu den Halbleiter-Wafern derart positioniert bzw. fixiert wird, dass zumindest einzelne Halbleiter-Wafer durch die Zwischenwand des Glas- Substrates voneinander getrennt sind. Indem also ein oder mehrere Halbleiter-Wafer in einer jeweiligen Ausnehmung angeordnet und separiert von anderen Halbleiter-Wafern

angeordnet werden, sind diese vor den unerwünschten Einflüssen durch das Einbringen der Vergussmasse optimal geschützt. Bei Versuchen hat sich bereits herausgestellt, dass das Glassubstrat die Verlagerung der Halbleiter-Wafer parallel zur Haupterstreckungsebene des Substrates bzw. des die Halbleiter-Wafer tragenden Kunststoffsubstrates auf weniger als 100 μηη und je nach Ausführung auf weniger als 10 μηι beschränkt. Hierzu bildet das

Glassubstrat eine Maske mit den an die Halbleiter-Wafer angepassten Ausnehmungen, die vorzugsweise bereits mit Durchgangslöchern (Through Glass Via: TGV) ausgestattet sein können und eine Durchkontaktierung ermöglichen.

Erfindungsgemäß wird durch das Glassubstrat eine unerwünschte Verlagerung des

Halbleiter-Wafers ebenso wie eine Verformung des Trägersubstrates aufgrund der erheblich reduzierten Menge des Vergussmaterials ausgeschlossen. Darüber hinaus wird auch eine Dehnung, insbesondere thermische oder aufgrund veränderter Feuchtigkeit, vermieden. In positiver Weise wirkt sich dabei auch das erhöhte E-Modul des Glassubstrates auf den Herstellungsprozess sowie auf die Geräteeigenschaften aus. Zudem führt der Einsatz des Glassubstrates zu verbesserten HF-Eigenschaften, die zu vielfältigen praktischen

Anwendungen in der Hochfrequenztechnik führt.

Indem das Glassubstrat durch Laserstrahlung durch nichtlineare Selbstfokussierung bearbeitet und nachfolgend einem anisotropen Materialabtrag durch Ätzen mit einer angepassten Ätzrate und -dauer unterzogen wird, werden erstmals nahezu ebene

Seitenwandflächen der Zwischenwände als Begrenzungsflächen der Ausnehmungen in dem Substrat erzeugt, sodass die Halbleiter-Wafer mit einem sehr geringen Abstand zu den Seitenwandflächen und infolgedessen auch zu benachbarten Halbleiter-Wafern angeordnet werden können.

Bei dem Verfahren zur Herstellung der die Seitenwandflächen bildenden Ausnehmungen in dem Glassubstrat kommt das laserinduzierte Tiefenätzen zum Einsatz, das unter der Bezeichnung LIDE (Laser Induced Deep Etching) bekannt geworden ist. Dabei ermöglicht das LIDE-Verfahren das Einbringen von extrem präzisen Löchern (Through Glass Via = TGV) und Strukturen in höchster Geschwindigkeit und schafft somit die Voraussetzungen für die Herstellung des Glassubstrates.

Es wird grundsätzlich davon ausgegangen, dass das Glassubstrat nach der erfolgten Positionierung der Halbleiter-Wafer entweder auf einer Trägerschicht oder auf einer

Umverdrahtungsschicht (Redistribution Layer: RDL) mit dieser Schicht verbunden wird, wobei die Zwischenwände zwischen den Ausnehmungen die Halbleiter-Wafer jeweils allseitig einschließen. Darüber hinaus ist auch eine Fixierung der Halbleiter-Wafer in dem Glassubstrat unabhängig von einer Trägerschicht oder sonstigen Schicht denkbar, sodass Halbleiter-Wafer und Glassubstrat eine für den weiteren Produktionsprozess nutzbare Baueinheit bilden.

Dadurch lässt sich auch ein Verfahren realisieren, bei dem die Halbleiter-Wafer innerhalb der Ausnehmungen des Glassubstrates vergossen werden. Hierzu können die Halbleiter-Wafer in dem Glas-Substrat bestückt werden, sodass das Substrat gegebenenfalls entfallen könnte.

Weiterhin wird die erfindungsgemäße Aufgabe noch dadurch gelöst, dass das Glassubstrat mit einer Vielzahl von Ausnehmungen, die auch als Kavitäten bezeichnet werden, ausgestattet ist, welche die Halbleiter-Wafer mit einem geringen Spalt oder sogar anliegend einschließen, wobei die Ausnehmungen durch Seitenwandflächen begrenzt sind, die einen weitgehend ebenen Verlauf aufweisen, insbesondere also keine zwischen den Oberflächen des Glassubstrates reduzierte lichte Weite bzw. keinen konvex in die Ausnehmung hineinreichenden Wandflächenbereich aufweisen.

Dabei kann die Wandfläche einen V-förmigen Verlauf, also eine stetig zunehmende lichte Weite der Ausnehmung aufweisen, wobei die Steigung vorzugsweise konstant ohne

Umkehrstelle ausgeführt sein kann.

Indem eine transparente, translucente oder transmissive Vergussmasse, beispielsweise ein Polymer verwendet wird, lässt sich erfindungsgemäß auch eine optische Verbindung zwischen verschiedenen Halbleiter-Wafern realisieren.

Eine spezifische Ausprägung des erfindungsgemäßen Verfahrens gemäß Anspruch 6 ist charakterisiert durch folgende Verfahrensschritte:

Bereitstellen eines Trägersubstrates mit mindestens einem darauf über eine

Klebeschicht befestigten Halbleiter-Wafer, insbesondere Halbleiter-Bauelement,

Bereitstellen eines Glassubstrates mit mindestens einer Ausnehmung,

Positionieren des Glassubstrates auf der Klebeschicht des Trägersubstrats derart, dass der mindestens eine Halbleiter-Wafer, insbesondere Halbleiter-Bauelement, in der mindestens einen Ausnehmung angeordnet ist,

Einbetten des mindestens einen Halbleiter-Wafers, insbesondere Halbleiter- Bauelements, in der mindestens einen Ausnehmung mittels einer Vergussmasse, sowie

Entfernen von Trägersubstrat und Klebefolie von der verbleibenden Packung aus Halbleiter-Wafer, Glassubstrat und Vergussmasse. In einer bevorzugten Weiterbildung kann dann auf die Packung mit elektrischem Kontakt zu dem mindestens einen Halbleiter-Wafer, insbesondere Halbleiter-Bauelement, eine

Umverdrahtungsschicht und darauf Kontaktelemente, insbesondere Lotkugeln, aufgebracht werden.

Als bevorzugte Weiterbildung in vorrichtungstechnischer Hinsicht ist eine integrierte

Halbleiter-Wafer-Vorrichtung, insbesondere integrierte Halbleiter-Bauelement-Anordnung, als Fertigungs-Zwischenprodukt vorzugsweise hergestellt nach dem erfindungsgemäßen Verfahren durch folgende Merkmale charakterisiert:

ein Trägersubstrat,

eine darauf angeordnete Klebefolie,

mindestens ein auf dieser Klebefolie befestigter Halbleiter-Wafer, insbesondere

Halbleiter-Bauelement, sowie

ein auf der Klebefolie befestigtes Glassubstrat mit zwischen sich Zwischenwände bildenden Ausnehmungen, in denen jeweils ein oder mehrere der Halbleiter-Wafer, insbesondere Halbleiter-Bauelemente mit einer Vergussmasse eingebettet sind.

Als daraus herstellbares fertiges Endprodukt ist erfindungsgemäß eine integrierte Halbleiter- Wafer-Vorrichtung vorgesehen, bei der durch Entfernung des Trägersubstrates und der Klebefolie ein Glassubstrat mit zwischen sich Zwischenwände bildenden Ausnehmungen übrig bleibt, in denen jeweils ein oder mehrere Halbleiter-Wafer, insbesondere Halbleiter- Bauelemente mit einer Vergussmasse eingebettet sind. Ferner weist die Vorrichtung eine Umverdrahtungsschicht in elektrischem Kontakt mit dem einen oder mehreren Halbleiter- Wafern, insbesondere Halbleiter-Bauelementen und Kontaktelemente, insbesondere Lotkugeln, auf der Umverdrahtungsschicht auf.

Zwischen- und Fertigprodukt vermeiden die oben bereits im Zusammenhang mit dem erfindungsgemäßen Verfahren beschriebenen Nachteile des Standes der Technik. Weitere bevorzugte Ausführungsformen gemäß den abhängigen Ansprüchen 8 und 1 1 bis 17 betreffen spezielle Merkmale und Parameter der erfindungsgemäßen Vorrichtung, die zur Vermeidung unnötiger Wiederholungen in der Beschreibung der Ausführungsbeispiele näher erläutert sind.

Die Erfindung lässt demnach verschiedene Ausführungsformen zu. Zur weiteren

Verdeutlichung der Grundprinzipien sind mehrere solcher Ausführungsbeispiele in den Zeichnungen dargestellt und nachfolgend beschrieben. Die Zeichnungen zeigen in Fig. 1 eine Vertikal-Schnittdarstellung eines Glassubstrats mit Ausnehmungen und

Durchkontaktierungen (TGV) in einer ersten Ausführungsform,

Fig. 2 eine Horizontal-Schnittdarstellung eines Glassubstrats mit Ausnehmungen und Durchkontaktierungen in einer zweiten Ausführungsform,

Fig. 3 eine Vertikal-Schnittdarstellung eines Glassubstrats mit Ausnehmungen und

Durchkontaktierungen in einer dritten Ausführungsform,

Fig. 4 (a-f) ein Ablaufschema bei der Durchführung des erfindungsgemäßen Verfahrens zur Integration von Halbleiter-W afern,

Fig. 5 (a-d) Vertikal-Schnittdarstellungen verschiedener Ausführungsformen einer

integrierten Halbleiter-Wafer-Vorrichtung als Fertigungs-Zwischenprodukt,

Fig. 6 (a-c) schematische Vertikal-Schnittdarstellungen verschiedener weiteren

Ausführungsformen einer integrierten Halbleiter-Wafer-Vorrichtung als Fertigungs-Zwischenprodukt, sowie

Fig. 7 - 9 schematische, ausschnittsweise Draufsichten verschiedener weiterer

Ausführungsformen einer integrierten Halbleiter-Wafer-Vorrichtung.

Fig. 1 zeigt stellvertretend für alle Ausführungsformen die wichtigsten Merkmale der erfindungsgemäßen Glassubstrate 1 . Ein Glassubstrat 1 der Dicke D ist mit mehreren Ausnehmungen 2 und einem Abstand b versehen. In den die Ausnehmungen 2 umgebenden Zwischenwänden 3 des Glassubstrates 1 sind Durchgangslöcher 4 - sogenannte„Through Glass Vias", abgekürzt TGV) - angelegt, in denen in üblicher Weise eine Metallisierung 5 eingebracht ist. Das Glassubstrat 1 besteht zumindest im Wesentlichen aus einem alkalifreien Glas, insbesondere einem Alumoborosilikatglas oder Borosilikatglas.

In Figur 2 ist die Draufsicht eines ähnlichen Glassubstrates 1 dargestellt, das wiederum in Draufsicht rechteckige Ausnehmungen 2 aufweist. Im Bereich der Zwischenwände 3 sind beiderseits der in Figur 2 links dargestellten Ausnehmung 2 mit Abstand davon deren Schmalseiten 6, 7 flankierende Durchgangslöcher 4 eingebracht. Weitere solche

Durchgangslöcher 4 liegen in zwei Reihen parallel unterhalb der in Fig. 2 rechts dargestellten Ausnehmung 2. Die Ausnehmungen 2 können - wie in Figur 1 dargestellt ist - als durchgehende Öffnungen, aber auch als Sacklöcher ausgebildet sein.

Bei der Ausführungsform eines Glassubstrates 1 gemäß Fig. 3 sind wiederum

Ausnehmungen 2 mit dazwischenliegenden Zwischenwänden 3 eingebracht. Dabei sind jedoch die gegenüberliegenden Seitenwandflächen 8 der Ausnehmungen 2 nicht - wie bei der Ausführungsform gemäß Fig. 1 - senkrecht zur Hauptebene des Glassubstrates 1 angeordnet, sondern öffnen sich V-förmig nach oben bezogen auf Fig. 3, in dem die

Seitenwandflächen 8 einen Flankenwinkel a gegenüber der Flächennormalen F zu dem Glassubstrat 1 einnehmen, der bis zu 10°, insbesondere bis zu 8° oder 5° betragen kann. Die Seitenflächen 8 müssen nicht unbedingt eben sein, sie können auch einen

sanduhrförmigen Verlauf mit der gegenüberliegenden Seitenfläche 8 bilden.

Die weiteren geometrischen Verhältnisse bei den Glassubstraten 1 gemäß den Fig. 1 bzw. 3 stellen sich wie folgt dar: seine Materialstärke D kann beispielsweise < 500 μηη,

vorzugsweise < 300 μηη oder noch bevorzugter < 100 μηη betragen. Die Wandstärke b der Zwischenwände 3 liegt bei < 500 μηη, bevorzugte Abstufungen liegen bei < 300 μηη, < 200 μηη, < 100 μηη oder < 50 μηη und ist vorzugsweise geringer als die Materialstärke D des Glassubstrates 1 . Dementsprechend kann das Verhältnis b/D der maximalen verbleibenden Wandstärke b zwischen zwei Ausnehmungen 2 im Glassubstrat 1 zu dessen Materialstärke D <1 : 1 , vorzugsweise < 2:3, < 1 :3 oder < 1 :6 sein.

Die Größe der Ausnehmungen 2 im Glassubstrat 1 wird grundsätzlich so gewählt, dass Halbleiter-Bauelemente 9 mit möglichst geringem Abstand zu den Seitenwandflächen 8 darin aufgenommen werden können. Die Positionen der Ausnehmungen 2 werden so gewählt, dass sie der gewünschten späteren Positionierung der Halbleiter-Bauelemente 9 in einer integrierten Halbleiter-Bauelement-Anordnung - einen sogenannten„Chip package" oder „Fan out package" - entsprechen.

Fig. 4 a) bis f) zeigt nun schematisch, wie ein erfindungsgemäßes Glassubstrat 1 in der Herstellung eines Chip-Packages verwendet werden kann. Fig. 4 a) zeigt als

Ausgangssituation ein Trägersubstrat 10, das mit einer Klebefolie 1 1 versehen ist, auf die die Halbleiter-Bauelemente 9 positioniert sind. In Fig. 4 b) wird das vorher bereitgestellt

Glassubstrat 1 auf die Klebefolie 1 1 gesetzt, wobei der oben erwähnte geringe Abstand zwischen den Seitenwandflächen 8 der Zwischenwände 3 und den diesen

gegenüberliegenden Seiten der Halbleiter-Bauelemente 12 bei < 30 μηη, vorzugsweise < 20 μηι, < 10 μηη oder < 5 μηη liegt. Anschließend wird in Schritt c) eine Vergussmasse 12 in die Ausnehmungen 2 gegossen, um die Halbleiter-Bauelemente 9 in ihrer Position innerhalb des Glassubstrates 1 zu fixieren. In Schritt d) wird die Klebefolie 1 1 mit dem Trägersubstrat 10 abgelöst. Damit liegt eine kompakte Einheit des Glassubstrates 1 , darin eingebrachten Durchgangslöchern 4 mit Metallisierung 5 und in die Vergussmasse 12 eingebetteten Halbleiter-Bauelemente 9 vor. Anschließend wird in Schritt e) eine Umverdrahtungsschicht - eine sogenannte„RDL" - 13 auf der Seite der Einheit aufgebracht, auf der die elektronischen Bauelemente 9 frei liegen - in der Figur 4 e) ist dies die Oberseite, nachdem die Einheit gewendet wurde. Schließlich werden, wie in Figur 4 f) erkennbar ist, an entsprechenden Anschlusspunkten (nicht dargestellt) der Umverdrahtungschicht 13 Lotkugeln 14 zur Kontaktierung der Halbleiter- Bauelemente aufgebracht.

Fig. 5 zeigt verschiedene Ausführungsformen einer integrierten Halbleiter-Bauelement- Anordnung, die jeweils bis Schritt c) in Fig. 4 bearbeitet wurden. Damit ist ein Fertigungs- Zwischenprodukt mit Trägersubstrat 10, Klebefolie 1 1 und einem Glassubstrat 1 mit einem oder mehreren Halbleiter-Bauelementen 9 in entsprechenden Ausnehmungen 2 mittels der Vergussmasse 12 fixiert implementiert. Fig. 5 a) zeigt ein Glassubstrat 1 mit einem einzelnen Halbleiter-Bauelement 9, Fig. 5 b) mit mehreren Bauelementen 9. In Fig. 5 c) sind im

Randbereich zu den Ausnehmungen 2 Durchgangslöcher 4 erzeugt worden, die zum Teil mit einer Metallisierung 5 gefüllt sind.

Fig. 5 d) zeigt die Verwendung einer transparenten Vergussmasse 12, wodurch eine optische Datenkommunikation 15 zwischen den Halbleiter-Bauelementen 9 durch das transmissive Glassubstrat 1 hindurch ermöglicht wird.

Bei der in Fig. 6a gezeigten Ausführungsform ist die Ausnehmung 2 im Glassubstrat 1 so eng geschnitten, dass das Halbleiter-Bauelement 9 quasi in direktem Kontakt mit der Zwischenwand 3 auf dem Trägersubstrat 10 in seiner Position in dieser Ebene vorfixiert ist.

Die Fig. 6b greift die in Figur 3 dargestellte Konfiguration auf, bei der die Seitenwandflächen 8 des Glassubstrat des in einem Flankenwinkel schräg gestellt sind. Die offene Bodenfläche der Ausnehmung 2 ist dabei wiederum so bemessen, dass das Halbleiter-Bauelement 9 mit seinem Fußbereich an dem unteren Rand der schräggestellten Seitenwandfläche 8 anliegt und somit ebenfalls eine Positionsvorfixierung des Bauelements stattfindet. Derselbe Effekt wird bei der in Figur 6c dargestellten Ausführungsform dadurch erzielt, dass zwei gegenüberliegende Seitenwandflächen 8 etwa auf halber Höhe jeweils mit V-förmigen Vorsprüngen 16 versehen sind, an denen das Halbleiter-Bauelementen 9 anliegt.

Um bei der engen Einpassung von Halbleiter-Bauelementen 9 in jeweiligen Ausnehmungen 2 des Glassubstrates 1 einem Verkanten des Bauelementes 9 entgegenzuwirken, können - wie in den Fig. 7 - 9 dargestellt ist - in den Eckbereichen der jeweiligen Ausnehmung 2 Aussparungen 17 für die Ecken der Bauelemente 9 im Glassubstrat 1 angelegt sein.

Bei der Ausführungsform gemäß Fig. 8 sind zusätzlich von der Seitenwandfläche 8 hervorragende Anschläge 18 am Glassubstrat 1 angeordnet, wodurch sogenannte „Überbestimmtheiten" bei der Positionsfixierung des Halbleiter-Bauelementes 9 in der Ausnehmung 2 vermieden werden.

In der letzten Ausführungsform gemäß Fig. 9 schließlich ist die Vorfixierung des Halbleiter- Bauelementes 9 schließlich noch zusätzlich durch zwei Federelemente 19 in den den Anschlägen 18 gegenüberliegenden Seitenwandflächen 8 das Glassubstrates 1 weiter optimiert. Es ist allerdings darauf hinzuweisen, dass die Konstruktionselemente Aussparung 17, Anschlag 18 und Federelement 19 auch getrennt, jeweils einzeln oder auch in unterschiedlichen Kombinationen in verschiedenen Ausnehmungen 2 einer integrierten Halbleiter-Wafer-Vorrichtung eingesetzt werden können.