本发明涉及微波通信技术领域， 尤其涉及一种微波传输的时钟恢复方 法和装置。 背景技术

微波通信是使用波长在 0.1毫米至 1米之间的电磁波进行的通信。微波 通信不需要固体介质， 当两点间直线距离内无障碍时就可以使用微波 传送， 例如： 卫星与地面之间、 城市两个建筑物之间、 以及艮大的无法实际布设 电缆的开阔区域， 如： 沙漠、 草地和湖泽等。 微波通信具有容量大、 质量 好、 组网方便、 抗灾害能力强等优点， 是一种重要通信手段。 但是， 由于 微波通信极易受天气影响， 如大雾、 风沙等， 微波通信系统需要在不同的 天气情况下选择不同的工作带宽和时钟频率， 以确保传输质量。 对于这种 时钟频率可能随时变化的通信系统， 如何保证发送端和接收端时钟信号一 致、 稳定可靠， 显得非常重要。

现有的微波通信系统中， 接收端时钟恢复电路如图 1 所示， 包括： 时 钟提取模块， 时钟分频模块 l~n、 PLL ( Phase Locked Loop, 锁相环）倍频 模块 l~n、 小数分频模块 l~n、 时钟选择模块、 时钟鉴相模块、 时钟调整模 块和保护模块。 在不同的环境条件下， 微波通信系统工作在不同的带宽和 时钟频率， 如时钟频率为 7MHz、 14MHz, 28MHz、 49MHz等。 假设有 n 种不同的时钟频率， 在每种时钟频率下， 时钟提取模块从空中接收的数据 信号帧中提取出的空口时钟信号通常都是不均 匀的， 然后 n个时钟分频模 块将其对应的不均勾的时钟信号分频， 将不均勾程度弱化； 其中， 一个时 钟分频模块对应一种时钟频率。 n个时钟分频模块的分频系数均不同。 PLL 倍频模块将弱化不均勾程度后得到的时钟信号 倍频， 接下来小数分频模块 要根据实际应用环境， 利用 Sigma-Ddta算法实现小数分频电路， 将倍频后 的时钟信号分频到一个统一的频率， 如 50Hz, 时钟选择模块从多路时钟信 号中选择一路，如当前系统的时钟频率为 7ΜΗζ ,则选择 7MHz时钟对应分 频得到的 50Hz信号输出到时钟鉴相模块， 时钟鉴相模块将 50Hz信号作为 参考时钟， 与微波通信系统本地时钟分频得到的 50Hz比较得到鉴相值， 用 鉴相值控制时钟调整模块对本地时钟进行调整 ， 使本地时钟跟踪上接收的 空口时钟信号， 即发送端的时钟。 保护模块实时检测 PLL倍频模块输出的 时钟， 一旦发现 PLL异常， 无时钟送出时， 就复位 PLL。

目前微波通信系统使用的时钟恢复电路存在如 下缺陷： 使用的 PLL倍 频模块数量多；不均匀的时钟信号送入 PLL倍频模块之后，可能会导致 PLL 失锁， 影响恢复出的时钟信号的质量， 甚至出现无法恢复的情况； 该时钟 恢复电路需要一个保护模块， 实时检测 PLL倍频模块输出的时钟， 一旦发 现 PLL异常， 无时钟送出时， 就需要复位 PLL; PLL从复位到正常工作一 般需要几个毫秒， 这段时间导致得到的鉴相值跳变， 因此还需要增加相应 的滤波机制。 发明内容

本发明要解决的技术问题是， 提供一种微波传输的时钟恢复方法和装 置， 克服现有技术中锁相环使用个数多且易发生失 锁而导致微波通信系统 不稳定的缺陷。

本发明采用的技术方案是， 一种微波传输的时钟恢复装置， 包括： 空 口时钟接收单元、 标准时钟生成单元、 时钟频率提取单元和本地时钟调整 单元； 其中，

标准时钟生成单元设置为： 根据当前发送端使用的时钟信息生成与当 前发送端使用的时钟频率和占空比一致的标准 时钟信号， 输入到时钟频率 提取单元；

时钟频率提取单元设置为： 在空口时钟接收单元发来的空口时钟信号 的控制下， 对输入的标准时钟信号进行调节， 得到与空口时钟信号频率一 致的第一时钟信号， 输入到本地时钟调整单元；

本地时钟调整单元设置为： 基于第一时钟信号对本地时钟信号进行调 节， 使其跟踪上第一时钟信号。

进一步地， 所述时钟频率提取单元包括： 相位可调 PPL模块、 相位调 整控制模块、 第一比对模块和第二比对模块； 其中，

第一比对模块设置为： 对空口时钟接收单元接收到的空口时钟信号与 标准时钟生成单元生成的标准时钟信号进行比 对， 输出所述空口时钟信号 与所述标准时钟信号的相位差异信息， 发送到相位调整控制模块；

第二比对模块设置为： 对空口时钟接收单元接收到的空口时钟信号与 相位可调 PPL模块输出的第一时钟信号进行比对， 输出调节时机信息， 发 送到相位调整控制模块；

设第一时钟信号初始时与所述标准时钟信号完 全一致， 相位调整控制 模块设置为： 根据所述相位差异信息以及所述调节时机信息 ， 对相位可调

PPL模块输出的第一时钟信号进行调节， 使第一时钟信号与空口时钟信号 频率一致。

进一步地， 所述第一比对模块和第二比对模块为緩存器；

所述空口时钟信号与所述标准时钟信号的相位 差异信息以及调节时机 信息， 通过緩存器输出的当前保存的数据个数反映出 来。

进一步地， 所述标准时钟生成单元包括： 时钟信号源模块和 PLL合成 模块； 其中， 时钟信号源模块设置为： 生成参考时钟信号并将所述参考时 钟信号输入到 PLL合成模块；

PLL合成模块设置为： 根据当前发送端使用的时钟信息， 将参考时钟 信号转换成与所述发送端使用的时钟频率和占 空比一致的标准时钟信号。 进一步地， 所述装置还包括： 选择配置单元；

选择配置单元设置为： 实时获知当前发送端使用的时钟信息， 根据当 前发送端使用的时钟信息，对 PLL合成模块与相位可调 PLL模块进行配置。

进一步地， 所述装置还包括： 分频单元；

所述第一时钟信号经过所述分频单元分频后输 入到本地时钟调整单 元， 所述本地时钟信号反馈输入到分频单元进行分 频后输入到本地时钟调 整单元。

基于上述装置， 本发明还提供一种微波传输的时钟恢复方法， 包括： 根据当前发送端使用的时钟信息生成与当前发 送端使用的时钟频率和 占空比一致的标准时钟信号；

在接收到的空口时钟信号的控制下， 对所述标准时钟信号进行调节， 得到与空口时钟信号频率一致的第一时钟信号 ；

基于第一时钟信号对本地时钟信号进行调节， 使其跟踪上第一时钟信 进一步地， 所述在接收到的空口时钟信号的控制下， 对所述标准时钟 信号进行调节， 得到与空口时钟信号频率一致的第一时钟信号 ， 包括： 将接收到的空口时钟信号与标准时钟信号比对 后， 确定所述空口时钟 信号与所述标准时钟信号的相位差异信息； 将接收到的空口时钟信号与第 一时钟信号比对后， 确定调节时机信息；

设第一时钟信号初始时与所述标准时钟信号完 全一致， 根据所述相位 差异信息以及所述调节时机信息， 对所述第一时钟信号进行调节， 使第一 时钟信号与空口时钟信号频率一致。

进一步地， 所述根据当前发送端使用的时钟信息生成与当 前发送端使 用的时钟频率和占空比一致的标准时钟信号， 包括： 根据当前发送端使用的时钟信息， 将参考时钟信号转换成与所述发送 端使用的时钟频率和占空比一致的标准时钟信 号。

进一步地， 在根据当前发送端使用的时钟信息生成与当前 发送端使用 的时钟频率和占空比一致的标准时钟信号之前 ， 所述方法还包括： 实时获 知当前发送端使用的时钟信息。

采用上述技术方案， 本发明至少具有下列优点：

本发明所述微波传输的时钟恢复方法和装置中 ， 由于减少了使用 PLL 的个数， 节省了微波通信系统的成本； 将均勾的标准时钟信号输入到相位 可调 PLL模块， 避免了 PLL失锁以及引发的 PLL重新复位过程， 因此， 本 发明提高了微波通信系统的稳定性； 本发明不需要设计保护模块对 PLL进 行保护、 以及滤波机制， 简化了微波通信系统的复杂度。 附图说明

图 1为现有的微波通信系统中接收端时钟恢复电� �结构示意图； 图 2为本发明第一实施例中微波传输的时钟恢复� �置结构示意图； 图 3为本发明第一实施例中第一、 二比对模块具体连接示意图； 图 4为本发明第一实施例中空口时钟信号与经过� �节后的第一时钟信 号对比示意图；

图 5为本发明第二实施例中微波传输的时钟恢复� �置结构示意图； 图 6为本发明第三实施例中微波传输的时钟恢复� �置结构示意图； 图 7为本发明第四实施例中微波传输的时钟恢复� �法流程图。 具体实施方式 下结合附图及较佳实施例， 对本发明进行详细说明如后。

本发明第一实施例， 一种微波传输的时钟恢复装置， 如图 2所示， 包 括以下组成部分： 空口时钟接收单元 10、 标准时钟生成单元 20、 时钟频率 提取单元 30和本地时钟调整单元 40; 其中，

标准时钟生成单元 20根据当前发送端使用的时钟信息生成与当前� ��送 端使用的时钟信号的频率和占空比一致的标准 时钟信号， 输入到时钟频率 提取单元 30。标准时钟生成单元 20,具体包括： 时钟信号源模块 21和 PLL 合成模块 22; 其中， 时钟信号源模块 21可以采用 RAKON公司的压控钟振 芯片 Oscillator Specification: E5176LF。 PLL合成模块 22可以采用 Ή公司 的芯片 CDCE706。

时钟信号源模块 21生成参考时钟信号输入到 PLL合成模块 22。 参考 时钟可以任意选择， 然后经过 PLL合成模块 22进行倍频或者分频后，得到 与当前发送端使用的时钟频率和占空比一致的 标准时钟信号。 可以在 PLL 合成模块 22中设置当前发送端使用的时钟信息， 作为对参考时钟信号进行 转换的依据。 其中， 当前发送端使用的时钟信息， 实际上是当前发送端使 用的时钟信息的理论值， 该时钟信息包括频率和占空比。

时钟频率提取单元 30在空口时钟接收单元 10发来的空口时钟信号的 控制下， 对输入的标准时钟信号进行调节， 得到与空口时钟信号频率一致 的第一时钟信号，输入到本地时钟调整单元 40。 空口时钟接收单元 10可以 采用 Provigent公司的 PVG610芯片。

本地时钟调整单元 40基于第一时钟信号对本地时钟信号进行调节� �� 使 其跟踪上第一时钟信号， 即， 使本地时钟信号与第一时钟信号的频率、 相 位和占空比均一致。 本地时钟调整单元 40, 具体包括： 时钟鉴相模块 41和 时钟调整模块 42;其中，时钟调整模块 42可以采用 ANALOG DEVICES 公 司的 AD5541芯片。

时钟鉴相模块 41用于确定第一时钟信号与本地时钟信号的相� ��差异， 然后， 时钟调整模块 42根据该相位差异对本地时钟信号进行调整输� ��。 如图 2所示， 时钟频率提取单元 30具体包括： 相位可调 PPL模块 31、 相位调整控制模块 32、 第一比对模块 33和第二比对模块 34; 其中，

空口时钟接收单元 10接收到的空口时钟信号与标准时钟生成单元 20 生成的标准时钟信号输入第一比对模块 33进行比对， 第一比对模块 33输 出空口时钟信号与标准时钟信号的相位差异信 息， 发送到相位调整控制模 块 32。

空口时钟接收单元 10接收到的空口时钟信号与相位可调 PPL模块 31 输出的第一时钟信号输入第二比对模块 34进行比对， 第二比对模块 34输 出调节时机信息，发送到相位调整控制模块 32。 第一比对模块 33和第二比 对模块 34可以分别采用第一緩存器和第二緩存器来实� ��， 具体连接示意图 如图 3所示。

设第一时钟信号初始时与所述标准时钟信号完 全一致， 即频率、 相位 和占空比均一致， 相位调整控制模块 32根据空口时钟信号与标准时钟信号 的相位差异信息以及调节时机信息，对相位可 调 PPL模块 31输出的第一时 钟信号进行调节， 使第一时钟信号与空口时钟信号频率一致。 可以在相位 可调 PPL模块 31中设置当前发送端使用的时钟信息， 作为锁相的依据。

这里详细介绍一下对第一时钟信号的调节原理 和过程：

如图 3 所示， 所述装置刚上电时， 将标准时钟信号直接输出到第一緩 存器的写时钟端口 wr_clk, 并将标准时钟信号作为第一时钟信号输入第二 緩存器的读时钟端口 rd_clk,空口时钟信号则输入到第一緩存器的读� �钟端 口 rd_clk以及第二緩存器的写时钟端口 wr_clk。

设第一緩存器中预先存有 n个数据 ,第一緩存器的最多能存 m个数据 , 0<n<m。 第一緩存器在标准时钟信号的控制下进行数据 写入操作， 简称写 操作， 并在空口时钟信号的控制下进行数据读出操作 ， 简称读操作， 若标 准时钟信号比空口时钟信号频率低， 则经过一段时间后， 第一緩存器中存 储的数据个数会变为 0, 即空； 若标准时钟信号比空口时钟信号频率高， 则 经过一段时间后， 第一緩存器中存储的数据个数会变为 m, 即满。 而第一 緩存器实时通过 cnt (计数）端口将其中保存的数据个数上报给相� �调整控 制模块 32, 上报的数据个数能够反映空口时钟信号与标准 时钟信号的相位 差异信息。相位调整控制模块 32在收到第一緩存器上报的数据个数为空时， 据此判断出标准时钟信号比空口时钟信号频率 低， 则需提高第一时钟信号 的频率； 相位调整控制模块 32在收到第一緩存器上报的数据个数为满时， 据此判断出标准时钟信号比空口时钟信号频率 高， 则需降低第一时钟信号 的频率， 即确定了对第一时钟信号的频率调整方向。

设第二緩存器中预先存有 n个数据， n<m即可， 第二緩存器在第一时 钟信号的控制下进行数据读操作， 并在空口时钟信号的控制下进行写操作， 第二緩存器实时通过 _cn t端口将其中保存的数据个数上报给相位� �整控制 模块 32。 当出现空口时钟信号与第一时钟信号的频率不 同时， 第二緩存器 上报的数据个数就会发生变化， 也就是调节时机到来了。 只要相位调整控 制模块 32收到第二緩存器上报的数据个数不是 n, 即发生了变化， 则相位 调整控制模块 32会根据由第一緩存器确定的频率调整方向对� ��一时钟信号 进行调节， 使第一时钟信号与空口时钟信号频率一致。 具体地， 在调节期 间， 对第一时钟信号的周期、 占空比等进行调整。 例如： 图 4 中， 当空口 时钟信号出现脉沖连续空缺时， 需降低第一时钟信号的频率， 设第一时钟 信号原来的周期 T=10ns, —个周期内高脉沖持续 5ns, 低脉沖持续 5ns, 则 自调整开始的一个周期内高脉沖变为持续 5.5ns, 低脉沖持续 5ns, 该周期 延长为 10.5ns,依此进行， 直到第二緩存器上报的数据个数又回到 n时， 即 不发生变化， 停止对第一时钟信号的调节。

第一时钟信号在经过上述调节会逐渐趋近于空 口时钟信号， 如图 4所 示， 虽然某些经过调整的周期的长度与其它周期不 同， 但是能够保证在比 较长的一段时间内， 第一时钟信号与空口时钟信号的脉沖个数相同 ， 即这 两个信号的频率相同。 实际中， 该比较长的一段时间的具体数值与第一、 二緩存器的存储容量大小有关。

需要说明的是， 作为替代实施例， 标准时钟信号可以输入第一緩存器 的读时钟端口， 空口时钟信号可以输入第一緩存器的写时钟端 口； 第一时 钟信号可以输入第二緩存器的写时钟端口， 空口时钟信号可以输入第二緩 存器的读时钟端口。

本发明第二实施例， 一种微波传输的时钟恢复装置， 如图 5 所示， 与 第一实施例中所述装置大致相同， 区别仅在于， 本实施例中所述装置还包 括： 选择配置单元 50, 用于实时获知当前发送端使用的时钟信息， 根据当 前发送端使用的时钟信息，对 PLL合成模块与相位可调 PLL模块进行配置。

为了适应不同的环境条件， 微波通信系统使用的时钟频率可能在 7MHz、 14MHz、 28MHz、 49MHz 等之间选择而发生变 4匕， 一旦发送端采 用的时钟频率变化后， 选择配置单元 50实时获知当前发送端使用的时钟信 息， 实际上是当前发送端使用的时钟信息的理论值 ， 该时钟信息包括频率 和占空比， 一方面用于配置 PLL合成模块， 作为对参考时钟信号进行转换 的依据； 另一方面用于配置相位可调 PLL模块， 作为锁相依据。

本发明第三实施例， 一种微波传输的时钟恢复装置， 如图 6所示， 与 第二实施例中所述装置大致相同， 区别仅在于， 本实施例中所述装置还包 括： 分频单元 60。 相位可调 PLL模块 31输出的第一时钟信号经过分频单 元 60分频后输入到本地时钟调整单元 40,最终输出的本地时钟信号也须反 馈输入到分频单元 60进行分频后输入到本地时钟调整单元 40。本实施例考 虑到选择配置单元 50、 时钟频率提取单元 30以及时钟鉴相模块 41均是通 过 FPGA (现场可编程门阵列 )设计实现时， 第一时钟信号与本地时钟信号 的频率超出了时钟鉴相模块 41能够处理的范围， 故须先对其进行相同的分 频处理， 优选地， 分频到 50Hz。

基于第二实施例中的装置， 本发明第四实施例提供一种微波传输的时 钟恢复方法， 如图 7所示， 包括以下具体步驟：

5101 , 实时获知当前发送端使用的时钟信息。

5102, 根据当前发送端使用的时钟信息， 生成与当前发送端使用的时 钟信号的频率和占空比一致的标准时钟信号。

具体地， 根据当前发送端使用的时钟信息， 将参考时钟信号转换成与 所述发送端使用的时钟频率和占空比一致的标 准时钟信号。

5103 , 在接收到的空口时钟信号的控制下， 对所述标准时钟信号进行 调节， 得到与空口时钟信号频率一致的第一时钟信号 。

具体地， 将接收到的空口时钟信号与标准时钟信号比对 后， 确定空口 时钟信号与标准时钟信号的相位差异信息； 将接收到的空口时钟信号与第 一时钟信号比对后， 确定调节时机信息；

设第一时钟信号初始时与所述标准时钟信号完 全一致， 即频率、 相位 和占空比均一致， 根据所述相位差异信息以及所述调节时机信息 ， 对所述 第一时钟信号进行调节， 使第一时钟信号与空口时钟信号频率一致。

5104, 基于第一时钟信号对本地时钟信号进行调节， 使其跟踪上第一 时钟信号。

通过具体实施方式的说明， 应当可对本发明为达成预定目的所采取的 技术手段及功效得以更加深入且具体的了解， 然而所附图示仅是提供参考 与说明之用， 并非用来对本发明加以限制。 工业实用性

本发明由于减少了 PLL的个数， 节省了微波通信系统的成本； 将均匀 的标准时钟信号输入到相位可调 PLL模块， 避免了 PLL失锁以及引发的 PLL 重新复位过程， 因此， 本发明提高了微波通信系统的稳定性； 本发明 不需要设计保护模块对 PLL进行保护、 以及滤波机制， 简化了微波通信系 统的复杂度。