Sowohl der eigentliche Kurzschluß als auch der Überlast- Betriebsfall werden nachfolgend mit dem Begriff"Kurzschluß" bezeichnet. In solchen Betriebsfällen soll der Strom im elektrische Netz möglichst schnell ausgeschaltet werden.

Während eines Kurzschlusses sind unvermeidliche thermische und elektrodynamische Beanspruchungen von für die Ausschal- tung eingesetzten elektrischen oder elektronischen Bau- elementen an die Erkennungzeit des Kurzschlusses und an die zur Ausschaltung notwendigen Zeit gekoppelt. Gegenwärtig sind Halbleiterbauelemente speziell auf SiC-Basis in der Entwick- lung, deren Eigenschaften-wie geringe Durchgangsverluste, Überlastbarkeit, hohe Sperrspannung-zukünftig auch in der Praxis eine strombegrenzende und nahezu verzögerungsfreie Kurzschlußausschaltung erlauben werden. Damit ist eine drastische Reduzierung von Durchlaßstrom und Stromwärme- integral verbunden. Wenn es gelingt, durch vergleichende Simulationsrechnungen für die SiC-basierten Halbleiter- Bauelemente geeignete Beschreibungsgleichungen aufzufinden,

können darauf aufbauend Verfahren abgeleitet werden, die eine gleichermaßen für die Halbleiterbauelemente und das Netz gefahrlose Kurzschlußausschaltung gewährleisten.

Aus der EP 0 717 887 B1 ist ein Wechselstromsteller bekannt, der Verwendung von zwei antiseriell geschalteten Halbleiter- bauelementen auf Siliziumcarbid- (SiC-) Basis macht. Weiterhin wird in der DE 195 48 443 A1 eine Halbleiteranordnung zur Strombegrenzung in SiC-Technologie beschrieben. Dabei geht es im wesentlichen um den Aufbau des Bauelementes mit den ein- zelnen Halbleitergebieten.

Davon ausgehend ist es Aufgabe der Erfindung, ein Verfahren und die zugehörige Vorrichtung anzugeben, welche mit einem Halbleiterbauelement, insbesonderere einem JFET auf der Basis der SiC-Technologie, ein möglichst schnelles Unterbrechen von stromführenden Leitungen ermöglichen.

Die Aufgabe ist erfindungsgemäß bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß die Gate-Source- Spannung am Bauelement so geführt wird, daß die Spannung nach Ausräumung von Ladungsträgern einen möglichst großen Wert annimmt, der für das Bauelement und den Stromkreis noch unkritisch ist. Vorteilhafterweise wird für ein JFET als Bauelement die Gate-Source-Spannung abhängig vom Strom geführt. Für die Führung der Gate-Source-Spannung des JFET läßt sich dabei ein geeigneter Algorithmus vorgeben.

Bei der zugehörigen Vorrichtung kann ein Prozessor zur Ver- arbeitung von anfallenden Meßdaten zur Kurzschlußfrüherken- nung eingesetzt werden. Insbesondere führt dabei der Prozes- sor neben der Steuerfunktion für das Bauelement auch eine Regelfunktion aus, vorzugsweise als PI-Regelung. Der Prozes- sor umfaßt eine Reglereinheit und eine Einheit zur Ansteue-

rung des Bauelementes mit vorgebbarem Regelalgorithmus.

Letzterer Algorithmus kann aus den Beschreibungsgleichungen des JFET abgeleitet werden.

Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Zeichnung in Verbindung mit weiteren Unteransprü- chen. Es zeigen Figur 1 das Kennlinienfeld eines gesteuerten JFET, Figur 2 und Figur 3 den Verlauf des normierten Kurzschluß- stromes IJFET und der Gate-Source-Spannung Uts einer- seits sowie der Netzspannung UNetz und der JFET- Spannung UJFET andererseits bei Führung von UGs nach konventioneller Vorgehensweise, Figur 4 eine Anordnung mit Signalflußplan für eine JFET- Regelung bei Kurzschlußausschaltung, und Figur 5 und Figur 6 den Verlauf von Kurzschlußstrom UJFET und Gate-Source-Spannung Ucs einerseits sowie der JFET- Spannung und der Netzspannung UNetzandererseits entsprechend den Figuren 2 und 3 bei Anwendung der erfindungsgemäßen Vorgehensweise.

Die Figuren werden teilweise gemeinsam beschrieben. Gleiche Einheiten haben in den Figuren gleiche bzw. sich entspre- chende Bezugszeichen.

In Zusammenhang zur Ermittlung von Algorithmen zur Kurz- schlußfrüherkennung werden elektrische Halbleiterbauelemente als aktive Limiter betrachtet, da die strombegrenzende Wir- kung schon bei Stromstärken weit unter der Sättigungsschwelle einsetzen soll. Solche Halbleiterbauelemente bilden sog.

JFET's ("junction field effect transistor") bzw.

Sperrschicht-Feldeffekt-Transistoren. Der Betrieb derartiger

JFET's wird durch den JFET-Strom JFET bei einer dem Bauelement aufgeprägten Gate-Source-Spannung UGS beschrieben, woraus sich ein zugehöriger Spannungsabfall UJFET ergibt. Die so definierten JFET's sollen als aktive Limiter zur Unter- brechung von stromführenden Leitungen bzw. Kurzschlußaus- schaltung von Netzen einsetzbar sein. Eine zugehöriger Stromlaufplan eines Kurzschlußstromkreises 20 und einem JFET 1 wird anhand Figur 4 beschrieben.

Nach Erkennung des Kurzschlusses wird der JFET 1 durch Varia- tion der Gate-Source-Spannung UGS gesteuert. Der zunächst ungesteuerte JFET 1 mit UGS = 0 V besitzt im isothermen Be- triebsfall die Kennlinie : mit <BR> <BR> <BR> Id = Durchlaßstrom<BR> <BR> Isat = Sättigungsstrom<BR> Usat = Sättigungsspannung (= RON * Isat)<BR> <BR> RON = Widerstand des JFET im Arbeitspunkt<BR> <BR> UJFET = Spannung über dem JFET (= Uos)<BR> <BR> <BR> ß = Sättigungsexponent<BR> <BR> <BR> <BR> Hierbei liegt der Sättigungsstrom Isat etwa im Bereich des 10 bis 16-fachen Nennstromes. Bei höheren Spannungen (U > Uion) treten zusätzliche bipolare Effekte auf, die durch folgenden Ionisierungsterm beschrieben werden können : (sonst = 0)

mit = Ionisierungsstrom Isati = Ionisations-Sattigungsstrom Ut, = Thermospannung (= kB * T/qe) UiOn = Ionisierungsspannung<BR> xm = Emissionskoeffizient Der Einfluß der Gate-Source-Spannung am JFET kann durch einen Faktor berücksichtigt werden, so daß die vollständige Kenn- linie des isothermen JFET's lautet : mit Uon = S chwellspannung Mit UGS = 0 befindet sich das Bauelement im eingeschalteten <BR> <BR> <BR> Zustand mit Durchgangswiderstand Rony während mit UGS = Un der Sperrzustand mit IJFET = 0 hergestellt wird.

In Figur 1 ist das aus den Glten. (1) bis (3) resultierende Kennlinienfeld für ein IFET 1, in der IJFET als Funktion von UJFET aufgetragen ist, dargestellt. Als Parameter wurden Uon=lOV, Usat=5V, Isat=100A (Ro"=50mOhm), Beta=2,5, Uion=50V, Isatl=10-6A, x" 35 gewahlt, wobei die Gate-Source-spannung Ucs von 0V in Schritten von jeweils-2 V verändert und jeweils der zugehörige Strom IJFET als Funktion der Spannung UJFET erfaßt wurden und als Kennlinien aufgetragen sind. Die Kennlinien zeigen jeweils in Abhängigkeit von UGS ein Plateau. Oberhalb einer Spannung von ca. 300 V setzt eine Diodenaktivierung ein, die aber während des JFET-Betriebes vermieden werden kann. Dieser Effekt ist daher in den Gln. (1) bis (3) nicht berücksichtigt.

Für eine dynamische Betrachtung des JFET sind zusätzlich interne Kapazitäten und Widerstände sowie ein Driftglied zu berücksichtigen, worauf im vorliegenden Zusammenhang verzich- tet wird.

Um nach der Kurzschlußerkennung eine Ausschaltung herbei- zuführen, kann Ues nicht schlagartig von 0 V auf Uon gelegt werden, da in diesem Fall der JFET 1 versuchen würde, den- naturgemäß mit Induktivitäten behafteten-Stromkreis sofort zu unterbrechen. In diesem Fall würde die hierbei auftreten- den Induktionsspannungen zwangsläufig zur Zerstörung des JFET 1 und/oder von Komponenten des zu schützenden Strom- kreises 20 führen. Des weiteren muß dem JFET 1 nach Akti- vierung eine gewisse Zeit-und zwar in der Größenordnung von einigen Mikrosekunden-zur Ausräumung von Ladungsträgern ermöglicht werden.

Aus den vorstehend genannten Gründen wird entsprechend dem Stand der Technik die Gate-Source-Spannung UGS auf einer Rampenfunktion von 0 V auf Uon heruntergeführt. Hierbei liegt die Annahme zugrunde, daß nach Kurzschlußeintritt der JFET <BR> <BR> <BR> zunächst in seine passive Begrenzung mit IJFET = Isat geht und erst anschließend durch Beeinflussung von UGS ausgeschaltet wird. Erfolgt der Ausschaltvorgang hingegen schon bei weitaus geringeren Strömen im Nennstrombereich, wie es Ziel einer Kurzschlußfrüherkennung ist, ergeben sich die in den Figuren 2 und 3 gezeigten Verhältnisse. Dabei sind die Zeitfunktionen für IJFET mit 6, für UGS mit 7, für UNetz mit 8 und für UJFET mit 9 bezeichnet.

Bei den in den Figuren 1 bis 3 zugrunde liegenden Voraus- <BR> <BR> <BR> setzungen reagiert der JFET 1 im Bereich von UGS = 0 bis 7 V fast überhaupt nicht und der Kurzschluß besteht quasi un- beeinflußt weiter. Hieraus würde eine für die nachgeschaltete Anlage ungünstige Verzögerung der Kurzschlußausschaltung resultieren.

Wenn die Gate-Source-Spannung UGS an den Wert erreicht, erhöht sich schlagartig die Spannung über dem JFET 1, um zusätzliche Ionisierungsströme aufzubringen. Bei weiterer Annäherung an Uon wird der JFET 1 schließlich zwangsweise ausgeschaltet, obwohl der Kurzschlußstrom bis zu diesem Zeitpunkt kaum vermindert wurde. Hieraus würden hohe Induktionsspannungen resultieren, die für das JFET 1 und den Kurzschlußstromkreis mit hoher Wahrscheinlichkeit unzumutbar sind und ebenfalls zu Zerstörungen führen.

Um die geschilderten Nachteile zu vermeiden, wird nunmehr UGS abhängig vom JFET-Strom so geführt, daß die Spannung UJFET -einerseits unverzüglich nach Ausräumung von Ladungsträgern einen möglichst hohen Wert annimmt, -der aber andererseits für JFET und Stromkreis unkritisch ist.

Dabei liegt die Spannung üblicherweise unter der Schwelle fur eine ggfs. mögliche Diodenaktivierung. Mit diesen Zielfunk- tionen und den Gln. (1) bis (3) ergibt sich folgender Regel- algorithmus :

Durch Zusammenfassung der bauelementespezifischen Parameter und dem angestrebten Spannungsabfall UJFET während der Kurz- schlußausschaltung in einer nur von UJFET abhängigen Funktion GJFET erhält man schließlich die vereinfachte Vorschrift :

Nach Gl. (5) muß also lediglich der durch den JFET 1 fließende Kurzschlußstrom IJFET zur Regelung des JFET 1 bekannt sein. Um Fehlanpassungen infolge Alterungs-und insbesondere Temperaturdrift der Bauelementeparameter zu vermeiden, wird u. U. zusätzlich die Spannung UJFET in einem unterlagerten Regelkreis ausgewertet. Ein zur Regelung notwendiger Prozessor kann also gleichzeitig für die Realisierung der erwünschten Kurzschlußfrüherkennung und- ausschaltung eingesetzt werden.

In Figur 4 ist der resultierende Signalflußplan wieder- gegeben. Es ist ein Prozessor 10 für den JFET 1 vorhanden mit einer ersten Reglereinheit 11 mit vorzugsweise PI-Charak- teristik und mit einer zweiten Einheit 12 zur Generierung einer Führungsgröße mit dem in GL. (5) angegebenen Regelalgorithmus. Im zugeordneten Kurzschlußstromkreis 20 wird die Induktivität L durch Verstärker 21,21 mit der Verstärkung 1/L sowie der ohmsche Widerstand R durch einen Verstärker 22 mit der Verstärkung R und durch einen Integrator 23 mit einen die Induktivitäten berücksichtigende Integration des Stromes verkörpert.

Um die geforderte Ladungsträgerausräumung zu gewährleisten, wird UGS innerhalb von einigen s auf einen Wert geführt, der unmittelbar nach Kurzschlußerkennung die entsprechende JFET- Spannung generiert. Nach aktuellen Erkenntnissen sind dabei,

d. h. während der Kurzschlußausschaltung, JFET-Spannungen im Bereich von 250 bis 350 V realistisch.

Ein zu Fig. 2/3 vergleichbarer Schaltvorgang mit der neuen UGs-Regelung ist in Fig. 5/6 dargestellt. Hier sind entspre- chende Zeitfunktionen wie in Figur 2/3 für IJFET 26, für UGS mit 27, für UNetz mit 28 und für UJFET mit 29 bezeichnet.

Erkennbar ist, daß die Spannung UGS sofort nach der Kurzschlußerkennung auf einer Rampe in Mikrosekundenbereich zur Ladungsträger-Ausräumung geführt wird. Anschließend erfolgt der geregelte Bereich für U (s bis zur Kurzschluß- Abschaltung.

Aus den Figuren 5 und 6 ergibt sich ein Verlauf des Kurz- schlußstromes und der Spannung Ues derart, daß bei -einem prospektiven Kurzschlußstrom, der dem 1,2-fachen des Nennstromes entspricht (K = 1,2), -einem Leistungsfaktor der Kurzschlußmasche von 0,9 (cos (p = 0,9) und -einem Kurzschlußeintrittswinkel, bezogen auf die Netz- spannung, von 30° ( = 30°) ein Spannungsabfall UJFET von ca 300 V über dem JFET 1 erzeugt wird. Zusätzliche Spannungsspitzen treten dabei nicht auf.

Insgesamt werden durch das vorstehend beschriebene Verfahren mit der zugehörigen Vorrichtung wesentliche Vorteile erzielt : Im Fehlerfall erfolgt ein unverzüglicher Beginn der Kurz- schlußstromausschaltung und damit eine Reduzierung der ther- mischen und dynamischen Belastung des Schaltkreises und der gesamten Anlage. Im Rahmen eines Eigenschutzes ist bei der Vorrichtung keine Zerstörung des JFET möglich. Da hohe Strom- impulse am Gate des JFET vermieden werden, wird die gesamte Anlage wird vor Überspannungen bewahrt, so daß der geforderte Fremdschutz sichergestellt ist.