本发明的实施例涉及一种 TFT阵列基板的制造方法。 背景技术

目前，平板显示器已逐渐取代了笨重的 CRT显示器。常用的平板显示器 包括液晶显示器和有机发光二极管显示器。

在液晶显示器中， 每一像素点由 TFT 阵列基板中的对应的薄膜晶体管

( Thin Film Transistor: 简称 TFT )来驱动 , 再配合外围驱动电路， 实现图像 显示。 在有源矩阵驱动式有机发光显示器 （Active Matrix Organic Light Emission Display, 简称 AMOLED )中， TFT阵列基板中的 TFT驱动 OLED 面板中对应的 OLED像素， 再配合外围驱动电路， 实现图像显示。 在上述显 示器中， TFT用作开关元件， 是上述显示器实现显示的关键， 直接关系到高 性能平板显示器的发展。

已实现产业化的 TFT主要有非晶硅 TFT、 多晶硅 TFT、 单晶硅 TFT等， 而用于制备平板显示器中的阵列基板使用最多 的是非晶硅 TFT。

目前， 出现了金属氧化物 TFT, 金属氧化物 TFT具有载流子迁移率高的 优点， 使得 TFT可以做的很小， 由此可以使平板显示器的分辨率提高， 显示 效果改善。 此外， 金属氧化物 TFT还具有特性不均现象少、 材料和工艺成本 降低、 工艺温度低、 可利用涂布工艺、 透明率高、 带隙大等优点。

包括金属氧化物 TFT的阵列基板一般釆用六次光刻工艺制成。如 果能够 减少光刻工艺的数量， 即如果能够减少掩模板的使用次数， 则可以提高生产 效率， 降低生产成本。 发明内容

根据本发明的实施例， 提供一种 TFT阵列基板的制造方法。 该方法包 括如下步骤： 通过构图工艺在基板上分别形成金属氧化物半 导体层、 刻蚀阻 挡层、 源电极、 数据线、 漏电极、 像素电极、 栅极绝缘层、 接触过孔、 栅电 极以及栅极扫描线。 其中， 所述金属氧化物半导体层和刻蚀阻挡层通过一 次 构图工艺形成， 所述源电极、 漏电极、 像素电极以及数据线通过一次构图工 艺形成。

在根据本发明实施例的制造方法中，釆用四次 构图工艺来制作 TFT阵列 基板， 与釆用六次构图工艺的传统技术相比， 减少了两次构图工艺， 从而简 化了制作工艺， 提高了生产效率， 降低了生产成本。 附图说明

为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图 仅仅涉及本发明的一些实施例， 而非对本发明的限制。

图 1为釆用根据本发明实施例的 TFT阵列基板的制造方法所制成的 TFT 阵列基板的平面示意图；

图 2a-图 2e在为根据本发明实施例的 TFT阵列基板的制造方法中第一次 构图工艺期间的 TFT阵列基板的截面示意图；

图 2f 为在根据本发明实施例的 TFT阵列基板的制造方法中第一次构图 工艺后形成的 TFT阵列基板的截面示意图；

图 3a-图 3e为在根据本发明实施例的 TFT阵列基板的制造方法中第二次 构图工艺期间的 TFT阵列基板的截面示意图；

图 3f为在根据本发明实施例的 TFT阵列基板的制造方法中第二次构图 工艺后形成的 TFT阵列基板的截面示意图；

图 4 为在根据本发明实施例的 TFT阵列基板的制造方法中第三次构图 工艺后形成的 TFT阵列基板的截面示意图； 以及

图 5 为在根据本发明实施例的 TFT阵列基板的制造方法中第四次构图 工艺后形成的 TFT阵列基板的截面示意图。 具体实施方式

为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案 进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提 下所获 得的所有其他实施例， 都属于本发明保护的范围。

在下面的描述中， 构图工艺包括光刻工艺以及诸如打印、 喷墨等的其他 用于形成预定图形的工艺。 光刻工艺包括曝光、 显影、 刻蚀等工艺。

下面的描述主要针对单个像素单元进行， 但是其他像素单元可以相同地 形成。

本发明实施例提供一种 TFT阵列基板的制造方法， 包括如下步骤： 通过 构图工艺在基板上分别形成金属氧化物半导体 层、 刻蚀阻挡层、 源电极、 数 据线、 漏电极、 像素电极、 栅极绝缘层、 栅极绝缘层过孔、 栅电极以及栅极 扫描线， 其中， 所述金属氧化物半导体层和刻蚀阻挡层通过一 次构图工艺形 成， 所述源电极、 漏电极、透明像素电极以及数据线通过一次构 图工艺形成。

上述制造方法具体包括以下步骤：

步骤 S1 ) : 釆用灰色调或半色调掩模板， 通过一次构图工艺在基板上形 成金属氧化物半导体层和刻蚀阻挡层；

步骤 S2 ) : 釆用灰色调或半色调掩模板， 通过一次构图工艺， 在完成步 骤 S1 ) 的基板上形成源电极、 漏电极、 数据线以及像素电极；

步骤 S3 ) ： 在完成步骤 S2 ) 的基板上形成栅极绝缘层， 再通过一次构 图工艺形成接触过孔；

步骤 S4 ) ： 在完成步骤 S3 ) 的基板上通过一次构图工艺形成栅电极和 栅极扫描线。

实施例 1

图 1所示为由本实施例的制造方法制作得到的 TFT阵列基板的平面图。 该 TFT阵列基板包括多条栅极扫描线 11和多条数据线 10, 这些栅极扫 描线 11和数据线 10彼此交叉由此限定了排列为矩阵的像素单元� �� 每个像素 单元包括作为开关元件的 TFT和用于控制液晶排列的像素电极 5。

每个像素单元的 TFT包括： 金属氧化物半导体层， 用作有源层； 刻蚀阻 挡层， 形成在金属氧化物半导体层上； 源电极， 其一端位于金属氧化物半导 体层上； 漏电极， 其与源电极相对的一端也位于金属氧化物半导 体层上； 栅 极绝缘层， 形成为覆盖源电极、 漏电极及刻蚀阻挡层； 以及栅极， 形成在栅 极绝缘层上并位于金属氧化物半导体层上方。 薄膜晶体管的栅极与相应的栅 极扫描线电连接， 源极与相应的数据线电连接， 漏极与像素电极电连接。 图 2-5为沿图 1的线 A-B剖取的截面图。 下面结合图 2- 5对根据本实施 例的 TFT阵列基板的制造方法进行详细介绍。

本实施例中， 所述 TFT阵列基板的制造方法包括以下步骤：

步骤 S1 ) : 釆用灰色调或半色调掩模板， 通过一次构图工艺在基板上形 成金属氧化物半导体层 3和刻蚀阻挡层 4, 如图 2f所示。

首先在基板 1上沉积修饰层 2, 接着在修饰层 2上依次沉积金属氧化物 半导体膜 3，和刻蚀阻挡膜 4，，釆用灰色调或半色调掩模板进行一次构� �工艺， 形成刻蚀阻挡层 4以及金属氧化物半导体层 3。

例如， 步骤 S1 )具体可以包括以下步骤：

S11)在基板上依次沉积修饰层 2、 金属氧化物半导体膜 3，和刻蚀阻挡膜

4，。

S12 )在完成步骤 S11)的基板上涂覆一层光刻胶 12。

S13 )釆用灰色调或半色调掩模板对所述光刻胶进� �曝光、 显影。 半色 调掩模板或灰色调掩模板上设有非透射区域、 部分透射区域以及透射区域。 若所述光刻胶 12为正性胶，则在光刻胶曝光、显影之后所述� ��色调或半色调 掩模板上的 透射区域、 部分透射区域以及透射区域将分别对应形成光 刻胶 完全保留区域 NP、 光刻胶部分保留区域 HP以及光刻胶完全去除区域 WP。 若所述光刻胶 12为负性胶，则在光刻胶曝光、显影之后所述� ��色调或半色调 掩模板上的非透射区域、 部分透射区域以及透射区域将分别对应形成光 刻胶 完全去除区域 WP、 光刻胶部分保留区域 HP以及光刻胶完全保留区域 NP。 所述光刻胶完全保留区域 NP的光刻胶被全部保留， 所述光刻胶完全保留区 域对应于形成刻蚀阻挡层的区域。 所述光刻胶部分保留区域 HP的光刻胶的 厚度比光刻胶完全保留区域 P的光刻胶的厚度薄， 所述光刻胶部分保留区 域对应于形成金属氧化物半导体层的区域。 所述光刻胶完全去除区域 WP的 光刻胶被全部去除， 所述刻蚀阻挡膜上未被光刻胶覆盖的区域均为 光刻胶完 全去除区域 WP, 如图 2a所示。

形成光刻胶部分保留区域 HP的原理是： 利用灰色调或半色调掩模板上 带有狭缝的部分透射区域对该区域进行曝光， 不论所述光刻胶 12为正性胶或 是负性胶， 所述狭缝的衍射效应与干涉效应将使得曝光时 到达该区域的光的 强度比到达透射区域的光的强度弱， 因此所述部分透射区域的光刻胶不如透 射区域的光刻胶曝光充分， 使得光刻胶部分保留区域 HP的光刻胶的厚度比 光刻胶完全保留区域 NP的光刻胶的厚度薄。

514 )对完成步骤 S13 )的基板进行刻蚀， 以形成金属氧化物半导体层 3。 如图 2b所示， 对图 2a中的基板釆用干法刻蚀工艺进行第一次刻蚀� �� 以 刻蚀掉光刻胶完全去除区域 WP的刻蚀阻挡膜。 如图 2c所示， 对图 2b中的 基板釆用湿法刻蚀工艺进行第二次刻蚀， 以刻蚀掉光刻胶完全去除区域 WP 的金属氧化物半导体膜， 由此形成金属氧化物半导体层 3。

515 )对完成步骤 S14 )的基板进行灰化处理， 灰化掉所述光刻胶部分保 留区域的光刻胶， 如图 2d所示。

S16 )对完成步骤 S15 ) 的基板进行刻蚀， 以形成刻蚀阻挡层的图形。 如图 2e所示， 对图 2d中的基板釆用干法刻蚀工艺进行第三次刻蚀� �� 以 刻蚀掉光刻胶部分保留区域 HP的刻蚀阻挡膜， 由此形成刻蚀阻挡层 4。

S17 )将剩余的光刻胶剥离，露出金属氧化物半导� �层 3和刻蚀阻挡层 4, 如图 2f所示。

在上述步骤中，在基板 1上沉积修饰层 2是釆用 PECVD( Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学气象沉积）方法进� ��连续沉积， 所述修饰层 2 的厚度范围为 5 00 ~ 2000 A。 修饰层 2 的材料可以是氧化硅 SiO _x 、 氮化硅 SiN _x 、 氮氧化硅 SiN _x O _y , 也可以是绝缘的金属氧化物如 A1 ₂ 0 ₃ 等。 釆用 PECVD方法时， 用于形成氮化硅的反应气体可以为 SiH4、 NH3、 N2或 SiH2C12、 丽 3、 N2, 用于形成氧化硅的反应气体可以是 SiH4、 N20, 用于形成氮氧化硅的反应气体可以是 SiH4、 N20、 NH3、 N2。 该修饰层 2 可以使后续制作的金属氧化物半导体层很好地 沉积在基板 1上， 从而可以更 好地保护金属氧化物半导体层 3 , 提高金属氧化物半导体层 3的稳定性能。

在基板 1上沉积金属氧化物半导体膜 3，是釆用溅射或热蒸发的方法， 所 述金属氧化物半导体膜的沉积厚度为 100 ~ 4000 A。 金属氧化物半导体膜可 以釆用非晶 IGZO制成，也可以釆用 HIZO、 IZO、 a-InZnO, a-InZnO, ZnO:F、 In ₂ 0 ₃ :Sn、 In ₂ 0 ₃ :Mo、 Cd ₂ Sn0 ₄ 、 ZnO:Al、 Ti0 ₂ :Nb、 Cd-Sn-0或其他金属氧化 物制成。

所述刻蚀阻挡膜 4'釆用 PECVD方法进行沉积， 所述刻蚀阻挡膜的沉积 厚度为 5 00 ~ 4000 A。 刻蚀阻挡膜的材料可以是氧化硅 SiO _x 、 氮化硅 SiN _x 、 氮氧化硅 SiN _x O _y , 也可以是绝缘的金属氧化物如 A1 ₂ 0 ₃ 等。 釆用 PECVD方 法时，用于形成氮化硅的反应气体可以为 SiH4、 NH3、 N2或 SiH2C12、 NH3、 N2, 用于形成氧化硅的反应气体可以是 SiH4、 N20, 用于形成氮氧化硅的反 应气体可以是 SiH4、 N20、 丽 3、 N2。

步骤 S2 ) : 釆用灰色调或半色调掩模板， 通过一次构图工艺， 在完成步 骤 S1 ) 的基板上形成漏电极 6、 源电极 7、 数据线（图 3中未示出 ) 以及透 明像素电极 5, 如图 3f所示。

步骤 S2 )具体包括如下步骤：

S21)在基板上依次沉积透明导电膜 5，和源 /漏金属膜 6，。

S22 )在完成步骤 S21)的基板上涂覆一层光刻胶 12。

S23 )釆用灰色调或半色调掩模板对所述光刻胶进� �曝光、 显影。 所述 半色调掩模板或灰色调掩模板上设有非透射区 域、 部分透射区域以及透射区 域。 若所述光刻胶 12为正性胶， 则在光刻胶曝光、显影之后所述灰色调或半 色调掩模板上的非透射区域、 部分透射区域以及透射区域将分别对应形成光 刻胶完全保留区域 NP、 光刻胶部分保留区域 HP 以及光刻胶完全去除区域 WP。 若所述光刻胶 12为负性胶， 则在光刻胶曝光、 显影之后所述灰色调或 半色调掩模板上的 ^透射区域、 部分透射区域以及透射区域将分别对应形成 光刻胶完全去除区域 WP、 光刻胶部分保留区域 HP 以及光刻胶完全保留区 域 NP。 所述光刻胶完全保留区域 NP对应于形成数据线、 源电极和漏电极的 区域， 所述光刻胶部分保留区域 HP对应于形成透明像素电极的区域， 所述 源 /漏金属膜 6'上未被光刻胶覆盖的区域均为光刻胶完全去� ��区域 WP, 如图 3a所示。

524 )对完成步骤 S23 ) 的基板进行刻蚀， 以形成源电极 7和数据线。 如图 3b所示， 对图 3a中的基板进行第一次刻蚀， 刻蚀掉光刻胶完全去 除区域 WP的源 /漏金属膜 6，。 如图 3c所示， 对图 3b中的基板进行第二次 刻蚀， 刻蚀掉光刻胶完全去除区域 WP的透明导电膜 5' , 由此形成源电极 7 和数据线（图中未示出） 。

525 )对完成步骤 S24 )的基板进行灰化处理， 灰化掉所述光刻胶部分保 留区域 HP的光刻胶， 如图 3d所示。 S26 )对完成步骤 S25 )的基板进行刻蚀， 以形成漏电极 6和透明像素电 极 5。

如图 3e所示， 对图 3d中的基板进行第三次刻蚀， 刻蚀掉光刻胶部分保 留区域 HP的源 /漏金属膜 6' , 由此形成漏电极 6和透明像素电极 5。

S27 )将剩余的光刻胶剥离， 露出漏电极 6、 源电极 7、 透明像素电极 5 以及数据线。

由于在步骤 S1 ) 中在基板上沉积了一层修饰层 2, 因此， 在上述步骤中 进行透明导电膜的沉积时， 修饰层 2能有效地保护漏电极 6、 源电极 7之间 形成的 TFT沟道， 以免 TFT沟道直接与基板 1接触， 形成不好的交界面。 同时， 也使得在步骤 S1 )中第一次光刻工艺中形成的金属氧化物半导� �层可 以做得比较精细， 避免产生不良。

在本实施例中， 由于金属氧化物半导体层使用如 IGZO的宽禁带宽度的 金属氧化物半导体形成， 所以釆用可见光照射该金属氧化物半导体层时 不会 产生光电流。 因此， 在本实施例中不用使用遮光层， 在基板上直接形成修饰 层即可。

在上述步骤中， 在完成步骤 S1 )的基板上通过溅射或热蒸发的方法来沉 积透明导电膜， 所述透明导电膜的沉积厚度为 300 ~ 1500 A。 所述源 /漏金属 膜的沉积厚度为 2000 ~ 3000 A。透明导电膜釆用 ITO制成，也可以釆用其他 金属及金属氧化物制成。 源 /漏金属膜釆用 Cr、 W、 Ti、 Ta、 Mo、 Al、 Cu中 的任一种所形成的单层膜制成， 或者釆用以上任一金属的合金制成， 或者釆 用以上金属的任一组合所形成的多层膜制成。

步骤 S3 ) : 在完成步骤 S2 )的基板上形成栅极绝缘层 8, 再通过一次构 图工艺形成接触过孔（未示出） ， 如图 4所示。

在该步骤中， 在完成步骤 S2 )的基板上沉积栅极绝缘层 8, 通过一次光 刻工艺形成接触过孔。

在该步骤中， 所述栅极绝缘层 8通过 PECVD方法连续沉积形成， 栅极 绝缘层 8的沉积厚度为 1000 - 4000 A。 栅极绝缘层 8的材料可以是氧化硅 SiO _x 、 氮化硅 SiN _x 、 氮氧化硅 SiN _x O _y , 也可以是绝缘的金属氧化物如 A1 ₂ 0 ₃ 等。 釆用 PECVD方法时， 用于形成氮化硅的反应气体可以为 SiH4、 NH3、 N2或 SiH2C12、 丽 3、 N2, 用于形成氧化硅的反应气体可以是 SiH4、 N20, 用于形成氮氧化硅的反应气体可以是 SiH4、 N20、 NH3、 N2。

步骤 S4 ) ： 在完成步骤 S3 ) 的基板上通过一次构图工艺形成栅电极和 栅极扫描线。

在该步骤中， 在完成步骤 S3 )的基板上沉积栅金属膜， 通过一次光刻工 艺形成栅电极 9和栅极扫描线 11。

在该步骤中， 所述栅金属膜是通过釆用溅射或热蒸发的沉积 方法形成， 所述栅金属膜的沉积厚度为 4000 ~ 15000A。 栅金属膜可以釆用 Cr、 W、 Cu、 Ti、 Ta、 Mo 中的任一种所形成的单层膜制成， 或者釆用以上任一金属的合 金制成， 或者釆用以上金属的任一组合所形成的多层膜 制成。 然后通过一次 光刻工艺形成栅电极 9和栅极扫描线 11 , 如图 5所示。

实施例 2

本实施例与实施例 1的区别在于， 刻蚀阻挡层 4可以釆用叠层结构。 本实施例中， 刻蚀阻挡层 4釆用双层结构。 在刻蚀阻挡层 4中， 与金属 氧化物半导体层 3接触的一层釆用 Si0 ₂ 制成且釆用低速沉积方式形成，远离 金属氧化物半导体层 3的一层釆用 SiNx制成且釆用高速沉积方式形成。

在上面的描述中， TFT为顶栅型 TFT。 然而， 本发明的实施例也适合于 制造具有底栅型金属氧化物 TFT的阵列基板。 在 TFT为底栅型 TFT时， 除 刻蚀阻挡层 4之外栅极绝缘层 8也可以具有叠层结构。 例如， 栅极绝缘层 8 具有双层结构。 在栅极绝缘层 8中， 与金属氧化物半导体层 3接触的一层釆 用 Si0 ₂ 制成， 该栅极绝缘层釆用低速沉积方式形成， 远离金属氧化物半导体 层 3的一层釆用 SiNx制成， 该栅极绝缘层釆用高速沉积方式形成。

根据本实施例， 由于与金属氧化物半导体层 3接触的刻蚀阻挡层和栅极 绝缘层均分别釆用低速沉积方式形成， 沉积层较致密， 因此能与金属氧化物 半导体层 3形成很好的交界面， 有利于提高 TFT的稳定性性能； 而远离金属 氧化物半导体层 3 的刻蚀阻挡层和栅极绝缘层均分别釆用高速沉 积方式形 成， 沉积速度较快， 因此能有效提高生产效率。

本发明的实施例提供了一种釆用四次光刻工艺 制造金属氧化物 TFT 的 阵列基板的方法， 与釆用六次光刻工艺的传统技术相比， 减少了两次光刻工 艺， 简化了制作工艺， 提高了生产效率， 降低了生产成本。 本发明实施例尤 其适合于大尺寸、 高分辨率的 TFT-LCD 平板显示器以及有源矩阵驱动式 OLED平板显示器。

以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。