Die Erfindung betrifft ein Verfahren zum mehrstufigen Her- stellen von Diffusionslötverbindungen für Leistungsbauteile mit Halbleiterchips und ein elektronisches Leistungsbauteil.

Diffusionslötverbindungen sind aus der Druckschrift DE 195 32 250 AI bekannt und werden zum Herstellen einer tem- peraturstabilen Verbindung mittels Diffusionslöten einge- setzt. Dazu wird ein erster Körper mit einem hochschmelzenden Metall und ein zweiter Körper mit einem niedrigschmelzenden Metall beschichtet. Bei einer vorgegebenen Temperatur und un- ter einem vorgegebenen Anpressdruck sind dann beide Körper über eine Diffusionslötverbindung fügbar. Bei einer Diffusi- onslötverbindung bilden sich hochschmelzende intermetallische Phasen aus, wobei deren Schmelzpunkte höher liegen als der Schmelzpunkt des niedrigschmelzenden Metalls. Mit dem bekann- ten Verfahren können einzelne Fügestellen eines elektroni- schen Leistungsbauteils temperaturstabil hergestellt werden.

Ein elektronisches Leistungsbauteil weist jedoch mehrerer Fü- gestellen auf, die in mehrstufigen Verfahren zu verwirklichen sind. Dabei ergeben sich unzuverlässige Verbindungen.

Aufgabe der Erfindung ist es, ein Verfahren anzugeben, dass eine zuverlässige Herstellung temperaturstabiler und für ex- treme thermische Belastungen geeignete elektronische Bauteile ermöglicht. Insbesondere ist es Aufgabe der Erfindung ein entsprechend belastbares elektronisches Leistungsbauteil an- zugeben.

Gelöst wird die Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Erfindungsgemäß wird ein Verfahren zur mehrstufigen Herstel- lung von Diffusionslötverbindungen auf einer Trägerunterseite und Trägeroberseite mit einem Substrat für die Trägerunter- seite und einem weiteren Substrat für die Trägeroberseite an- gegeben. Insbesondere wird ein mehrstufiges Verfahren zum Diffusionslötverbinden einer Halbleiterchiprückseite mit ei- ner Chipinsel eines Substrats und einer Halbleiterchipober- seite mit Leitungsstrukturen eines weiteren Substrats für e- lektronische Leistungsbauteile geschaffen. Dazu weist das Verfahren nachfolgende Verfahrensschritte auf.

Zunächst wird eine erste Seite eines Trägers beziehungsweise Halbleiters mit einer ersten Diffusionslöt-Legierung be- schichtet. Eine derartige Diffusionslöt-Legierung weist eine Mischung einer hochschmelzenden Metallkomponente und einer niedrigschmelzenden Metallkomponente auf, ohne dass sich be- reits intermetallische Phasen gebildet haben. Anschließend wird eine zweite Seite des Trägers beziehungsweise Halblei- ters mit einer zweiten Diffusionslöt-Legierung beschichtet.

Dabei gehören die erste und die zweite Diffusionslöt- Legierung in ihrer Zusammensetzung und ihren metallischen E- lementen unterschiedlichen Diffusionslötsystemen an.

Die erste und die zweite Diffusionslöt-Legierung werden durch Auswahl von Materialien bzw. Komponenten derart aufeinander abgestimmt, dass die Schmelztemperaturen der Diffusionslöt- Legierungen und der Diffusionslötverbindungen derart gestaf- felt sind, dass eine erste Schmelztemperatur der ersten Dif-

fusionslöt-Legierung niedriger ist als eine zweite Schmelz- temperatur der zweiten Diffusionslöt-Legierung und dass die zweite Schmelztemperatur niedriger ist als eine dritte Schmelztemperatur einer ersten Diffusionslötverbindung der ersten Diffusionslötlegierung.

Nach dem beidseitigen Beschichten des Trägers mit erster und zweiter Diffusionslötlegierung folgt zunächst ein Diffusions- löten eines ersten Substrats mit der ersten Seite des Trägers beziehungsweise Halbleiters unter Erwärmen der ersten Diffu- sionslöt-Legierung auf die erste Schmelztemperatur. Dabei bildet sich eine erste temperaturstabile Diffusionslötverbin- dung aus, deren Schmelztemperatur höher liegt als die zweite Schmelztemperatur der zweite Diffusionslöt-Legierung. An- schließend erfolgt ein Diffusionslöten eines zweiten Sub- strats mit der zweiten Seite des Trägers beziehungsweise Halbleiters unter Erwärmen der zweiten Diffusionslöt- Legierung auf die zweite Schmelztemperatur. Da diese zweite Schmelztemperatur niedriger ist als die dritte Schmelztempe- ratur der ersten Diffusionslötverbindung wird bei dieser mehrstufigen Herstellung mit gestaffelten Schmelztemperaturen der Diffusionslötvorgänge die bereits bestehende erste Diffu- sionslötverbindung temperaturstabil beibehalten.

Dieses Verfahren zur mehrstufigen Herstellung von Diffusions- lötverbindungen hat den Vorteil, dass sowohl eine Diffusions- lötverbindung auf der Unterseite als auch eine Diffusionslö- tung auf der Oberseite eines Trägers aufgrund der Abstimmung der Diffusionslötsysteme für die Unterseite und die Oberseite des Trägers möglich wird. Ein elektronisches Leistungsbau- teil, das auf diese Weise hergestellt wird, weist keine Schwachstellen in der Verbindungstechnik auf und kann somit thermisch extrem belastet werden.

Die Erfindung berücksichtigt dabei, dass ein elektronisches Leistungsbauteil mit Halbleiterchips ein Substrat aufweist, auf das Halbleiterchips gelötet sind. Ein anschließendes An- löten von Flachleitern auf der Oberseite der Halbleiterchips würde zu einem Ablösen der gelöteten Rückseite führen, was die thermische Belastbarkeit des Leistungsbauteils ein- schränkt. Die Anschlüsse auf der Oberseite werden deshalb häufig nicht durch Löten hergestellt, sondern durch Bonder- bindungen zwischen Elektroden der Oberseite der Halbleiter- chips und nach außen führenden Flachleitern. Sowohl herkömm- liche Lötverbindungen als auch Diffusionslötverbindungen der Chiprückseite auf einem Substrat vermindern bei Leistung- halbleiterchip nicht die begrenzte thermische Belastbarkeit von Bondverbindungen auf der Oberseite der Halbleiterchips.

Mit der Erfindung wird die thermische Belastbarkeit elektro- nischer Leistungsbauteile unter Herstellung von temperatur- stabilen Verbindungen sowohl auf der Rückseite des Halblei- terchips als auch auf der Oberseite des Halbleiterchips er- höht.

Tabelle 1 zeigt mögliche Legierungspartner für Diffusionslöt- verbindungen sowie die möglichen einsetzbaren Schmelztempera- turen vor einem Bilden von intermetallischen Phasen als erste und zweite Schmelztemperatur und die Schmelztemperaturen der sich bildenden intermetallischen Phasen in einer Diffusions- lötverbindung, die als dritte Schmelztemperatur beim Einset- zen des erfindungsgemäßen Verfahrens zu berücksichtigen sind.

Aus dieser Tabelle ergeben sich bevorzugte Systeme für die Legierungszusammensetzung einer ersten Diffusionslöt- Legierung und einer zweiten Diffusionslöt-Legierung.

Auf die erste Seite eines Trägers oder eines Halbleiterchips kann eine erste Diffusionslöt-Legierung, die eine erste Schmelztemperatur aufweist, aufgebracht werden, die eine Zu- sammensetzung aus Ga-yNi mit 1 Gew. % < y < 20 Gew. % oder Ga- xCu mit 1 Gew. % < x < 40 Gew. % oder Ga-yAg mit 1 Gew. % < y < 40 Gew. % aufweist. Auf die zweite Seite kann eine zweite Dif- fusions-Legierung aufgebracht werden, die In-xAg mit 1 Gew. % < x < 30 Gew. % oder Sn-yAg mit 1 Gew. % < y < 50 Gew. % auf- weist. Diese Staffelung der Diffusionslötsysteme hat den Vor- teil, dass die erste Diffusionslöt-Legierung äußerst niedrige Schmelztemperaturen zwischen 26°C und 31°C aufweist und die möglichen beiden zweiten Diffusionslöt-Legierungen relativ hohe erste Schmelztemperaturen von 144°C beziehungsweise 221°C aufweisen. Die in Tabelle 1 aufgelisteten letzten bei- den Diffusionslötsysteme können in Kombination zu den hier aufgeführten ersten Diffusionslöt-Legierungen nicht einge- setzt werden, da ihre niedrigen Schmelztemperaturen mit 280°C bzw. 361°C bereits höher liegen als einige der Schmelztempera- turen der sich bildenden intermetallischen Phasen der ersten Diffusionslöt-Legierung.

Wird die Auswahl der niedrigschmelzenden ersten Diffusions- löt-Legierungen weiter eingeschränkt, so kann die Möglichkeit des Einsatzes von höher schmelzenden Diffusionslöt- Legierungen erweitert werden. Dazu wird auf die erste Seite eines Trägers oder Halbleiterchips eine erste Diffusionslöt- Legierung der Zusammensetzung Ga-yNi mit 1 Gew. % < y < 20 Gew. % oder Ga-yAg mit 1 Gew. % < y < 40 Gew. % aufgebracht. Auf die zweite Seite eines Trägers oder Halbleiterchips kann eine zweite Diffusions-Legierung der Zusammensetzung In-xAg mit 1 Gew. % < x < 30 Gew. % oder Sn-yAg mit 1 Gew. % < y < 50 Gew. % oder Au-xSn mit 5 Gew. % < x < 38 Gew. % vorzugsweise mit 10 Gew. % < x < 30 Gew. % aufgebracht werden. Diese Staffelung der

Diffusionslöt-Legierungen hat den Vorteil, dass als zweite Schmelztemperatur auch eine Schmelztemperaturen vomn 280°C möglich ist.

Bei einer Einschränkung der ersten Diffusionslöt-Legierung auf lediglich ein Diffusionslötsystem kann für eine Löt- Legierung mit äußerst niedrigem ersten Schmelzpunkt von 26°C eine breite Palette als zweite Diffusions-Legierung einge- setzt werden. Dazu wird die erste Seite eines Trägers oder eines Halbleiters mit einer Diffusions-Legierung der Zusam- mensetzung Ga-yAg mit 1 Gew. % < y < 40 Gew. % beschichtet. Auf die zweite Seite wird eine zweite Diffusionslöt-Legierung der Zusammensetzung In-xAg mit 1 Gew. % < x < 30 Gew. % oder Sn-yAg mit 1 Gew. % < y < 50 Gew. % oder Au-xSn mit 5 Gew. % < x < 38 Gew. % vorzugsweise mit 10 Gew. % < x < 30 Gew. % oder Au-yGe mit 4 Gew. % < y < 50 Gew. % Rest Au, vorzugsweise mit 7 Gew. % < y < 20 Gew. % Rest Au aufgebracht.

Für Anwendungen, bei denen eine höhere erste Schmelztempera- tur über 100°C erwünscht ist, kann die erste Seite eine erste Diffusions-Legierung der Zusammensetzung In-xAg mit 1 Gew. % < x < 30 Gew. % aufweisen. Auf die zweite Seite wird dann eine zweite Diffusions-Legierung der Zusammensetzung Sn-yAg mit 1 Gew. % < y < 50 Gew. % oder Au-xSn mit 5 Gew. % < x < 38 Gew. %, vorzugsweise mit 10 Gew. % < x < 30 Gew. % oder Au-yGe mit 4 Gew. % < y < 50 Gew. % Rest Au, vorzugsweise mit 7 Gew. % < y < 20 Gew. % Rest Au aufgebracht.

Ein gestaffeltes Diffusionssystem mit erster und zweiter Dif- fusions-Legierung, bei dem die erste Diffusions-Legierung ei- nen ersten Schmelzpunkt über 200°C aufweist, ist möglich, wenn die erste Seite eine erste Diffusions-Legierung der Zu- sammensetzung Sn-yAg mit 1 Gew. % < y < 50 Gew. % aufweist. Die

zweite Seite wird eine zweite Diffusionslöt-Legierung der Zu- sammensetzung Au-xSn mit 5 Gew. % < x < 38 Gew. %, vorzugsweise mit 10 Gew. % < x < 30 Gew. % oder Au-yGe mit 4 Gew. % < y < 50 Gew. % Rest Au, vorzugsweise mit 7 Gew. % < y < 20 Gew. % Rest Au aufgebracht.

Den höchsten Anforderungen an Schmelztemperaturen ermöglicht eine Staffelung von erster und zweiter Diffusionslöt- Legierung, bei der die erste Seite eine erste Diffusionslöt- Legierung der Zusammensetzung Au-xSn mit 5 Gew. % < x < 38 Gew. %, vorzugsweise mit 10 Gew. % < x < 30 Gew. % aufweist. Auf die zweite Seite wird eine zweite Diffusionslöt-Legierung mit der Zusammensetzung Au-yGe mit 4 Gew. % < y < 50 Gew. % Rest Au, vorzugsweise mit 7 Gew. % < y < 20 Gew. % Rest Au aufge- bracht.

Bei dem Erwärmen auf die Löttemperaturen bilden sich relativ spröde intermetallische Phasen, die zwar eine temperatursta- bile Verbindung ermöglichen. Es besteht jedoch die Gefahr bei Differenzen im Ausdehnungskoeffizienten des Trägers bezie- hungsweise Halbleiterchips und der mit diesem zu verbindenden Substrate, dass aufgrund der spröden intermetallischen Phasen die Substrate von den Trägern bei Temperaturbelastungen abge- sprengt werden, wenn die thermischen Spannungen aufgrund der unterschiedlichen Ausdehnungskoeffizienten der Materialien zunehmen.

Wird jedoch vor dem Aufbringen der Diffusionslöt-Legierungen eine Schicht aus Silber, Kupfer oder Nickel auf jeder Seite des Trägers beziehungsweise des Halbleiterchips aufgebracht so dämpft diese Pufferschicht und bewirkt vorteilhafterweise einen Spannungsabbau. Dieses hat den Vorteil, dass eine der- artige Zwischenschicht aus Silber, Kupfer oder Nickel oder

Legierungen derselben einen mechanischen Puffer bilden, der es ermöglicht, dass eine harte und spröde Schicht aus inter- metallischen Phasen relativ weich und nachgiebig mit dem Trä- ger verbunden werden kann.

Für Diffusionslöt-Legierungen aus Au-yGe mit 4 Gew% < y < 50 Gew. %, vorzugsweise 7 Gew. % < y < 20 Gew. % ist es von Vor- teil, eine Pufferschicht oder Zwischenschicht aus Kupfer oder einer Kupferlegierung vorzusehen, da sich dann intermetalli- sche Phasen zwischen Kupfer und Germanium ausbilden können, die Schmelzpunkte von 614°C für Cu3Ge und 742°C für Cu5Ge aufweisen.

Silber-oder Kupferschichten als Pufferschichten können vor- zugsweise auch vor dem Aufbringen einer Diffusionslöt- Legierung aus Sn-yAg mit 1 Gew. % < y < 50 Gew. % oder Au-xSn mit 5 Gew. % < x < 38 Gew. %, vorzugsweise mit 10 Gew. % < x < 30 Gew. % eingesetzt werden.

Um ein Diffundieren oder Legieren der Metallkomponenten der Legierungen oder der Pufferschichten mit einem Halbleiter- chipmaterial oder einem Metallisierungsmaterial wie Aluminium für Halbleiter zu vermeiden, wird vor dem Aufbringen einer Diffusionslöt-Legierung auf die Seiten eines Halbleiterchips eine Schichtfolge aus einer strukturierten Aluminiumschicht und einer darauf abgeschiedenen Titanschicht aufgebracht. Das Aluminium bewirkt einen niederohmigen Übergang zum Halblei- termaterial und das Titan dient als Diffusionssperre für die unterschiedlichen Metallkomponenten der Diffusionslöt- Legierungen.

Erfindungsgemäß wird in einem weiteren Aspekt der Erfindung ein elektronisches Leistungsbauteil mit einem Halbleiterchip

bereitgestellt, der mit seiner Rückseite auf eine Chipinsel diffusionsgelötet ist. Auf Kontaktflächen an der Oberseite des Halbleiterchips sind Flachleiter diffusionsgelötet. Die Lötfugen weisen unterschiedliche Diffusionslötsysteme auf mit einer ersten Diffusionslöt-Legierung auf der Rückseite und einer zweiten Diffusionslöt-Legierung auf der Oberseite des Halbleiterchips. Dazu weisen die erste und die zweite Diffu- sionslöt-Legierung unterschiedliche Schmelztemperaturen auf.

Die oben aufgeführten Diffusionslötsysteme können dabei ein- gesetzt werden. Jeder der Halbleiterchips des Leistungsbau- teils weist unmittelbar sowohl auf seiner Rückseite als auch auf seiner Oberseite eine Schichtfolge aus Aluminium und Ti- tan auf, um eine Diffusion und Reaktion der Komponenten der Legierung mit dem Aluminium und dem Halbleitermaterial zu vermeiden. Zwischen dieser Schichtfolge und den Diffusions- löt-Legierungen kann auf den Seiten eine Metallschicht als Pufferschicht aus Kupfer oder Silber oder Nickel oder Legie- rungen derselben angeordnet sein, um einerseits das Bilden einer Diffusionslötverbindung zu unterstützen und anderer- seits einen mechanischen Puffer für die unterschiedlichen Ausdehnungsverhalten von Halbleiterchips und Substraten zu ermöglichen.

Zusammenfassend ist festzustellen, dass durch Verwenden von passenden Legierungs-Metallisierungen auf einem Halbleiter- chip eine hochschmelzenden Verbindung aus intermetallischen Verbindungen geformt werden kann, deren Schmelzpunkt nach dem Verbinden höher liegt als die nachfolgenden Prozesstemperatu- ren. Um zuerst eine Halbleiterchiprückseite und dann eine Halbleiterchipoberseite mit dem entsprechenden Substrat ver- binden zu können, werden zwei unterschiedliche Legierungssys-

teme eingesetzt, die aufgrund ihrer Schmelz-und Verbindungs- eigenschafen geeignet sind.

So kann zum heißen Verbinden einer ersten Chipseite mittels Au-Sn (Tscelz=28OoC) ein hochschmelzender metallurgischer Kontakt aus intermetallischen Phasen mit dem ersten Substrat gebildet werden. Eine Silberschicht dient dabei einerseits als Reaktionspartner für Au-Sn und zum anderen als mechanisch weicher Puffer, um etwaige Unterschiede der Ausdehnungskoef- fizienten zwischen Substrat und Halbleiterchip auszugleichen.

Dabei soll bei einer ersten Temperatur von 280°C die Legie- rung auf der zweiten Chipfläche, die eine Diffusionslöt- Legierung aus Au-Ge (Tschelz=36lOC) aufweist/nicht aufschmel- zen und die Reaktion der entsprechenden intermetallischen Phasen dieser zweiten Diffusionslöt-Legierung soll nicht ge- startet werden.

Eine minimale Festkörperdiffusion kann hierbei vernachlässigt werden. In einem zweiten Diffusionslötschritt kann dann der Chip, der bereits mit dem ersten Substrat verbunden ist, wie- der in einen heißen Prozess eingebracht werden, wobei nun die andere zweite Seite der Halbleiterchipflächen mit einem zwei- ten Substrat verbunden wird. Das zweite Metallisierungssystem oder Diffusionslötsystem weist Au-Ge auf und als Puffer wird hier eine Kupferschicht eingesetzt, die gleichzeitig als Re- aktionsschicht dient. Da die erste Diffusionslöt-Legierung bereits durchlegiert ist, wird sie nicht mehr aufschmelzen, zumal die Diffusionslöttemperaturen der intermetallischen Phasen des ersten Diffusionslötsystems einen Schmelzpunkt > 400°C aufweisen.

Eine Verwendung von zwei Diffusionsloten als Metallisierungen auf Ober-und Rückseite eines Halbleiterchips mit zwei unter-

schiedlichen Schmelztemperaturen kann ein stufenweises Ver- binden zuerst der einen und dann der anderen Seite ermögli- chen, ohne dass das zweite Diffusionslot bereits beim ersten Verbindungsschritt aufschmilzt und damit abreagiert und un- brauchbar werden kann. Durch die Verwendung von unterschied- lichen Diffusionsloten wird mit dieser Erfindung ein zweiter Verbindungsprozess bei hoher Temperatur erst möglich, da beim Verbinden durch Legierungsbildung der Schmelzpunkt der ersten Verbindung über den Schmelzpunkt der zweiten Verbindung an- steigt.

Gelegentlich wird unter einer"Diffusionslötlegierung"auch eine Diffusionslötmischung verstanden. Dies gilt besonders für den Fall, dass noch keine intermetallischen Phasen er- zeugt worden sind. In einem solchen Vorzustand liegen die An- teile der späteren Legierung bereits als Komponenten vor. Die Erfindung bezieht sich mit dem Ausdruck"Diffusionslötverbin- dung"auf die Zustände der späteren Legierung mit intermetal- lischen Phasen im Gefüge.

Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.

Figur 1 zeigt einen schematischen Querschnitt durch einen Träger mit Diffusionslötverbindungen zu einem unte- ren ersten Substrat und zu einem oberen zweiten Substrat gemäß einer Ausführungsform der Erfindung, Figur 2 zeigt einen schematischen Querschnitt durch einen Träger, der auf seiner Unterseite eine erste Diffu- sionslöt-Legierung aufweist und auf seiner Obersei- te eine zweite Diffusionslöt-Legierung aufweist,

bevor der Träger auf ein erstes Substrat diffusi- onsgelötet wird, Figur 3 zeigt einen schematischen Querschnitt des Trägers der Figur 2 nach einem ersten Diffusionslöten des Trägers auf das Substrat, Figur 4 zeigt einen schematischen Querschnitt des Trägers gemäß Figur 3 vor dem Aufbringen eines zweiten Sub- strats auf die Oberseite des Trägers, Figur 5 zeigt einen schematischen Querschnitt des Trägers gemäß Figur 4 nach erfolgtem Diffusionslöten des zweiten Substrats auf die Oberseite des Trägers.

Figur 1 zeigt einen schematischen Querschnitt durch einen Träger 12 aus einem Halbleiterchipmaterial mit Diffusionslöt- verbindungen 16 zu einem unteren ersten Substrat 4 und einem oberen zweiten Substrat 5 gemäß einer Ausführungsform der Er- findung. Der Träger 12 weist auf seiner Unterseite 2 eine A- luminiumbeschichtung 20 auf, die von einer Titanschicht 21 abgedeckt ist. Diese Schichtfolge 19 schützt das Aluminium und das Halbleitermaterial des Trägers 12 vor den Komponenten der Diffusionslötsysteme. Dabei bildet die Titanschicht eine Diffusionssperre und schützt somit auch die Aluminiumschicht.

Die Diffusionslötverbindungen 16,17 sind derart aufeinander abgestimmt, dass zunächst die Diffusionslötverbindung 16 bei einer niedrigen ersten Schmelztemperatur hergestellt werden kann, wobei sich intermetallische Phasen ausbilden, so dass die zweite Diffusionslötverbindung 17 bei einer wesentlich höheren zweiten Schmelztemperatur durchführbar wird. Die ers- te Diffusionslötverbindung 16 verbindet praktisch die Rück-

seite eines Halbleiterchips 13 mit einem Substrat 8, das bei- spielsweise als Chipinsel 7 ausgebildet ist, wobei als Puf- fer-und Ausgleichsschicht zwischen der Diffusionslötverbin- dung 16 und dem Halbleiter 13 eine Pufferschicht 18 aus Kup- fer oder Silber oder Legierungen derselben angeordnet ist.

Diese Pufferschicht 18 ist, wenn sie Silber aufweist, gleich- zeitig ein Reservoir an Silber zur Bildung der Diffusionslöt- schicht 16.

In dieser ersten Ausführungsform der Erfindung ist die Diffu- sionslötschicht 16 aus einer Diffusionslöt-Legierung gebil- det, die Au-xSn mit 10 Gew. % < x < 30 Gew. % aufweist. Die Pufferschicht 18 ist aus Silber aufgebaut. Die hohe Tempera- turstabilität dieser Diffusionslötschicht 16 basiert auf in- termetallischen Phasen zwischen Silber und Zinn, nämlich Ag3Sn mit einem Schmelzpunkt von 480°C und AgsSn mit einem Schmelzpunkt von 724°C. Diese Schmelztemperaturen der inter- metallischen Verbindungen liegen wesentlich höher als eine zweite Schmelztemperatur, die zur Bildung der zweiten Diffu- sionslötschicht 17 erforderlich ist. Diese zweite Diffusions- lötschicht 17 ist auf der Oberseite 3 des Trägers 12 angeord- net.

Wegen des Halbleiterchipmaterials in dieser Ausführungsform der Erfindung ist die Oberseite 9 des Halbleiters 13 zunächst von der Schichtfolge 19 aus einer Aluminiumschicht 20 und ei- ner Titanschicht 21 bedeckt. Daran schließt sich eine Puffer- schicht 18 aus Kupfer an. Auf dieser Pufferschicht 18 ist die Diffusionslötschicht 17 angeordnet, welche mit einem zweiten Substrat 5 hochtemperaturfest verbunden ist.

Die hohe Temperaturfestigkeit der zweiten Diffusionslöt- schicht 17 wird durch intermetallische Phasen aus Kupfer und

Germanium erreicht. Dabei weist die intermetallische Phase Cu3Ge eine Schmelztemperatur von 614°C und die intermetalli- sche Phase Cu5Ge eine Schmelztemperatur von 743°C auf. Das zweite Substrat ist in dieser Ausführungsform der Erfindung eine Flachleiterstruktur, die mit Kontaktflächen des Halblei- ters 13 mittels eines Diffusionslötprozesses verbunden ist.

Die Gesamtstruktur, wie sie in Figur 1 zu sehen ist, stellt einen schematischen Querschnitt durch ein elektronisches Leistungsbauteil 11 dar, das aufgrund der Diffusionslötver- bindungen 16 und 17 sowie der Pufferschichten 18 sowohl me- chanisch als auch thermisch optimiert ist. Dabei sorgt die Pufferschicht 18 dafür, dass Thermospannungen zwischen den Substraten und dem Träger ausgeglichen werden und die Diffu- sionslötschichten 16 und 17 sorgen dafür, dass eine tempera- turstabile Verbindung zu den Substraten auch bei hohen Be- triebstemperaturen eines elektronischen Leistungsbauteils er- halten bleiben.

Die Figuren 2 bis 4 zeigen die stufenweise Herstellung von Diffusionslötverbindungen auf einem Träger 12, wie ihn Figur 1 zeigt.

Eine erste Stufe dieses Herstellungsverfahrens wird in Figur 2 gezeigt, die einen schematischen Querschnitt durch einen Träger 12 zeigt, der auf seiner Unterseite 2 eine erste Dif- fusionslöt-Legierung 14 und auf seiner Oberseite 6 eine zwei- te Diffusionslöt-Legierung 15 aufweist. Zwischen den Diffusi- onslöt-Legierungen 14 und 15 und dem Träger 12 ist eine Puf- ferschicht 18 angeordnet, die auf der Unterseite des Trägers aus Silber oder Kupfer aufgebaut ist und auf der Oberseite des Trägers eine Kupferschicht aufweist. Ferner sind zum Schutz des Halbleitermaterials des Trägers 12 auf den Seiten

eine Schichtfolge aufgebracht aus Aluminium und Titan, wobei das Aluminium einen guten Kontakt zum Halbleitermaterial her- stellt und das Titan als Diffusionssperre für das Material der Pufferschichten dient, damit diese weder mit dem Alumini- um noch mit dem Halbleitermaterial reagieren. Ein derartig präparierter Träger 12 kann dann auf ein erstes Substrat 4 abgesetzt werden und in einem Diffusionslötprozess mit der Unterseite 2 des Trägers 12 verbunden werden.

Figur 3 zeigt einen schematischen Querschnitt des Trägers 12 der Figur 2 nach einem ersten Diffusionslöten des Trägers 12 auf das erste Substrat 4 bzw. 8 bei einer Schmelztemperatur von über 280°C. Diese Schmelztemperatur 280°C ist erforder- lich, da die Diffusionslöt-Legierung 14 Au-xSn mit 10 Gew. % < x < 30 Gew. % aufweist. Die bei dieser ersten Schmelztempera- tur von 280°C entstehenden intermetallischen Phasen weisen Ag3Sn mit einem Schmelzpunkt von 480°C und Ag5Sn mit einem Schmelzpunkt von 724°C auf. Aufgrund der hohen ersten Schmelztemperatur von 280°C ist der Zeitaufwand für das Dif- fusionslöten wesentlich geringer als bei Diffusionslöt- Legierungen mit niedrigen ersten Schmelztemperaturen unter 50°C.

Bei der Bildung von intermetallischen Phasen in der Diffusi- onslötverbindung 16 kann ein Teil der Pufferschicht 1 aus Silber als Reaktionspartner für die intermetallischen Phasen verbraucht werden, was in der Figur 3 durch eine geringere Dicke der Pufferschicht 18 gegenüber der Pufferschicht 18 in Figur 2 gezeigt wird.

Figur 4 zeigt einen schematischen Querschnitt des Trägers 12 gemäß Figur 3 vor dem Aufbringen eines zweiten Substrats 5 beziehungsweise 10 auf die Oberseite 3 des Trägers 12. Dieses

zweite Substrat kann aus Flachleitern bestehen, die auf Kon- taktflächen einer Halbleiterchipoberseite aufzubringen sind.

Der Träger 12 weist somit ein Halbleitermaterial auf, das zu- nächst durch eine Aluminiumschicht 20 mit niedrigem Ober- gangswiderstand zum Halbleiterchipmaterial ausgestattet ist, und darauf ist eine diffusionshemmende Titanschicht 21 ange- ordnet. An diese Schichtfolge 19 schließt sich eine Puffer- schicht 18 an, die auf der Oberseite 3 des Trägers 12 aus Kupfer besteht. Dieses Kupfer ist abgestimmt auf die Diffusi- onslöt-Legierung 15 aus Au-yGe mit 7 Gew. % < y < 20 Gew. % Rest Au, so dass sich intermetallische Phasen aus Kupfer und Germanium bei der zweiten Schmelztemperatur von über 361°C bilden. Der Schmelzpunkt der intermetallischen Phasen aus Cu3Ge und Cu5Ge liegen bei 614°C beziehungsweise 743°C. Vor einem Diffusionslöten wird das zweite Substrat 5 auf die zweite Diffusionslöt-Legierung 15 gepresst und bei der ent- sprechenden Löttemperatur von über 361°C entsteht eine Diffu- sionslötverbindung, wie sie in Figur 5 gezeigt wird.

Figur 5 zeigt einen schematischen Querschnitt des Trägers 12 gemäß Figur 4 nach erfolgtem Diffusionslöten des zweiten Sub- strats 5 auf die Oberseite 3 des Trägers 12. Diese hohe Schmelztemperatur von über 361°C ermöglicht eine kurzzeitige Diffusionslötung, ohne dass die Diffusionslötung 16 auf der Unterseite des Trägers 12 beschädigt wird, zumal die Schmelz- temperaturen der dort ausgebildeten intermetallischen Phasen größer als 400°C sind.