【발명의 명칭】

실리콘 기판의 표면 박리 방법

【기술분야】

본 발명은 실리콘 기판의 표면 박리 방법에 관한 것으로， 보다 상세하게는 습식 증착 공정을 기반으로 실리콘 기판의 표면을 균일하게 박리할 수 있는 실리콘 기판의 표면 박리 방법에 관한 것이다.

【배경기술】

일반적으로 실리콘으로 대표되는 반도체 재료는 전자제품에 필수적으로 사용되며， 최근에는 태양광발전에서 중요한 역할을 하기 때문에 그 사용량이 계속 증가하고 있다.

이러한 반도체 재료가 적용된 반도체 소자는 뛰어난 성능을 가지는 단결정 (single -crystal) 물질을 사용하는 것에서 시작하였으나， 반도체 재료 특히 실리콘의 가격이 오르면서 재료 ti)용이 상당한 부분을 차지하고 있다. 대표적으로 태양광 발전을 살펴보면， 단결정의 결정질 실리콘을 재료로 하는 결정질 실리콘 태양전지가 뛰어난 성능을 기반으로 초기부터 지속적으로 발전하고 사용되어 왔으나， 단결정 실리콘 기판의 재료비용이 증가하는 문제로 인하여 비정질 형태의 박막 실리콘 태양전지 또는 비정질 박막을 결정화한 다결정질 (poly-crystal) 형태의 실리콘 태양전지에 대한 연구가 활발하게 진행되고 있다.

단결정 실리콘 반도체 재료는 단결정의 잉곳을 제조하고 이를 얇게 커팅 (cutting)한 웨이퍼 형태로 사용하지만， 커팅에 의한 두께에 한계가 있기 때문에 비정질 박막을 형성하는 경우에 비하여 재료비용이 높을 수밖에 없다.

따라서 결정질의 실리콘 소재를 얇게 박리하여 이용함으로써 재료비용을 낮추려는 노력이 계속되어'왔다.

일반적으로 실리콘 기판을 박리시키는 방법으로 스마트컷 (SmartCut) 방법을 이용하였는데， 이는 실리콘 기판의 표면에 이온 주입법 (ion implantation)을 수행하여 박리시키는 방법이다.

하지만 스마트컷 방법은 고가의 이온 주입법을 이용하여 공정비용이 높을 뿐만 아니라， 고온 상태에서 진행되기 때문에 실리콘의 취성이 약화되어 박리를 위한 스트레스가 많이 필요하고 실리콘에 불순물이 확산될 가능성이 높아 실리콘 박막의 품질이 나빠지는 문제점이 있었다.

또한 스마트 ¾ 방법보다 낮은 비용으로 실리콘 기판을 박리하는 기술로서 슬림컷 (SlimCut) 방법이 이용되었는테， 이는 실리콘 기판의 표면에 열팽창계수에 차이가 많이 나는 금속올 증착하고， 고온으로 가열한 뒤에 넁각시켜 열팽창계수의 차이에 의하여 실리콘 기판에 스트레스를 가함으로써 실리콘 기판을 박리하는 방법이다.

하지만 슬림컷 방법은 냉각에 의하여 저온에서 스트레스를 가하기 때문에 고온의 경우에 비하여 낮은 스트레스를 이용하여 박리가 가능하지만， 넁각에 앞서 고온으로 올리는 단계에서 실리콘에 불순물이 확산될 가능성이 높아 실리콘 박막의 품질이 나빠지는 문제점이 있었다.

최근에는 전해 증착 시에 발생하는 응력을 이용하여 실리콘의 표면을 박리하는 새로운 기술이 개발되었다.

【발명의 상세한 설명】

【기술적 과제】

본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로， 연속적인 습식 증착 공정으로 공정효율을 향상시킬 뿐만 아니라 저온에서 실리콘 박막의 박리가 가능함으로써 고품질의 균일한 실리콘 박막을 얻을 수 있는 실리콘 기판의 표면 박리 방법을 제공하는데 있다.

【과제 해결 수단】

상기 목적을 달성하기 위한 본 발명의 실리콘 기판의 표면 박리 방법은， 실리콘 기판 표면에 무전해 증착 방식으로 금속 시드층을 형성하는 단계; 상기 시드층 위에 전해 증착 방식으로 금속 스트레스층을 형성하는 단계; 및 상기 스트레스충에 잔류하 ¾ 전해 증착 웅력에 의해 상기 실리콘 기판의 표면을 박리하는 단계를 포함한다.

금속 시드층을 형성하는 단계 전에 실리콘 기판 표면에 나노 포어를 형성하는 단계를 더 포함할 수 있으며， 실리콘 기판 표면에 나노 포어를 형성하면， 시드층과 ^' 실리콘 기판 사이의 접착력이 향상되어 무전해 증착 방식으로 금속 시드층을 형성하여 실리콘 기판의 박리를 수행할 수 있다. 이때, 나노 포어는 실리콘 기판 표면에 은 입자를 부착한 다음 불산 및 과산화수소를 포함하는 혼산 용액에 침지하여 형성시킬 수 있다. 은 입자가 촉매로 작용하여 은 입자가 부착된 부분만 식각되면서 나노 포어가 형성된다.

무전해 증착은 NiSO ₄ '6H ₂ 0, Na ₃ C ₆ H ₅ 0그 2H ₂ 0, (CH ₃ ) ₂ NHBH ₃ 및 H ₃ B0 ₃ 를 포함하는 도금욕을 이용하는 것이 바람직하다.

스트레스층을 형성하기 전에， 시드층 위에 금속 버퍼층을 형성한 다음 버퍼층 위에 스트레스층을 형성하는 것이 좋으며, 이때， 버퍼층에 잔류하는 전해 증착 응력이 스트레스층에 잔류하는 전해 증착 웅력보다 작은 경우에 박리과정에서의 실리콘 손상을 방지할 수 있다. 이러한 버퍼층은 두께가 5//m 이하인 것이 바람직하고， 이보다 두꺼운 경우에는 스트레스층의 응력을 과도하게 해소하여 박리가 어려워진다.

전해 증착 공정은 NiCl ₂ 및 Na ₃ C ₆ H ₅ 0 ₇ 를 포함하는 도금욕을 이용하는 것이 바람직하다.

상기 목적을 달성하기 위한 본 발명의 다른 실리콘 기판의 표면 박리 방법은, 결정질 실리콘 기판꾀 표면에 전해 증착 웅력이 잔류하는 자성 재질의 스트레스층을 전해 증착 공정으로 형성하는 단계; 및 상기 스트레스층에 잔류하는 전해 증착 응력에 의해 상기 결정질 실리콘 기판의 표면을 박리하는 단계를 포함하며， 상기 결정질 실리콘 기판의 표면을 박리하는 단계에서 자석을 사용하여 상기 스트레스층에 힘을 가하는 것을 특징으로 한다. 자석을 이용하면 박리 과정에서의 힘이 한 곳에 집중되는 것을 방지하여 박리과정에서의 실리콘 손상을 막을 수 있으며 , 자석에 곡면이 형성된 경우에 더욱 그러하다. 또한， 전자석을 사용하면 자력의 세기를 조절할 수 있을 뿐만 아니라, 박리 이후에 자력을 제거하여 박리된 실리콘의 회수에 유리하다.

스트레스층 위에 버퍼층을 형성하여 박리과정에서의 실리콘 손상을 방지할 수 있으며， 비자성 재질 버퍼층을 통해서 더욱 뛰어난 손상 방지 효과를 얻을 수 있다.

스트레스층을 형성하하기 전에， 실리콘 기판의 표면에 전해 증착 공정을 위한 시드층을 형성하는 단계를 더 포함할 수 있으며， 전해 증착 공정이 용이해진다.

전해 증착 공정은 NiCl ₂ 와 H ₃ B0 ₃ 및 H ₃ P0 ₃ 를 포함하여 구성된 도금욕을 사용하는 것이 바람직하다.

스트레스층은 Ni, Co, Fe 중에 하나의 금속 또는 이들의 합금 재질인 것인 경우에 박리를 위한 웅력이 형성된 스트레스층을 형성할 수 있다. 그리고 스트레스층을 형성하는 전해 증착 공정에 사용되는 도금욕에 첨가물을 첨가하여 스트레스층에 잔류하는 전해 증착 응력을 조절할 수 있으며， 전해 증착 공정의 전류밀도를 조절하여 스트레스층에 잔류하는 전해 증착 응력을 조절할 수도 있다.

【발명의 효과】 ^'

본 발명은 무전해 증착 방식으로 시드층을 형성하고， 전해 증착 방식으로 스트레스충올 형성함으로써 연속적인 습식 공정을 통해 실리콘 기판 박리 공정의 효율성을 향상시키는 효과를 갖는다.

또한 본 발명은 실리콘 기판의 표면에 나노 포어를 형성함으로써 그 위에 형성되는 시드층이 나노 로드 구조를 가지게 되어 실리콘 기판과 시드층 사이의 접착력이 향상되는 효과를 갖는다.

본 발명은， 자성 재질의 스트레스층에 잔류하는 전해 증착 응력을 이용하여 실리콘의 표면을 박리하되 자석을 이용함으로써， 더 쉽고 안전하게 실리콘을 박리하여 실리콘 박막을 제조할 수 있는 효과가 있다.

【도면의 간단한 설명】

도 1은 본 발명의 일 실시예에 따른 실리콘 기판의 표면 박리 방법을 나타내는 모식도이다.

도 2는 실리콘 기판 표면에 은 (Ag) 입자를 부착한 다음 불산 및 과산화수소를 포함하는 흔산 용액에 침지하여 형성된 나노 포어가 형성된 실리콘 기판을 상부에서 바라본 SEM 이미지이다.

도 3은 도 2의 나노 포어가 형성된 실리콘 기판의 단면 SEM 이미지이다. 도 4는 도 2의 실리콘 기판에'무전해 증착 방식으로 니켈 시드층을 형성한 실리콘 기판의 사진이다.

도 5는 도 4의 실리콘 기판에 전해 증착 방식으로 니켈 버퍼층 맟 니켈 스트레스층을 형성하여 실리콘 기판이 박리된 실리콘 박막을 나타내는 사진이다.

도 6은 도 5의 박리된 실리콘 박막의 단면 SEM 이미지이다 도 7과 도 8은 본 발명의 다른 실시예에 따른 실리콘 기판의 표면 박리 방법을 적용한 모습을 나 나타내는 모식도이다.

도 9는 본 실시예의 스트레스층과 자석 사이의 거리에 따른 자력을 측정한 결과이다.

도 10은 폴리머 재질의 버퍼층과 자석 사이의 거리에 따른 자력을 측정한 결과이다.

【발명의 실시를 위한 형태】

이하에 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명할 것이다. 다음에서 설명되는 실시예들은 여러 가지 다양한 형태로 변형할 수 있으며, 본 발명의 범위가 이하의 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 분야의 통상의 지식을 가진 자에게 발명의 기술적 사상을 명확히 전달하기 위하여 제공되는 것이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 실리콘 기판의 표면 박리 방법은 실리콘 기판 ( 100) 표면에 시드층 (200 )을 형성하고, 시드층 (200) 위에 버퍼층 (300 )을 형성하고， 버퍼층 ( 300 ) 위에 스트레스층 (400)을 형성하면 스트레스층 (400)에 잔류하는 전해 증착 응력에 의해 실리콘 기판 ( 100 )의 표면이 박리된다.

본 발명의 실리콘 기판의 표면 박리 방법은 실리콘 기판 ( 100 )에 별도의 처리 없이 실리콘 기판 ( 100)의 표면에 직접 시드층 (200)을 형성할 수 있으나, 실리콘 기판 ( 100)과 ᅵ드층 (200 ) 사이의 접착력을 보다 향상시키기 위하여 실리콘 기판 ( 100) 표면에 나노 포어 (nano— pore)를 형성하는 것이 바람직하다.

이는 종래의 실리콘 기판의 표면 박리를 위한 시드층은 물리적 증기 증착법 (Physical Vapor Deposition, PVD)의 건식 공정에 의하여 형성되어 실리콘 기판의 표면에 별도의 나노 포어를 형성하지 않아도 무방하였으나， 본 발명의 시드층 (200)은 후술하는 바와 같이 무전해 증착 (Electroiess Deposition)인 습식 공정에 의하여 형성되기 때문이다.

시드층 (200)은 실리콘 기판 ( 100 )과 스트레스층 (400) 사이의 접착력을 향상시키는 역할을 하며， 무전해 증착 방식으로 형성되는 것이 바람직하다. 무전해 증착이란 전기를 사용하지 않고 화학 반응을 통해 증착하는 방식으로， 도금욕에 포함된 금속이온이 전자를 받아서 환원되어 도금되는 물체의 표면에 달라붙는 원리를 이용하여 증착된다.

또한 시드층 (200)은 실리콘 기판 ( 100)에 형성된 나노 포어에 충진되어 나노 로드 (nano-rod) 구조로 형성됨으로써 접착력이 향상되어 실리콘 기판 ( 100)으로부터 쉽게 박리되지 않는 효과를 갖는다.

스트레스층 (400)은 시드층 (200) 위에 전해 증착 (Electro Deposition) 방식으로 형성되는 것이 바람직하며ᅳ 전해 증착이란 용액 중에 전극판을 배치하고 직류전압을 가함으로써 전기 분해에 의해서 석출된 물질올 전극의 표면에 부착시키는 방식으로， 음극에 위치한 물질에 금속을 코팅하는 전기 도금은 전해 증착의 하나의 종류이다.

스트레스층 (400)은 전해 증착 과정에서 스트레스층 (400)의 내부에 전해 증착 웅력이 형성되며， 이 때 스트레스층 (400)에 잔류하는 전해 증착 웅력이 실리콘 기판 (100)에 가해짐으로써 실리콘 기판 (100)으로부터 실리콘 박막이 박리될 수 있다.

스트레스층 (400)은 시드층 (200)의 표면에 직접 형성될 수 있으나, 스트레스층 (400)에 잔류하는 전해 증 ^" 웅력이 과도한 경우에는 높은 전해 증착 응력이 실리콘 기판 (100)에 가해져 실리콘 기판 (100)으로부터 박리되는 실리콘 박막이 여러 조각으로 깨질 수 있다. 따라서 균일한 형태의 실리콘 박막을 얻기 위하여 시드층 (200)과 스트레스층 (400) 사이에 스트레스층 (400)의 과도한 전해 증착 응력을 완충하는 역할을 수행하는 버퍼층 (300)을 형성하는 것이 바람직하다.

버퍼층 (300)은 스트레스층 (400)과 마찬가지로 전해 증착 방식으로 형성되는 것이 ： 바람직하며, 시드층 (200), 버퍼층 (300) 및 스트레스층 (400)은 모두 습식 공정에 의해 형성됨으로써 연속적인 공정올 통해 실리콘 기판 박리 공정의 효율성을 향상시키는 효과를 갖는다.

본 발명은 버퍼층 (300)의 두께를 조절함으로써 스트레스층 (400)에 잔류하는 전해 증착 응력이 실리콘 기관 (100)에 가해지는 깊이를 조절할 수 있으며, 스트레스층 (400)에 잔류하는 전해 증착 웅력이 실리콘 기판 (100)에 가해지는 깊이를 조절함으로써 실리콘 기판 (100)으로부터 박리되는 실리콘 박막의 두께를 조절할 수 있다.

다만， 버퍼층 (300)의 두께는 5 이하인 것이 바람직하며， 버퍼층 (300)의 두께가 5/m를 초과하는 경우에는 버퍼층 (300)의 두께가 두꺼워 스트레스층 (400)에 잔류하는 전해 증착 응력이 실리콘 기판 (100)에 가해지기 않아 실리콘 기판 (100)을 박리하는 것이 어려울 수 있다. 본 발명의 시드층 (200)， 버퍼층 (300) 및 스트레스층 (400)에 적용할 수 있는 금속은 니켈 (Ni), 코발트 (Co) 또는 철 (Fe) 중 어느 하나인 것이 바람직하며, 이에 한정되지 않고 이들의 합금 또는 상기 니켈， 코발트 또는 철 중 어느 하나의 금속에 인 (P) 등과 같은 불순물을 첨가한 물질을 이용할 수 있다.

이하 도 2 내지 도 6을 참고로 상기한 구체적인 실시예를 상세하게 설명한다.

실리콘 기판에 나노포어 형성 '

4X4cm ^! 면적의 실리콘 기판에 ImM의 질산은 (AgNos) 및 0.15M의 불산 (HF)를 이용하여 실리콘 기판의 표면에 은 (Ag) 입자를 부착한 다음, 표면에 은 (Ag) 입자가 부착된 실리콘 기판을 상온 (25 ^° C )에서 5M 불산 (HF)과 4M의 과산화수소 ( 0 ₂ )를 흔합한 흔산 용액에 침지함으로써 나노 포어가 형성된 실리콘 기판을 제작하였다.

도 2 내지 도 3을 참조하면， 실리콘 기판에 두께 방향으로 나노 포어가 형성된 것올, 알 수 있으며， 또한 상기 나노 포어는 상기 실리콘 기판에 균일하게 분포되어 있는 것을 알 수 있다.

나노포어가 형성된 실리콘 기판에 니켈시드층 형성

나노 포어가 형성된 실리콘 기판에 황산니켈 6수화물 (NiSO 6H ₂ 0) 0.1 mol/dm ³ , 구연산나트륨 수화물 (sodium citrate dihydrate, Na ₃ C ₆ H507-2H20 ) 0.2 mol/dm ³ , 디메틸아민보란 (DMAB, (CH ₃ ) ₂ NHBH ₃ ) 0.05 mol/dm ³ 및 붕산 (boric acid, H3BO3) 0.5 mol/dm ³ 를 포함하는 pH 7.0의 도금욕을 이용하였으며， 70 ^° C의 온도에서 700초 (s)간 무전해 증착하여 약 0.5 ΛΠ 두께의 니켈 시드층을 형성하였다.

도 4를 참조하면， 니켈 시드층이 실리콘 기판으로부터 박리되지 않고 균일하게 형성되어 있는 것을 알 수 있다.

니켈 시드층이 형성된 실리콘 기판에 니켈 버퍼층 및 니켈 스트레스층 형성 니켈 버퍼층 형성은 와트욕 (Watt bath)을 이용하였으며， 실리콘 기판에 1M의 황산니켈 (NiSG ), 0.45M의 염화니켈 (NiCl ₂ ) 및 0.5M의 붕산 (Boric acid)을 포함하는 도금욕을 이용하여 50mA/crf의 전류밀도, pH 4.0 및 25 ^° C 조건에서 20분간 전해 증착하여 약 5卿 두께의 니켈 버퍼층을 형성하였다.

니켈 버퍼층을 형성한 다음, 1M의 염화니켈 (NiCl ₂ ) 및 0.1M의 구연산 나트륨 (sodium citrate, Na ₃ C ₆ ¾ ₅ 0 ₇ )을 포함하는 도금욕을 이용하여 lOmA/cn의 전류밀도, pH 4.0 및 25 ^° C 조건에서 60분간 전해 증착하여 약 두께의 니켈 스트레스층을 형성하였다.

도 5를 참조하면 니켈 시드층이 형성된 실리콘 기판에 전해 증착 방식으로 차례로 니켈 버퍼층 및 니켈 스트레스층을 형성하게 되면 니켈 스트레스층에 잔류하는 전해 증착 웅력에 의해 별도의 열처리 없이도 실리콘 박막이 실리콘 기판으로부터 박리되는 것을 알 수 있다.

박리된 실리콘박막분석

도 6을 참조하면, 실리콘 기판에 니켈 스트레스층을 약 18 전해 증착하였을 때 약 46 두께의 실리콘 박막이 실리콘 기판으로부터 박리되는 것을 알 수 있으며, 실리콘 기판으로부터 실리콘 박막을 박리시에 고온의 열처리를 하지 않아 불순물 impurity)이 적어 고품질의 실리콘 박막을 획득할 수 있음을 알 수 있다. 도 7과 도 8은 본 발명의 다른 실시예에 따른 실리콘 기판의 표면 박리 방법을 적용한 모습을 나타내는 모식도이다.

먼저， 실리콘 기판 (100)의 표면에 전해 증착 웅력이 잔류하는 스트레스층 (400)을 전해 증착한다. 스트레스층 (400)에 잔류하는 전해 증착 응력은 다양한 조건에 의해서 조절이 가능하며， 전해 증착을 수행하는 도금욕에 첨가물을 추가하여 스트레스층 (400)의 조성을 변경하는 방법으로도 조절이 가능하다. 본 실시예에서는 Ni재질의 스트레스층 (400)을 형성하되， 전해 증착 응력을 높이기 위하여 P가 첨가된 Ni층을 형성하였고， 이를 위하여 NiCl ₂ 와 H ₃ B0 ₃ 및 H ₃ P0 ₃ 를 포함하여 구성되는 도금욕을 사용하였다.

전해 중착 (electrodeposition)은 용액 중에 전극판을 배치하고 직류전압을 가함으로써 전기 분해에 의해서 석출된 물질을 전극의 표면에 부착시키는 것이며, 음극에 위치한 물칠에 금속을 코팅하는 전기도금은 전해 증착의 하나이다.

일반적으로 전해 증착된 금속층에는 전해 증착 응력이 잔류하며, 전해 증착 자체를 목적으로 하는 경우에는 도금욕을 조절하여 전해 증착 응력을 줄이거나 열처리를 통해서 전해 증착 웅력을 해소하고 있다. 반면에， 본 실시예는 결정질 실리콘 기판의 표면을 박리하는 힘으로써， 전해 증착된 전해 증착층에 잔류하는 전해 증착 웅력을 이용하며, 이를 위하여 실리콘 기판의 표면에 스트러)스층 (400)을 전해 증착한다.

다만, 실리콘 기판의 표면에 형성된 스트레스층 (400)에 잔류하는 전해 증착 응력이 너무 강하면 박리 과정에서 실리콘 박막이 파괴되는 단점이 있고， 전해 증착 웅력이 너무 약하면 실리콘을 박리하는 힘이 너무 약한 단점이 있다. 또한, 박리가 시작된 실리콘 박막이 매우 얇기 때문에 이를 실리콘 기판에서 완전히 떼어내기 위한 힘을 가하기가 힘들다는 문제가 있다.

이러한 어려움을 해결하기 위하여， 본 실시예서는 원통형의 전자석 (500)을 이용한다. 본 실시예의 스트레스층 (400)은 자성 재료인 Ni 재질이므로, 전자석 (500)의 자력을 이용하여 스트레스층 (400)에 힘을 가할 수 있다. .

도 9는 본 실시예의 스트레스층과 자석 사이의 거리에 따른 자력을 측정한 결과이다.

스트레스층과 자석의 사이에 다른 물질을 배치하지 않은 상태에서 자력을 측정한 결과， 0~5cm까지의 간격을 이동하는 동안에 자력이 550mT에서 22mT까지 급격하게 변하였다.

도 10은 폴리머 재질의 버퍼층과 자석 사이의 거리에 따른 자력을 측정한 결과이다.

스트레스층의 표면에 비자성 재료인 폴리머 재질의 버퍼층을 형성한 뒤에 자력을 측정한 결과， 0~5(：111까 의 거리를 이동하는 동안에 자력이 크게 변화하기는 하였지만 앞선 경우보다 그 폭이 감소하였고， 비자성 재질의 버퍼층을 이용하여 자력을 조절할 수 있는 것을 확인하였다.

또한， 스트레스층의 위에 버퍼층을 형성하여 스트레스층의 응력을 조절함으로써， 박리된 실리콘 박막이 파손되는 문제를 해결할 수 있다. 이상의 결과를 통해서， 본 실시예에서는 스트레스층 (400) 위에 비자성 재료 재질의 버퍼층 (300 )을 형성하고， 그 위에서 원통형의 전자석 (500)을 부착하였다. 그리고 원통형의 전자석 (500)을 회전하여 이동시킴으로써， 전자석 (500)의 곡면을 따라서 실리콘 기판의 표면을 박리한다. 한편， 자력에 의해서 스트레스층을 부착하는 것이므로， 전자석이 아닌 영구자석을 이용할 수도 있으나， 본 실시예에서는 부착된 스트레스층을 분라할 때 용이하고 자력을 조절할 수 있는 전자석을 이용하였다. 또한 원통형의 자석을 사용하는 것이 필수적인 것은 아니지만， 자석에 곡면이 형성된 경우에 박리된 실리콘 박막을 실리콘 기판에 분리할 때에 용이하다. 이상 본 발명을 바람직한 실시예를 통하여 설명하였는데， 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과하며， 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며， 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.