Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
METHOD FOR PRODUCING A MICROELECTROMECHANICAL DEVICE AND MICROELECTROMECHANICAL DEVICE
Document Type and Number:
WIPO Patent Application WO/2011/117181
Kind Code:
A2
Abstract:
The invention relates to a method for producing a microelectromechanical device in a material substrate suitable for producing integrated electronic components, in particular a semiconductor substrate, wherein a material substrate (12, 14, 16) is provided on which at least one surface structure (26) is to be formed during production of the device. An electronic component (30) is formed in the material substrate (12, 14, 16) using process steps of a conventional method for producing integrated electronic components. A device component (44) defining the position of the electronic component (30) and/or required for the function of the electronic component (30) is selectively formed on the material substrate (12, 14, 16) from an etching stop material acting as an etching stop in case of etching of the material substrate (12, 14, 16) and/or in case of etching of a material layer (52) disposed on the material substrate (12, 14, 16). When the device component (44) of the electronic component (30) is implemented, a boundary region (48) is also formed on the material substrate (12, 14, 16) along at least a partial section of an edge of the surface structure (26), wherein said boundary region bounds said partial section. The material substrate (12, 14, 16) thus implemented is selectively etched for forming the surface structure (26), in that the edge of the bounding region (48) defines the position of the surface structure (26) to be implemented on the material substrate (12, 14, 16).

Inventors:
TEN-HAVE ARND (DE)
Application Number:
PCT/EP2011/054220
Publication Date:
September 29, 2011
Filing Date:
March 21, 2011
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
ELMOS SEMICONDUCTOR AG (DE)
TEN-HAVE ARND (DE)
International Classes:
B81C1/00
Foreign References:
US20050287760A12005-12-29
DE102008035055B32009-12-17
Other References:
None
Attorney, Agent or Firm:
VON KREISLER SELTING WERNER (DE)
Download PDF:
Claims:
ANSPRÜCHE

1. Verfahren zur Herstellung einer mikroelektromechanischen Vorrichtung in einem für die Herstellung integrierter elektronischer Bauteile geeigneten Materialsubstrat, insbesondere Halbleitersubstrat, wobei bei dem Verfahren

ein Materialsubstrat (12,14, 16) bereitgestellt wird, auf dem während der Herstellung der Vorrichtung mindestens eine Oberflächenstruktur (26) auszubilden ist,

in dem Materialsubstrat (12,14, 16) unter Verwendung von Prozessschritten eines herkömmlichen Verfahrens zur Herstellung integrierter elektronischer Bauteile mindestens ein elektronisches Bauteil (30) ausgebildet wird,

auf dem Materialsubstrat (12,14,16) selektiv eine die Lage des elektronischen Bauteils (30) definierende und/oder für die Funktion des elektronischen Bauteils (30) erforderliche Bauteilkomponente (44) aus einem im Falle eines Ätzens des Materialsubstrats (12,14,16) und/oder im Falle eines Ätzens einer auf dem Materialsubstrat (12,14,16) angeordneten Materialschicht (52) jeweils als Ätzstopp wirkendes erstes Ätzstopp-Material ausgebildet wird,

aus diesem Ätzstopp-Material bei Ausbildung der Bauteilkomponente (44) des elektronischen Bauteils (30) auch auf dem Materialsubstrat ( 12,14,16) längs zumindest eines Teilabschnitts eines Randes der Oberflächenstruktur (26) ein diesen Teilabschnitt begrenzendes Begrenzungsgebiet (48) ausgebildet wird, und

das so ausgebildete Materialsubstrat ( 12,14,16) zur Bildung der Oberflächenstruktur (26) selektiv geätzt wird, indem ein Rand des Begrenzungsgebiets (48) die Position der auszubildenden Oberflächenstruktur (26) auf dem Materialsubstrat (12,14,16) definiert.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf dem Mate- rialsubstrat ( 12, 14,16) eine Materialschicht (52) aufgebracht wird, in die in Vorbereitung der Ausbildung der Oberflächenstruktur (26) eine mit einem Rand oder Randabschnitt der Oberflächenstruktur (26) fluchtende Öffnung (60) insbesondere durch Ätzen eingebracht wird, und dass durch die Öffnung (60) der Materialschicht (52) hindurch in dem durch das Begrenzungsgebiet (48) begrenzten Bereich des Materiaisubstrats (12,14,16) auf diesem der Rand oder der Randabschnitt der Oberflächenstruktur (26) geätzt wird,

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass bei im Wesentlichen gleichen Materialien für das Materialsubstrat (12,14,16) und das erste Atzstopp-Material unterhalb des die Lage eines Randes oder Randabschnitts der Oberflächenstruktur (26) definierenden Begrenzungsgebiets (48) auf dem Materialsubstrat ( 12, 14,16) ein zweites Ätzstopp- Material (46) ausgebildet wird, auf dem das Begrenzungsgebiet (48) zumindest teilweise ausgebildet ist, wobei dieses zweite Ätzstopp-Materia! (46) bei einem Ätzvorgang zum Ätzen des Randes oder Randabschnitts der Oberflächenstruktur (26) in das Materialsubstrat (12,14,16) weggeätzt wird, und zwar mit einer kleineren Rate als derjenigen, mit der das Materialsubstrat (12,14,16) geätzt wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Materialsubstrat (12,14,16) ein einkristallines Silizium und das erste Atzstopp- Material polykristaflines Silizium ist und dass das zweite Ätzstopp-Material (46) Siliziumoxid ist,

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Materialsubstrat (12, 14,16) eine Unter- und eine Oberseite (20,24) aufweist, dass die Oberflächenstruktur (26) mindestens eine Vertiefung aufweist, die in der Oberseite (24) des Materialsubstrats ( 12,14,16) ausgebildet wird, und dass in die Unterseite (20) des Materialsubstrats (12,14,16) insbesondere durch Ätzen eine Kammer (18) ausgebildet wird, wobei die mindestens eine Vertiefung der Oberflächenstruktur (26) innerhalb des die Kammer (18) überspannenden Bereichs (22) des Materia!substrats ( 12,14, 16) angeordnet wird,

6. Mikroelektromechanische Vorrichtung mit

einem Substrat (12, 14,16) mit einer Oberseite (24) und einer Unterseite (20),

mindestens einem in dem Substrat (12, 14,16) integrierten elektronischen Bauteil (30), das eine die Lage des Bauteils (30) definierende und/oder für dessen Funktion erforderliche Bauteilkomponente (44) aus einem ersten Material aufweist, und

mindestens einer in und/oder auf der Oberseite (24) des Substrats ( 12,14,16) ausgebildeten Oberflächenstruktur (26) mit einem Begrenzungsrand oder einem Begrenzungsrandabschnitt,

wobei auf der Oberseite (24) und/oder im oberseitennahen Bereich des Substrats (12,14, 16) längs des Begrenzungsrandes oder des Begrenzungsrandabschnitts der Oberflächenstruktur (26) in dem Substrat (12,14,16) ein den Begrenzungsrand oder Begrenzungsrandabschnitt der Oberflächenstruktur (26) lateral definierendes Begrenzungsgebiet (48) aus dem ersten Material ausgebildet ist.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass das elektronische Bauteil (30) ein Transistor mit einem Gate und die Bauteiikompo- nente (44) das Gate des Transistors ist oder dass das elektronische Bauteil (30) ein Widerstand und die Bauteilkomponente eine Widerstands- schicht des Widerstandes ist.

8. Vorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass das erste Material elektrisch leitend ist und insbesondere polykristallines Silizium aufweist und dass sich längs des Begrenzungsrandes der Oberflächenstruktur (26) in dem Substrat ( 12,14,16) ein weiteres Gebiet (46) aus einem zweiten Material erstreckt, das elektrisch isolierend ist und insbesondere Siliziumoxid aufweist und auf dem das erste Material angeordnet ist.

9. Vorrichtung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Oberflächenstruktur (26) mindestens eine Vertiefung aufweist, dass an der Unterseite (20) des Substrats (12,14,16) eine Kammer (18) ausgebildet ist und dass die mindestens eine Vertiefung der Oberflächenstruktur (26) innerhalb eines die Kammer (18) überspannenden Bereichs (22) des Substrats (12, 14,16) angeordnet ist.

Description:
Verfahren zur Herstellung einer mikroelektromechanischen

Vorrichtuno und mikroelektromechanische Vorrichtung

Die Erfindung betrifft eine mikroelektromechanische Vorrichtung sowie ein Verfahren zur Herstellung einer mikroelektromechanischen Vorrichtung.

Die Erfindung betrifft ganz allgemein eine zu herkömmlichen Halbleiterprozes- sen kompatible mikroelektromechanische Vorrichtung mit bezüglich in diese monolithisch integrierten mikroelektronischen Komponenten hochgenau justierten mikromechanischen Komponenten. Eine spezielle beispielhafte Ausprägung einer derartigen mikroelektromechanischen Vorrichtung ist ein mikromechanischer CMOS-Drucksensor mit niedriger Fertigungsstreuung.

Bei mikroelektromechanischen Vorrichtungen ist die exakte relative Positionierung von in einem Halbfeitersubstrat integrierten elektronischen Bauelementen, insbesondere piezo-resistiven Widerständen oder Transistoren, zu ebenfalls in dem Halbleitersubstrat integrierten mikromechanischen Strukturen für die ordnungsgemäße Funktion der Vorrichtung von großer Bedeutung. Derartige mikroelektromechanische Vorrichtungen weisen mikromechanische Bauelemente auf, deren Funktion beispielsweise durch mechanische Materialspannungen einerseits beabsichtigt, also konstruktiv bedingt, andererseits aber auch parasitär beeinflusst ist. Typischerweise werden die elektronischen sowie mikromechanischen Bauelemente in der Mikroelektromechanik planar durch Photolithographie hergestellt. Die mikromechanischen Bauelemente können beispielsweise allseitig eingespannte aber auch nicht allseitig eingespannte Platten, Membranen und Balken sowie auch komplexere Formen aufweisen. Als Beispiele für derartige mikromechanische Bauelemente können hier einseitig eingespannte Balken (Beams, Cantilever) für schwingende Systeme, Druckmembranen für Druck-Sensoren, oder zentral gelagerte Kreisscheiben für Oszillatoren genannt werden. Die mikromechanische Fertigung dieser mikromechanischen Bauelemente bzw. Strukturen ist bezogen auf die absoluten Dimensionen der mikromechanischen Bauelemente, die typischerweise im pm- oder maximal mm-Bereich liegen, mit wesentlich höheren relativen Fertigungstoieranzen behaftet als dies bei kon- ventionelier Nicht-Mikromechanik der Fall ist. Dabei ist bei der Gestaltung der Herstellungsprozesse besonders darauf Wert zu legen, dass die Auslegung und Fertigungsmethodik so gewählt wird, dass die sich ergebende Prozesskonstruktion hinsichtlich des Prozessresultats (nämlich der mikroelektromechani- schen Vorrichtung) robust auf die besagten unvermeidbaren Parameter- Schwankungen reagiert. Hierbei steht die Konstruktion der herzustellenden Vorrichtung Hand in Hand mit der Prozesskonstruktion; beide sind nicht vollständig trennbar.

Insbesondere für solche mikromechanischen Bauelemente, bei denen die Grö- ßen mechanischer Materialspannungen messtechnisch erfasst werden, der hierfür vorgesehene örtliche Bereich auftretender maximaler mechanischer Spannung jedoch nicht homogenisiert werden kann, gleichzeitig aber dennoch funktional oder parasitär von Bedeutung ist, ist die Lage der für mechanische Materialspannungen empfindlichen mikroelektronischen Bauteile gegenüber der Lage der den Materialspannungen ausgesetzten mikromechanischen Bauelemente so zu kontrollieren, dass keine relevanten Fertigungsschwankungen auftreten und somit auch keine relevanten Auswirkungen einer Fehljustage zwischen den mikroelektronischen und den mikromechanischen Bauelementen auftreten.

Eine Aufgabe der Erfindung ist es, die für die Funktionsweise mtkroelektro- mechanischer Vorrichtungen relevanten mikromechanischen Struktur- bzw. Bauelemente mit mikroelektronischen Struktur- bzw. Bauelementen durch eine Prozesskonstruktion so zu verkoppeln, dass durch Selbstjustage praktisch keine Justagefehier mehr auftreten können. Zur Lösung dieser Aufgabe wird mit der Erfindung ein Verfahren zur Herstellung einer mikroeiektromechanischen Vorrichtung in einem für die Herstellung integrierter elektronischer Bauteile geeigneten Materialsubstrat, insbesondere Halbieitersubstrat, vorgeschlagen, wobei bei dem Verfahren

- ein Materialsubstrat bereitgestellt wird, auf dem während der Herstellung der Vorrichtung mindestens eine Oberflächenstruktur auszubilden ist, in dem Materialsubstrat unter Verwendung von Prozessschritten eines herkömmlichen Verfahrens zur Herstellung integrierter elektronischer Bauteile mindestens ein elektronisches Bauteil ausgebildet wird,

- auf dem Materialsubstrat innerhalb des Aktivgebiets selektiv eine die Lage des elektronischen Bauteils definierende und/oder für die Funktion des elektronischen Bauteils erforderliche Bauteilkomponente aus einem im Falle eines Ätzens des Materialsubstrats und/oder im Falle eines Ätzens einer auf dem Materialsubstrat angeordneten Materiaischicht jeweils als Ätzstopp wirkendes erstes Ätzstopp-Material ausgebildet wird,

aus diesem Ätzstopp-Material bei Ausbildung der Bauteitkomponente des elektronischen Bauteils auch auf dem Materialsubstrat längs zumindest eines Teilabschnitts eines Randes der Oberflächenstruktur ein diesen Teilabschnitt begrenzendes Begrenzungsgebiet ausgebildet wird, und

- das so ausgebildete Materialsubstrat zur Bildung der Oberflächenstruktur selektiv geätzt wird, indem ein Rand des Begrenzungsgebiets die Position der auszubildenden Oberflächenstruktur auf dem Materialsubstrat definiert. Nach dem erfindungsgemäßen Verfahren werden in einem Materialsubstrat sowohl mikromechanische als auch mikroelektronische Bauteile integriert. Die mikromechanischen Bauteile sind dabei im Regelfall durch eine Oberflächenstruktur, die im Laufe des Herstellungsprozesses zwischenzeitlich oder auch dauerhaft entsteht, definiert. D.h., dass die hergestellte Vorrichtung nicht not- wendigerweise die Oberflächenstruktur aufweisen muss, sondern vielmehr die Struktur lediglich während der Herstellung gegeben sein muss. Die Oberflächenstruktur ist z.B. durch mindestens eine Kante definiert und kann min- bestens eine Vertiefung und/oder mindestens eine Erhöhung aufweisen. Im Falle einer Vertiefung bzw. Erhöhung kann bzw. können diese allseitig oder teilweise umschlossen bzw. im einfachsten Fall als Stufe ausgebildet sein. Bei einem Drucksensor mit einer allseitig eingespannten, eine Kammer überspan- nenden Membran sind die mikromechanischen Bauteile als sogenannte Race- Tracks ausgebildet, bei denen es sich um in das Materialsubstrat eingebrachte Vertiefungen handelt, um die Membran in ihrem kammerwandnahen Bereich zu verdünnen und damit flexibler zu gestalten. Diese Vertiefungen erstrecken sich längs des an die Kammerwand angrenzenden Bereichs der Membran, wo- bei zwischen mindestens zwei benachbarten Vertiefungen ein oder mehrere elektronische Bauteile zum Sensieren mechanischer Spannungen in der Membran angeordnet sind, welche wiederum bei einer Verformung der Membran infolge einer Druck- bzw. Kraftausübung auf die Membran entstehen. Die Erfindung ist aber auf den Anwendungsfall eines Drucksensors nicht be- schränkt.

Erfindungsgemäß wird für die Herstellung einer mikroe!ektromechanischen Vorrichtung ein P!anar-Halbleiterprozess mit Photoüthographie eingesetzt. Derartige Prozesse umfassen Prozessschritte, bei denen auf dem (zumeist Halb- leiter-)Substrat entweder Material abgeschieden wird, das anschließend strukturiert wird, oder aber Material direkt strukturiert abgeschieden wird. Die relative Lage (in x- und y-Richtung) der einzelnen "Materialinseln" einer derartigen strukturierten Materiaischicht ist prozessbedingt hochgenau. Erfindungsgemäß wird nun exakt diese Eigenschaft ausgenutzt, um die relative Lage der mikromechanischen (Oberfiächen-)Strukturen zu den mikroeiektroni- schen Bauteilen seibstjustierend zu gestalten.

Dies gelingt dadurch, dass ein erstes (Ätzstopp-)Material, das die Lage eines elektronischen Bauteils (innerhalb eines im Materialsubstrat ausgebildeten Aktivgebiets) definiert und/oder für die Funktion des elektronischen Bauteils erforderlich ist, aber auch zur Begrenzung bzw. Lagedefinition der mikromechanischen (Oberflächen-)Struktur verwendet wird, die in das Materialsub- strat durch Ätzen eingebracht wird, wobei dieser Prozessschritt zur Vorbehandlung des Materialsubstrats zwecks späterer Ausbildung/Vervollständigung der Oberflächenstruktur eingesetzt werden kann. Dabei muss dieses Material beim (späteren) Ätzen als Maskierung für das unterhalb des Ätzstopp-Materials befindliche Material des Substrats fungieren. Beispielsweise kann es sich bei diesem ersten Material um ein elektrisch leitendes Material handeln, das z.B. als Gate eines piezo-resistiven Transistors bzw. als Widerstandsschicht oder Fieid-Shield eines piezo-resistiven Widerstandes dient. Das in diesem Falle elektrisch leitende Material muss also gegenüber dem Materialsubstrat (bei- spielsweise Halbleitersubstrat) als Ätzstopp-Maskierung fungieren, wenn die mikromechanische (Oberflächen-)Struktur (z.B. Vertiefung oder Stufe) durch einen Ätzvorgang ausgebildet wird.

Im Falle eines auf einem Siliziumsubstrat ausgeführten CMOS-Planarprozesses kann es sich bei dem ersten (Ätzstopp-)Material um polykristallines Siiizium (nachfolgend Poiysilizium genannt) handeln. Im Regelfall ist die Oberseite des Halbleitersubstrats z. B. zum Schutz der integrierten Strukturen mit einer Pas- sivierungsschicht versehen. Es können aber auch andere funktional wirkende Arten von Materialschichten aus jeweils angepasstem Material aufgebracht sein. Zur Ausbildung z.B. einer Vertiefung (als Oberflächenstruktur) durch Ätzen muss zunächst in die Passivierungsschtcht eine mit der später einzubringenden Vertiefung fluchtende Öffnung ausgebildet werden. Dies erfolgt photo- lithographisch und durch Ätzen, wobei das Poiysilizium des Begrenzungsgebiets sowie das Siliziumsubstrat selbst als Ätzstopp dienen. Durch Verwendung eines anderen Materials (gasförmig oder flüssig) wird dann anschließend die Vertiefung in das Siüziumsubstrat hinein geätzt. Hierbei müsste nun das Poiysilizium des Begrenzungsgebiets als Ätzstopp-Maskierung und zum Schutze des darunterliegenden Siiiziumsubstrats dienen. Derart selektiv unterschiedlich stark ätzende Materialien sind aber nur mit großem Aufwand herstellbar, so dass ein anderer Mechanismus gefunden werden muss, es sei denn, dass anstelle des Polysiliziums ein anderes Material eingesetzt wird, das sowohl als Bauteilkomponente für das mikroeiektronische Bauteils und als Ätzstopp- Material für das Begrenzungsgebiet dienen kann.

Bei Verwendung von Polysilizium ist es daher zweckmäßig, wenn auf dem Materiaisubstrat im Bereich der später auszubildenden Oberflächenstruktur (z.B. Vertiefung) ein einen Ätzprozess zumindest verzögerndes zweites Ätzstopp-Material aufgebracht wird. Dieses zweite Ätzstopp-Material kann beispielsweise Siliziumoxid sein, das thermisch oder durch Abscheidung ausgebildet wird, wie dies bei Siüzium-Halbleiterbauelementherstellungsprozessen be- kannt ist. Befindet sich nun dieses zweite Ätzstopp-Material unter dem Begrenzungsgebiet aus dem ersten Ätzstopp-Material, so wird beim Ätzen der Öffnung in der Passivierungsschicht nicht nur diese bis zum ersten Ätzstopp- Material durchgeätzt, sondern auch das zweite Ätzstopp-Material bis zum Silizium-Halbleitermaterial. Damit ist die Struktur des Begrenzungsgebiets auf das Silizium-Halbleitersubstrat übertragen worden. Wird dann anschließend zur Herstellung der Oberflächenstruktur in und/oder auf dem Silizium-Halbleitersubstrat dieses geätzt, so wirkt das zweite Ätzstopp-Material als Maske für die Formung der Oberflächenstruktur. Das zuvor als zweites "Ätzstopp-Material" bezeichnete Material braucht nicht notwendigerweise vollständig resistent gegenüber demjenigen Ätz-Verfahren bzw. Ätzmittel zu sein, mit dessen Hilfe die Vertiefung in das Materiaisubstrat hinein geätzt wird. Es reicht aus, wenn dieses zweite Ätzstopp-Material weniger empfindlich gegenüber dem für die Ätzung der Vertiefung verwendeten Ätz-Verfahren bzw. Ätzmittel als das Materiaisubstrat ist. Durch entsprechende Wahl der Dicke dieses zweiten Ätzstopp-Materials in Relation zur Tiefe der in das Materiaisubstrat zu ätzenden Vertiefung und der Relation der Ätzraten des ersten und des zweiten Ätzstopp-Materials kann damit erreicht werden, dass das zweite Ätzstopp-Material bis zu dem Zeitpunkt, an dem z.B. eine Vertie- fung in der gewünschten Eindringtiefe in das Materiaisubstrat hinein geätzt worden ist, noch nicht vollständig "durchgeätzt" ist. In vorteilhafter Weiterbildung der Erfindung kann also, wie bereits zuvor erwähnt, auf dem Materia!substrat eine (z.B. Passivierungs-)Schicht aufgebracht werden, in die in Vorbereitung der Ausbildung der Oberflächenstruktur eine mit der in dem Materialsubstrat auszubildenden Oberflächenstruktur (z.B. Vertie- fung) fluchtende Öffnung insbesondere durch Ätzen eingebracht wird, und dass durch die Öffnung der (Passivierungs-)Schicht hindurch in dem durch das Begrenzungsgebiet begrenzten Bereich des Materialsubstrats in dieses die Oberflächenstruktur geätzt wird. Wie ebenfalls bereits zuvor beschrieben, kann gemäß einer weiterführenden Ausgestaltung der Erfindung bei im Wesentlichen gleichen Materialien für das Materialsubstrat und das erste Ätzstopp-Material unterhalb des die Lage der Oberflächenstruktur definierenden Begrenzungsgebiets auf dem Materialsubstrat ein zweites Ätzstopp-Materia! ausgebildet werden, auf dem das Begren- zungsgebiet zumindest teilweise ausgebildet ist, wobei dieses zweite Ätzstopp- Matertai bei einem Ätzvorgang zum Ätzen der Oberflächenstruktur in das Materiaisubstrat oder zum Vorbehandeln des Materialsubstrats für die (anschließende) Ausbildung der Oberflächenstruktur mit einer kleineren Rate als der des Materialsubstrats weggeätzt wird.

In weiterer Ausgestaltung der Erfindung kann als Oberflächenstruktur mindestens eine Vertiefung in der Oberseite des Materialsubstrats ausgebildet werden, wobei in der Unterseite des Materialsubstrats insbesondere durch Ätzen eine Kammer ausgebildet wird, so dass insgesamt ein Materialsubstrat mit einer überdeckten Kammer entsteht, wobei die Vertiefung innerhalb des die Kammer überspannenden Bereichs des Materialsubstrats angeordnet wird. Auf diese Weise kann ein Absolut- oder Reiativdrucksensor gebildet werden. Die Kammer kann einseitig offen oder aber als sogenannte "Buried Cavity" ausgebildet sein.

Zur Lösung der oben angegebenen Aufgabe ist erfindungsgemäß ferner eine mikroelektromechanische Vorrichtung vorgesehen, die versehen ist mit einem Substrat mit einer Oberseite und einer Unterseite,

mindestens einem in dem Substrat integrierten elektronischen Bauteil, das eine die Lage des Bauteils definierende und/oder für dessen Funktion erforderliche Bauteilkomponente aus einem ersten Material aufweist, - mindestens einer in und/oder auf der Oberseite des Substrats ausgebildeten Oberflächenstruktur mit einem Begrenzungsrand oder einem Begrenzungsrandabschnitt,

wobei auf der Oberseite und/oder im oberseitennahen Bereich des Substrats längs des Begrenzungsrandes oder des Begrenzungsrandabschnitts der Oberflächenstruktur in dem Substrat ein den Begrenzungsrand oder

Begrenzungsrandabschnitt der Oberflächenstruktur lateral definierendes Begrenzungsgebiet aus dem ersten Material ausgebildet ist.

Gemäß einer Ausgestaltung der Erfindung ist das elektronische Bauteil ein Transistor mit einem Gate und die Bauteükomponente das Gate des Transistors oder das elektronische Bauteil ein Widerstand und die Bauteilkomponente eine beispielsweise Polysilizium-Widerstandsschicht oder ein Field-Shie!d des Widerstandes, Gemäß einer weiteren Ausgestaltung der Erfindung ist das erste (Ätzstopp-)

Material beispielsweise elektrisch leitend und weist insbesondere polykristalii- nes Silizium auf. Längs eines Begrenzungsrandes bzw. Begrenzungsrandabschnitts der Oberflächenstruktur in dem Substrat erstreckt sich ein weiteres Gebiet aus einem zweiten Material, das elektrisch isolierend ist und insbeson- dere Siliziumoxid aufweist und auf dem das erste Material angeordnet ist. Alternativ kann man als erstes (Ätzstopp-)Maskierungsmaterial auch Metall verwenden (z.B. AI). Dann bedarf es des zweiten Ätzstopp-Materials nicht. Das Metall kann z.B. als Gate eines Transistors verwendet werden und gleichzeitig (im gleichen Prozessschritt) als Material für das die Ätzung lateral begrenzende Begrenzungsgebiet aufgebracht bzw. gebildet werden. Ferner ist gemäß einer vorteilhaften Ausgestaltung der Erfindung an der Unterseite des Substrats eine Kammer ausgebildet, wobei die Oberflächenstruktur mindestens eine Vertiefung innerhalb eines die Kammer überspannenden Bereichs des Substrats aufweist.

Die Erfindung wird nachfolgend anhand zweier Ausführungsbeispieie, bei denen die mikromechanischen Oberflächenstrukturen jeweils mehrere Vertiefungen aufweisen, und unter Bezugnahme auf die Zeichnung näher erläutert. Im Einzelnen zeigen dabei:

Fig. 1 eine perspektivische Schnittdarsteilung eines mikroelektromechani- schen Drucksensors als Beispiel für eine mikroelektromechanische Vorrichtung, Fign, 2 bis 4

Schnittdarstellungen durch das Halbleitersubstrat des mikroelektro- mechanischen Drucksensors gemäß Fig. 1 in verschiedenen Prozessstadien gemäß einem ersten Ausführungsbeispiel eines Herstellungsprozesses und

Fign. 5 bis 7

Schnittdarstellungen durch das Halbleitersubstrat des mikroelektro- mechanischen Drucksensors gemäß Fig. 1 in verschiedenen Prozessstadien gemäß einem zweiten Ausführungsbeispiel eines Herstel- iungsprozesses.

In Fig. 1 ist schematisch die Konstruktion eines mikroeiektromechanischen Drucksensors 10, der in einem SOI-Halbleitersubstrat 12 ausgebildet ist. Das SOI-Haibleitersubstrat 12 ist unterteilt in einen sogenannten Handle-Wafer 14 aus Silizium, einem Top-Wafer 16 aus Silizium (mitunter auch als Device- Wafer bezeichnet) und eine zwischen beiden Wafern angeordneten Si0 2 - Schicht 17. Die beiden Wafer 14,16 sind über die Si0 2 -Schicht 17 miteinander verbondet. In dem Handle-Wafer 14 ist eine in diesem Ausführungsbeispiel einseitig offene Kammer 18 ausgebildet. Diese Kammer 18 könnte aber auch an der Unterseite 20 des Handle-Wafer 14 verschlossen sein, Der Top-Wafer 16 überspannt die Kammer 18 im Handle-Wafer 14 und ist in diesem Bereich als druck- bzw. kraftempfindliche verformbare Membran 22 ausgebildet. Zu diesem Zweck sind von der Oberseite 24 des Top-Wafer 16 aus Gräben oder allgemein Vertiefungen 26 in das SOI-Substrat 12 eingebracht, die auch als "Race Tracks" bezeichnet werden. Durch diese Vertiefun- gen 26 wird die Dicke der Membran 22 in dessen Randbereich verringert, wobei zwischen benachbarten Gräben bzw. Vertiefungen 26 Materialstege 28 verbleiben. Im Bereich zumindest eines dieser Materialstege 28 ist ein in diesem Ausführungsbeispiel piezo-resistives mikroeiektronisches Bauteil 30 integriert, das in diesem Ausführungsbeispiei als Transistor ausgebildet ist.

Anhand verschiedener Querschnittsansichten gemäß den Fign. 2 bis 4 soll nachfolgend auf einen möglichen Hersteliungsprozess des Drucksensors 10 gemäß Fig. 1 eingegangen werden. Dabei verläuft die Linie, entlang derer gemäß den Fign. 2 bis 4 durch den Drucksensor geschnitten worden ist, so, wie in Fig. 1 bei Π-Π angegeben.

In einem innerhalb des Bereichs des Steges 28 ausgebildeten Aktivgebiet 32 (beispielsweise eine n-dotierte Wanne) ist der Transistor 30 ausgebildet. Der Transistor 30 weist Drain- und Source-Anschlussgebiete 34,36 sowie ein Gate- Gebiet 38 auf, über dem sich ein Gate-Oxid 40 befindet. Das Aktivgebiet 32 ist von Feidoxid 42 umgeben und damit lateral begrenzt, wie dies beispielsweise im CMOS-Prozess hergestellten Transistoren aus dem Stand der Technik bekannt ist. Auf dem Gate-Oxid 40 befindet sich eine Gate-Eiektrode 44 aus beispielsweise Polysilizium, die die Lage des Transistors 30 innerhalb des Aktivge- bietes 32 definiert. Erfindungsgemäß wird nun vor dem Abscheiden des Polysiliziums für die Gate- Eiektrode 44 des Transistors 30 (sowie für andere mikroelektronische Strukturen des Drucksensors 10) in einem beispielsweise selbstjustierenden CMOS- Prozess an denjenigen Stellen auf dem Top-Wafer 16, an denen eine Vertie- fung 26 von oben hineingeätzt werden soii, ein nachfolgend mit Hard-Maske 46 bezeichnetes Material abgeschieden und anschließend strukturiert bzw. strukturiert abgeschieden. Bei diesem Material handelt es sich im vorliegenden Fall um ein thermisches Oxid oder ein CVD-Oxid, wie es auch für das Feldoxid 42 des Transistors 30 verwendet wird. Wird dann in einem späteren Prozess- schritt des CMOS-Prozesses Polysilizium und insbesondere das für das Poly- silizium-Gate 44 des Transistors 30 bestimmte Polysilizium abgeschieden, so wird dieses Polysilizium auch auf der Hard-Maske 46 abgeschieden, wie es in Fig. 2 gezeigt ist. Dabei begrenzt das auf der Hard-Maske 46 abgeschiedene Polysilizium in Form eines Begrenzungsgebiets 48 eine Öffnung 50, die die Lage der im Rahmen späterer Prozessschritte durch Ätzen auszubildenden Vertiefungen 26 definiert. Die Oberseite des SOI-Halbleitersubstrats 12 wird von einer Passivierungsschicht 52 (beispielsweise aus Siliziumnitrit) überdeckt.

Zur Vorbereitung der Ausbildung der Vertiefungen 26 mittels Ätzens wird nun auf der Passivierungsschicht 52 eine Lackmaske 54 aufgebracht und photolithographisch strukturiert, so dass die Lackmaske 54 an den mit den später zu ätzenden Vertiefungen 26 fluchtenden Stellen Öffnungen 56 aufweist. Fig. 2 zeigt schematisch den beispielhaft beschriebenen (Differenz-)Drucksensor 10 auf Siliziumbasis in diesem Prozessstadium.

Um nun in den Top-Wafer 12 die Vertiefungen 26 ätzen zu können, muss zunächst durch die Öffnungen 56 der Lackmaske 54, durch die Passivierungsschicht 52 und die Hard-Maske 46 bis zum Silizium des Top-Wafer 16 geätzt werden. Hierbei dient das Polysilizium des Begrenzungsgebiets 48 sowie das Silizium des Top-Wafer 16 sozusagen als Ätzstopp, wobei als Ergebnis davon die von dem Begrenzungsgebiet 48 aus Polysilizium definierte Öffnung auf die Oberseite des Siliziums des Top-Wafer 16 übertragen wird. Mit anderen Wor- ten maskiert also das Polysiiizium des Begrenzungsgebiets 48 die Ätzung, so dass nur an denjenigen Stellen, an denen die Lackmaske 54 geöffnet ist (Öffnungen 56) und auf der darunter liegenden Hard-Maske 46 kein Polysiiizium vorhanden ist (also im Bereich der Öffnungen 50 des Begrenzungsgebiets 48), durch die Hard-Maske 46 hindurch geätzt wird in der somit die Öffnung 50 entsteht. Somit werden also die Strukturen der Hard-Maske 46 in Lage und Dimension mit der Lage und der Dimension der Öffnung 50 im Begrenzungsgebiet 48 korreliert und automatisch justiert. Da die Lage des Begrenzungsgebiets 48 und damit dessen Öffnung 50 wiederum mit der Lage des Gates 44 des Transistors 30 korreliert und automatisch justiert ist, ist damit eine hochgenaue und reproduzierbare eiativlage von Öffnung 50 und Transistor-Gate 44 gegeben. Den Zustand nach dem zuvor beschriebenen Prozessschritt, also nach dem Vorgang des Ätzens bis zum Silizium (Polysiiizium des Begrenzungsgebiets 48 bzw. Silizium des Top-Wafer 16) zeigt Fig. 3,

Ausgehend von diesem Zustand erfolgt nun die Ausbildung der Vertiefungen 26 in dem Silizium des Top-Wafer 16. Hierbei besteht eine gewisse Problematik darin, dass das nun verwendete Ätzmittel (als Gas- oder Flüssigphase) neben der gewollten Ätzung im Silizium des Top-Wafer 16 auch unbeabsichtigterweise das Polysiiizium des Begrenzungsgebiets 48 angreift. Dieses Polysiiizium ragt, wie anhand von Fig. 3 zu erkennen ist, in das gemäß Fig. 3 geätzte Fenster 60 der Passivierungsschicht 52 hinein. Damit verbreitert sich die Öffnung 50 des Begrenzungsgebietes 48 aus Polysiiizium, was an sich nicht gewollt ist. Die ebenfalls ungewollte Übertragung dieser verbreiterten Öffnung bis zum Silizium des Top-Wafer 16 durch die Hard-Maske 46 hindurch bzw. durch Erweiterung von deren Öffnung 58 kann aber dadurch verhindert werden, dass man sich die unterschiedlichen Ätzraten, mit denen Silizium gegenüber dem Material der Hard-Maske 46 geätzt wird, zu Nutze macht. Man sollte also ein Ätzmittel oder Ätz-Verfahren verwenden, gegenüber dem bzw. bei dem das Material der Hard-Maske 46 entweder resistent ist oder aber (deutlich) weniger empfindlich ist als Silizium. Derartige Ätzmitte! sind im Stand der Technik bekannt. In der Regel liegen die Tiefen der zu ätzenden Vertiefungen 26 in der Größenordnung von einigen μηι, Bei der Auslegung der Dicke der Hard-Maske 46 sollte daher darauf geachtet werden, dass die Hard-Maske 46 unter Berücksichtigung der Selektivität der Ätzung von Polysiiizium und Silizium einerseits gegenüber der Ätzung von Si0 2 andererseits eine ausreichende Dicke aufweist und nicht durchgeätzt wird. Die Öffnungen 56 in der Lackmaske 54 sollten daher vorteilhafterweise größer als das Maß der zu ätzenden Vertiefungen 26 gewählt werden, da dann Justierfehler der Lackmaske 54 relativ zu dem Begrenzungsgebiet 48 keinen Einfluss mehr auf die spätere Lage der Vertiefun- gen 26 haben. Dies bedeutet, dass die PolysiÜzium-Begrenzungsgebiete 48 breiter sind ais die Schwankungsbreite der Justierfehler der Lackmaske 54 gegenüber den Poiysiliziurn-Strukturen,

Durch die oben angegebenen allgemeinen Randbedingungen zur Wahl der Dicke der Hard-Maske 46 (unter weiterer Berücksichtigung der Größe des Unterschiedes der Ätzraten im Material der Hard-Maske 46 und im Silizium) kann aiso die Dicke der Hard-Maske 46 so gewählt werden, dass die Hard- Maske 46 noch nicht vollständig "durchgeätzt" ist, wenn die gewünschte Tiefe der Vertiefungen 26 erreicht ist. Damit verbleibt nach dem Ätzen auf dem Sili- zium des Top-Wafer 16 längs des Randes der Vertiefung 26 immer noch restliches Materia! der Hard-Maske 46, was dazu führt, dass die Lageposition der Vertiefung 26 wie gewünscht so ist, wie es vor dem Ätzen der Vertiefung 26 beabsichtigt war. Konstruktiv äußert sich dies in einer Schrägfläche oder in einer eine (oder mehrere) Stufe(n) aufweisenden Fläche 62 längs des oberen Begrenzungsrandes der Vertiefung 26. Diese Fläche 62 befindet sich längs des Randes der Öffnung 58 innerhalb der Hard-Maske 46. Diese Situation ist in Fig. 4 gezeigt.

Anhand der Fign, 5 bis 7 soll nachfolgend noch kurz auf einen alternativen Pro- zess zur Hersteilung eines Drucksensors 10 gemäß Fig. 1 eingegangen werden. Der Prozess ist ähnlich wie der gemäß den Fign. 2 bis 4, Im Unterschied zu diesem Prozess gemäß den Fign. 2 bis 4 wird gemäß den Fign. 5 bis 7 für die Transistor-Gates statt Poiysilizium ein Metall (beispielsweise Aluminium oder eine Aiuminiumlegierung) verwendet. Der Vorteil der Verwendung von Alumi- nium oder eines anderen metallischen Materials als Material für das Begrenzungsgebiet 48 besteht nun darin, dass dann auf die Hard-Maske 46 des zuvor beschriebenen Prozesses verzichtet werden kann. Denn ausgehend von der Situation gemäß Fig. 5 wird nun wiederum zunächst bis zum Silizium des Top- Wafer 16 herunter geätzt, wobei das Metall des Begrenzungsgebiets 48 wie das Silizium als Ätzstopp wirkt. Damit ist nach diesem Ätzvorgang das Prozessstadium gemäß Fig. 6 erreicht.

Ausgehend von diesem Zustand wird nun das Silizium des Top-Wafer 16 geätzt, um die Vertiefungen 26 auszubilden. Hierbei bleibt das Begrenzungsgebiet 48 erhalten, dient also direkt als Maskierung (Fig. 7).

Die Erfindung ist also durch eine der nachfolgend genannten Merkmalsgruppen (und/oder deren beliebiger Kombination) definiert: 1. Verfahren zur Herstellung einer mikroe!ektromechanischen Vorrichtung in einem für die Herstellung integrierter elektronischer Bauteile geeigneten Materialsubstrat, insbesondere Haibleitersubstrat, wobei bei dem Verfahren

ein Materia!substrat 12, 14, 16 bereitgestellt wird, auf dem während der Herstellung der Vorrichtung mindestens eine Oberflächenstruktur

26 auszubilden ist,

in dem Materialsubstrat 12,14, 16 unter Verwendung von Prozessschritten eines herkömmlichen Verfahrens zur Herstellung integrierter elektronischer Bauteile mindestens ein elektronisches Bauteil 30 aus- gebildet wird,

auf dem Materialsubstrat 12, 14, 16 selektiv eine die Lage des elektronischen Bauteils 30 definierende und/oder für die Funktion des eiek- tronischen Bauteils 30 erforderliche Bauteilkomponente 44 aus einem im Falle eines Ätzens des Materialsubstrats 12,14,16 und/oder im Falle eines Ätzens einer auf dem Materialsubstrat 12,14,16 angeordneten Materialschicht 52 jeweils als Ätzstopp wirkendes erstes Ätzstopp-Material ausgebildet wird,

aus diesem Ätzstopp-Material bei Ausbildung der Bauteilkomponente 44 des elektronischen Bauteils 30 auch auf dem Materialsubstrat 12,14,16 längs zumindest eines Teilabschnitts eines Randes der Oberflächenstruktur 26 ein diesen Teilabschnitt begrenzendes Begrenzungsgebiet 48 ausgebildet wird, und

das so ausgebildete Materialsubstrat 12,14,16 zur Bildung der Oberflächenstruktur 26 selektiv geätzt wird, indem ein Rand des Begrenzungsgebiets 48 die Position der auszubildenden Oberflächenstruktur 26 auf dem Materialsubstrat definiert, Verfahren nach Ziff. 1., wobei auf dem Materialsubstrat 12,14,16 eine Materialschicht 52 aufgebracht wird, in die in Vorbereitung der Ausbildung der Oberflächenstruktur 26 eine mit einem Rand oder Randabschnitt der Oberflächenstruktur 26 fluchtende Öffnung 60 insbesondere durch Ätzen eingebracht wird, und wobei durch die Öffnung 60 der Materialschicht 52 hindurch in dem durch das Begrenzungsgebiet 48 begrenzten Bereich des Materia!substrats 12,14,16 auf diesem der Rand oder der Randabschnitt der Oberflächenstruktur 26 geätzt wird. Verfahren nach Ziff. 1. oder 2., wobei bei im Wesentlichen gleichen Materialien für das Materialsubstrat 12,14,16 und das erste Ätzstopp-Materia! unterhalb des die Lage eines Randes oder Randabschnitts der Oberflächenstruktur 26 definierenden Begrenzungsgebiets 48 auf dem Materialsubstrat .12,14,16 ein zweites Ätzstopp-Material 46 ausgebildet wird, auf dem das Begrenzungsgebiet 48 zumindest teilweise ausgebildet ist, und wobei dieses zweite Ätzstopp-Material 46 bei einem Ätzvorgang zum Ätzen des Randes oder Randabschnitts der Oberflächenstruktur 26 in das Materiaisubstrat 12,14, 16 weggeätzt wird, und zwar mit einer kleineren Rate ais derjenigen, mit der das Materiaisubstrat 12,14,16 geätzt wird. Verfahren nach Ziff. 3., wobei das Materiaisubstrat 12, 14,16 ein kristallines Silizium und das erste Ätzstopp-Material polykristaliines Silizium ist und dass das zweite Ätzstopp-Material 46 Siliziumoxid ist Verfahren nach einem der Ziff. 1. bis 4., wobei das Materiaisubstrat 12,14, 16 eine Unter- und eine Oberseite 20,24 aufweist, und wobei Oberflächenstruktur 26 mindestens eine Vertiefung aufweist, die in der Oberseite 24 des Materialsubstrats 12,14,16 ausgebildet wird, und wobei in die Unterseite 20 des Materialsubstrats 12,14,16 insbesondere durch Ätzen eine Kammer 18 ausgebildet wird, wobei die mindestens eine Vertiefung der Oberflächenstruktur 26 innerhalb des die Kammer 18 überspannenden Bereichs 22 des Materialsubstrats 12,14,16 angeordnet wird. Mikroelektromechanische Vorrichtung mit

einem Substrat 12,14, 16 mit einer Oberseite 24 und einer Unterseite 20,

mindestens einem in dem Substrat 12, 14,16 integrierten elektronischen Bauteil 30, das eine die Lage des Bauteils 30 definierende und/oder für dessen Funktion erforderliche Bauteilkomponente 44 aus einem ersten Material aufweist, und

mindestens einer in und/oder auf der Oberseite 24 des Substrats 12,14,16 ausgebildeten Oberflächenstruktur 26 mit einem Begrenzungsrand oder einem Begrenzungsrandabschnitt,

wobei auf der Oberseite 24 und/oder im oberseitennahen Bereich des Substrats 12,14, 16 längs des Begrenzungsrandes oder des Begrenzungsrandabschnitts der Oberflächenstruktur 26 in dem Substrat 12,14,16 ein den Begrenzungsrand oder Begrenzungsrandabschnitt der Oberflächenstruktur 26 lateral definierendes Begrenzungsgebiet 48 aus dem ersten Material ausgebildet ist. Vorrichtung nach Ziff. 6., wobei das elektronische Bauteil 30 ein Transistor mit einem Gate und die Bauteilkomponente 44 das Gate des Transistors ist oder dass das elektronische Bauteil 30 ein Widerstand und die Bauteilkomponente eine Widerstandsschicht des Widerstandes ist, Vorrichtung nach Ziff. 6. oder 7., wobei das erste Material elektrisch leitend ist und insbesondere polykristallines Silizium aufweist und wobei sich längs des Begrenzungsrandes oder -randabschnittes der Oberflächenstruktur 26 in dem Substrat 12,14, 16 ein weiteres Gebiet 46 aus einem zweiten Material erstreckt, das elektrisch isolierend ist und insbesondere Siliziumoxid aufweist und auf dem das erste Material angeordnet ist, Vorrichtung nach einem der Ziff. 6. bis 8., wobei die Oberflächenstruktur 26 mindestens eine Vertiefung aufweist und wobei an der Unterseite 20 des Substrats 12,14,16 eine Kammer 18 ausgebildet ist und wobei die mindestens eine Vertiefung der Oberflächenstruktur 26 innerhalb eines die Kammer 18 überspannenden Bereichs 22 des Substrats 12,14,16 angeordnet ist. Verfahren zur Hersteilung einer mikroelektromechanischen Vorrichtung in einem für die Herstellung integrierter elektronischer Bauteile geeigneten Materiaisubstrat, insbesondere Halbieitersubstrat, wobei bei dem Verfahren

ein Materialsubstrat 12, 14,16 bereitgestellt wird, in dem während der Herstellung der Vorrichtung mindestens eine Vertiefung 26 zumindest zeitweise einzubringen ist,

in dem Materialsubstrat 12, 14,16 unter Verwendung von Prozessschritten eines herkömmlichen Verfahrens zur Herstellung integrierter elektronischer Bauteile mindestens ein elektronisches Bauteil 30 ausgebildet wird,

auf dem Materialsubstrat 12,14,16 selektiv eine die Lage des elektronischen Bauteils 30 definierende und/oder für die Funktion des elek- tronischen Bauteils 30 erforderliche Bauteilkomponente 44 aus einem im Falle eines Ätzens des Materialsubstrats 12,14,16 und/oder im Falle eines Ätzens einer auf dem Materialsubstrat 12,14, 16 angeordneten Materialschicht 52 jeweils als Ätzstopp wirkendes erstes Ätzstopp-Material ausgebildet wird,

aus diesem Ätzstopp-Material bei Ausbildung der Bauteilkomponente 44 des elektronischen Bauteils 30 auch auf dem Materialsubstrat 12,14,16 längs zumindest eines Teilabschnitts eines Begrenzungsrandes der in das Materialsubstrat 12, 14,16 einzubringenden Vertiefung 26 ein diesen Teilabschnitt begrenzendes, sich längs der einzubringenden Vertiefung 26 erstreckendes Begrenzungsgebiet 48 ausgebildet wird, und

das so ausgebildete Materialsubstrat 12, 14,16 zur Bildung der Vertiefung 26 selektiv geätzt wird, indem ein Rand des Begrenzungsgebiets 48 die Position der geätzten Vertiefung 26 definiert. Verfahren nach Ziff. 10., wobei auf dem Materialsubstrat 12,14, 16 eine Materialschicht 52 aufgebracht wird, in die in Vorbereitung der Ausbildung der Vertiefung 26 eine mit einem Rand oder Randabschnitt der Vertiefung 26 fluchtende Öffnung 60 insbesondere durch Ätzen eingebracht wird, und wobei durch die Öffnung 60 der Materialschicht 52 hindurch in dem durch das Begrenzungsgebiet 48 begrenzten Bereich des Materialsubstrats 12,14,16 in dieses zumindest der Rand oder der Randabschnitt der Vertiefung 26 geätzt wird. Verfahren nach Ziff. 10 oder 11, wobei bei im Wesentlichen gleichen Materialien für das Materialsubstrat 12,14,16 und das erste Ätzstopp- Material unterhalb des die Lage eines Randes oder Randabschnitts der Vertiefung 26 definierenden Begrenzungsgebiets 48 auf dem Materialsubstrat 12,14,16 ein zweites Ätzstopp-Material 46 ausgebildet wird, auf dem das Begrenzungsgebiet 48 zumindest teilweise ausgebildet ist, wobei dieses zweite Ätzstopp-Material 46 bei einem Ätzvorgang zum Ätzen zumin- dest des Randes oder Randabschnitts der Vertiefung 26 in das Material- substrat 12, 14,16 weggeätzt wird, und zwar mit einer kleineren Rate ais derjenigen, mit der das Materialsubstrat 12,14,16 geätzt wird.

Verfahren nach Ziff. 12., wobei das Materialsubstrat 12,14,16 ein einkristaüines Silizium und das erste Ätzstopp-Material polykristallines Silizium ist und dass das zweite Ätzstopp-Material 46 Siliziumoxid ist.

Verfahren nach einem der Ziff. .10. bis 13., wobei das Materialsubstrat 12,14,16 eine Unter- und eine Oberseite 20,24 aufweist, wobei die mindestens eine Vertiefung 26 in der Oberseite 24 des Materialsubstrats 12,14,16 ausgebildet wird und wobei in die Unterseite 20 des Materialsubstrats 12, 14,16 insbesondere durch Ätzen eine Kammer 18 ausgebildet wird, wobei die Vertiefung 26 innerhalb des die Kammer 18 überspannenden Bereichs 22 des Materialsubstrats 12,14,16 angeordnet wird.

Mikroelektromechanische Vorrichtung mit

einem Substrat 12,14,16 mit einer Oberseite 24 und einer Unterseite 20,

mindestens einem in dem Substrat 12, 14,16 integrierten elektronischen Bauteil 30, das eine die Lage des Bauteils 30 definierende und/oder für dessen Funktion erforderliche Bauteilkomponente 44 aus einem ersten Material aufweist, und

mindestens einer in der Oberseite 24 des Substrats 12,14,16 ausgebildeten Vertiefung 26 mit einem Begrenzungsrand oder einem Begrenzungsrandabschnitt,

wobei auf der Oberseite 24 und/oder im oberseitennahen Bereich des Substrats 12, 14,16 längs des Begrenzungsrandes oder des Begrenzungsrandabschnitts der Vertiefung 26 in dem Substrat 12,14,16 ein den Begrenzungsrand oder Begrenzungsrandabschnitt der Vertiefung 26 lateral definierendes Begrenzungsgebiet 48 aus dem ersten Material ausgebildet ist. Vorrichtung nach Ziff. 15., wobei das elektronische Bauteil 30 ein Transistor mit einem Gate und die Bauteilkomponente 44 das Gate des Transistors ist oder dass das elektronische Bauteil 30 ein Widerstand und die Bauteilkomponente eine Widerstandsschicht des Widerstandes ist. Vorrichtung nach Ziff. 15. oder 16., wobei das erste Material elektrisch leitend ist und insbesondere polykristaliines Silizium aufweist und dass sich fängs des Begrenzungsrandes der Vertiefung 26 in dem Substrat 12, 14,16 ein weiteres Gebiet 46 aus einem zweiten Material erstreckt, das elektrisch isolierend ist und insbesondere Siliziumoxid aufweist und auf dem das erste Material angeordnet ist. Vorrichtung nach einem der Ziff. 10. bis 17., wobei an der Unterseite 20 des Substrats 12,14,16 eine Kammer 18 ausgebildet ist, wobei die mindestens eine Vertiefung 26 innerhalb eines die Kammer 18 überspannenden Bereichs 22 des Substrats 12,14,16 angeordnet ist.