Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
METHOD FOR PRODUCING A MICROSYSTEM HAVING PIXELS
Document Type and Number:
WIPO Patent Application WO/2015/014754
Kind Code:
A2
Abstract:
The invention relates to a method for producing a microsystem (1) having pixels, comprising the following steps: providing a silicon wafer; producing a thermal silicon oxide layer on the surface of the silicon wafer as a base layer (5) having a thickness between 200 nm and 1000 nm by oxidizing the silicon wafer; producing a thin silicon oxide layer directly on the base layer (5) as a substrate layer (6) having a thickness of 100 nm to 700 nm by means of a thermal deposition method; producing a platinum layer directly on the substrate layer (6) by means of a thermal deposition method, which platinum layer has a thickness of 40 nm to 200 nm, whereby an intermediate product comprising the silicon wafer, the base layer (5), the substrate layer (6), and the platinum layer is produced; cooling the intermediate product to room temperature; structuring the platinum layer in a pixel-like manner by removing superfluous areas of the platinum layer, whereby bottom electrodes (8, 12) of the pixels (7, 8) are formed in shape of pixels on the substrate layer (5) by the remaining areas of the platinum layer; removing material on the side of the silicon wafer facing away from the base layer (5), such that a frame (3) remains and a membrane (4) formed by the base layer (5) and the substrate layer (6) is tensioned by the frame (3); finishing the microsystem (1).

Inventors:
GIEBELER CARSTEN (GB)
Application Number:
PCT/EP2014/066084
Publication Date:
February 05, 2015
Filing Date:
July 25, 2014
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
PYREOS LTD (GB)
International Classes:
G01J5/34
Attorney, Agent or Firm:
FISCHER, ERNST (DE)
Download PDF:
Claims:
Patentansprüche

1. Verfahren zum Herstellen eines Mikrosystems (1) mit Pixel, aufweisend die Schritte:

- Bereitstellen eines Siliziumwafers;

- Herstellen einer thermischen Siliziumoxidschicht an der

Oberfläche des Siliziumwafers als eine Basisschicht (5) mit einer Dicke zwischen 200 nm und 1000 nm durch Oxidation des Siliziumwafers ;

- Herstellen einer Siliziumoxiddünnschicht unmittelbar auf der Basisschicht (5) als eine Trägerschicht (6) mit einer Dicke von 100 nm bis 700 nm durch ein thermisches Abscheideverfahren;

- Herstellen einer Platinschicht unmittelbar auf der

Trägerschicht (6) mit einem thermischen Äbscheideverfahren mit einer Dicke von 40 nm bis 200 nm, wodurch ein Zwischenprodukt aufweisend den Siliziumwafer, die Basisschicht (5), die

Trägerschicht (6) und die Platinschicht hergestellt wird;

- Abkühlen des Zwischenprodukts auf Raumtemperatur;

- pixelartige Strukturierung der Platinschicht durch Abtragen von überflüssigen Bereichen der Platinschicht, wodurch auf der

Trägerschicht (5) von den verbleibenden Bereichen der

Platinschicht pixelförinig Bodenelektroden (8, 12) der Pixel (7, 8) ausgebildet werden;

- Materialabtragung an der der Basisschicht (5) abgewandten Seite des Siliziumwafers, so dass ein Rahmen (3) verbleibt und von dem Rahmen (3) eine Membran (4) gebildet von der

Basisschicht (5) und der Trägerschicht (6) aufgespannt wird;

- Fertigstellen des Mikrosystems (1). 2. Vefahren gemäß Anspruch 1, wobei die Platinschicht bei 300 °C bis 550 °C gesputtert wird.

3. Vefahren gemäß Anspruch 1 oder 2, wobei das Verfahren den Schritt aufweist: Herstellen einer Bleizirkonattitanatschicht unmittelbar auf der Platinschichtschicht mit einem thermischen Abscheideverfahren und einer Dicke von 0,2 bis 5 μπι, wodurch das Zwischenprodukt die Bleizirkonattitanatschicht aufweist.

4. Verfahren gemäß Anspruch 3, wobei bei der pixelartigen

Strukturierung der Platinschicht gleichzeitig die

Bleizirkonattitanatschicht durch Äbtragen von überflüssigen Bereichen der Bleizirkonattitanatschicht strukturiert wird, wodurch auf den Bodenelektroden (8, 12) von den verbleibenden Bereichen der Bleizirkonattitanatschicht

Bleizirkonattitanatpixel (9, 13) der Pixelen (7, 11)

ausgebildet werden. 5. Verfahren gemäß einem der Ansprüche 3 bis 4, wobei das

Verfahren den Schritt aufweist: Hersteilen einer

semitransparenten, elektrisch leitenden Elektrodenschicht unmittelbar auf der Bleizirkonattitanatschicht mit einem thermischen Abscheideverfahren, wodurch das Zwischenprodukt die Elektrodenschicht aufweist.

6. Verfahren gemäß Anspruch 5, wobei die Elektrodenschicht aus Platin oder einer Nickel-Eisen-Verbindung oder einer Nickel- Chrom-Verbindung ist.

7. Verfahren gemäß Anspruch 6, wobei bei der pixelartigen

Strukturierung der Platinschicht und der

Bleizirkonattitanatschicht gleichzeitig die Elektrodenschicht durch Abtragen von überflüssigen Bereichen der zweiten

Platinschicht strukturiert wird, wodurch auf den

Bleizirkonattitanatpixel (9, 13} von den verbleibenden

Bereichen der zweiten Platinschicht Kopfelektroden (10, 14) der Pixel (7, 11) ausgebildet werden. 8. Verfahren gemäß einem der Ansprüche 1 bis 1, wobei das thermische Abscheideverfahren ein Sputter-Verfahren ist.

Description:
Beschreibung

Verfahren zum Herstellen eines Mikrosystems mit Pixel Die Erfindung betrifft ein Verfahren zum Herstellen eines

Mikrosystems mit Pixel.

Dünnschichten aus Bieizirkonattitanat (PZT) sind aufgrund ihrer vorteilhaften physikalischen Eigenschaften, wie beispielsweise einer hohen elektromechanisehen Kopplung, einer hohen

Dielektrizitätszahl oder einem hohen pyroelektrischen

Koeffizienten, in der Mikrosystemtechnik weit verbreitet. Ein Mikrosystem weist herkömmlich ein Substrat als einen Träger für die Dünnschicht auf, wobei das Substrat eine Membran aufweist, die von einem Siliziumrahmen aufgespannt ist. Es ist bekannt, die Bleizirkonattitanat-Dünnschicht mit einem

Abscheideverfahren, insbesondere einem Sputter-Prozess , auf das

Substrat aufzubringen. Eine rasterartige Anordnung von Pixel aus der Dünnschicht wird herkömmlich mit einem

fotolithographischen Ätzverfahren erreicht. Die Pixel sind mit Elektroden elektronisch verschaltet, die beispielsweise aus Platin oder einer Chrom-Nickel-Legierung hergestellt sind.

Es ist erforderlich, dass die Membran eine kleine thermische Masse und eine geringe thermische Leitfähigkeit hat , damit thermisches Übersprechen zwischen den Pixel gering ist. Dies wird dadurch erreicht, dass die Membran aus einem schlecht wärmeleitfähigen Material, beispielsweise Siliziumoxid, und möglichst dünn ausgebildet ist . Typischerweise beträgt die Dicke der Membran 1 μπι bei einer Rahmenhöhe von 400 μπκ Mit

Hilfe eines reaktiven lonentiefenätzverfahrens ist es möglich, die Rückseite des Substrats derart stark anisotrop zu

strukturieren, dass Kavitäten ausgebildet werden können . Die Kavitäten erstrecken sich unmittelbar bis zur Membran, so dass diese an ihrer den Pixel abgewandten Seite durch die Kavitäten freigelegt ist. Erstrebenswert ist es die Membran möglichst dünn und mit einer ausreichend hohen Festigkeit herzustellen, damit die Pixel aufgrund geringen Übersprechens eine hohe Funktionalität haben.

Um die Membran zu stabilisieren ist es bekannt eine zusätzliche Si 3 N 4 -Schicht auf dem Substrat vorzusehen. Die zusätzliche Si 3 N 4 -Schicht hat jedoch den Nachteil, dass ihre

Wärmeleitfähigkeit derart groß ist, dass mit ihr das

nachteilige Übersprechen zwischen den einzelnen Pixel erhöht ist. Außerdem erfordert das Herstellen der zusätzlichen Si 3 N 4 - Schicht einen weiteren Fertigungsschritt, wodurch höhere

Herstellungskosten einhergehen.

Aufgabe der Erfindung ist es ein Verfahren zur Herstellung eines Mikrosystems mit Pixel zu schaffen, wobei die Pixel eine hohe Funktionalität haben und das Mikrosystem eine hohe mechanische Stabilität hat sowie die Herstellungskosten gering sind .

Die Aufgabe wird gelöst mit den Merkmalen des unabhängigen Patentanspruchs. Bevorzugte Ausgestaltungen dazu sind in den weiteren Patentansprüchen angegeben.

Das erfindungsgemäße Verfahren zum Herstellen des Mikrosystems mit den Pixel weist die Schritte auf: Bereitstellen eines Siliziumwafers ; Herstellen einer thermischen

Siliziumoxidschicht an der Oberfläche des Siliziumwafers als eine Basisschicht mit einer Dicke zwischen 200 nm und 1000 nm durch Oxidation des Siliziumwafers ; Herstellen einer

Siliziumoxiddünnschicht unmittelbar auf der Basisschicht als eine Trägerschicht mit einer Dicke von 100 nm bis 700 nm durch ein thermisches Abscheideverfahren; Hersteller: einer

Platinschicht unmittelbar auf der Trägerschicht mit einem thermischen Abscheideverfahren mit einer Dicke von 40 nm bis 200 nm, wodurch ein Zwischenprodukt aufweisend den

Siliziumwafer, die Basisschicht, die Trägerschicht und die Platinschicht hergestellt wird; Abkühlen des Zwischenprodukts auf Raumtemperatur; pixelartige Strukturierung der

Platinschicht durch Abtragen von überflüssigen Bereichen der Platinschicht, wodurch auf der Trägerschicht von den verbleibenden Bereichen der Platinschicht pixelförmig

Bodenelektroden der Pixel ausgebildet werden; Materialabtragung an der der Basisschicht abgewandten Seite des Siliziumwafers, so dass ein Rahmen verbleibt und von dem Rahmen eine Membran gebildet von der Basisschicht und der Trägerschicht aufgespannt wird; Fertigstellen des Mikrosystems.

Bei der Herstellung des Mikrosystems mit dem erfindungsgemäßen Verfahren ergibt sich das Zwischenprodukt als ein

Schichtverbünd, der die Basisschicht a 1s die thermische

Siliziumoxidschicht mit der Dicke von 200 nm bis 1000 nm, die Trägerschicht als die Siliziumoxiddünnschicht mit der Dicke von 100 nm bis 700 nm und die Platinschicht mit der Dicke von 40 nm bis 200 nm aufweist, wobei die Schichten direkt aneinander liegen und miteinander fest verbunden sind. Nach dem Abkühlen des Zwischenprodukts stellt sich in den Schichten ein

entsprechender Spannungszustand ein, der dadurch

charakterisiert ist, dass sowohl in der Basisschicht als auch in der TrägerSchicht Druckspannungen und in der Platinschicht Zugspannungen vorliegen. Die Druckspannungen in der

Trägerschicht sind etwa um fünf- bis zehnmal kleiner als in der Basisschicht und die Zugspannungen in der Platinschicht 1 iegen etwa bei 5 bis 20 MPa. Ferner ist zu beobachten, dass nach der Strukturierung der Platinschicht zu den Platinschichtpixel als die Bodenelektroden in diesen Zugspannungen vorliegen, deren

Werte verglichen zu den Zugspannungen in der Platinschicht vor der Strukturierung im Wesentlichen unverändert sind. An den Stellen der TrägerSchicht und der Basisschicht , an denen die Platinschichtpixel angeordnet sind, ergibt sich eine

Überkompensation der Druckspannungen in der Basisschicht und der Trägerschicht von den Zugspannungen in den

Platinschichtpixel derart, dass Zugspannungen und keine

Druckspannungen vorliegen. Somit dienen die Platinschichtpixel mit Ihren Zugspannungen zur lokalen Kompensation der

Druckspannungen der Basisschicht und der Trägerschicht.

Überaschenderweise stellt sich die lokale Kompensation der Druckspannungen der Basisschicht und der Trägerschicht durch die Platinschichtpixel ein, obwohl die Platinschicht nach der Strukturierung der Platinschichtpixel nicht mehr durchgängig auf der Oberfläche vorhanden ist, sondern nur noch in Form der Platinschichtpixel. Die Zugspannungen, die aufgrund der

Kompensationswirkung der Platinschichtpixel auf der

Trägerschicht und der Basisschicht wirken haben Werte bis etwa 50 MPa.

Mit Hilfe der erfindungsgemäß in der Membran generierten

Spannungszuständen hat die Membran eine hohe Festigkeit, so dass die Membran etwa beim Herstellen des Mikrosystems nicht bricht, obwohl die Membran erfindungsgemäß mit der derart geringen Dicke gebildet ist. Ferner sind die

Spannungsgradienten in der Basisschicht und der Trägerschicht derart moderat, dass die Basisschicht und die Trägerschicht eine hohe mechanische Stabilität haben. Außerdem haben die Trägerschicht und die Basisschicht eine derart niedrige

Wärmeleitfähigkeit, dass das Übersprechen zwischen den Pixel gering ist. Dadurch hat das Mikrosystem ein vorteilhaft hohes Signal-Rausch-Verhältnis insbesondere für Frequenzen, die kleiner als die thermische Grenzf equenz sind. Das

erfindungsgemäße Verfahren zum Herstellen des Mikrosystems weist Prozessschritte zum Herstellen der Basisschicht und der Trägerschicht auf, wodurch zusätzliche Prozessschritte etwa zum Herstellen einer mechanisch stabilisierenden Si 3 N 4 -Schicht nicht notwendig sind. Dadurch sind die Herstellungskosten des erfindungsgemäßen Mikrosystems geringer als für bekannte

Mikrosysteme .

Beforzugtermaßen wird die Platinschicht bei 300 °C bis 550 °C gesputtert. Ferner weist das Verfahren bevorzugt den Schritt auf: Herstellen einer Bleizirkonattitanatschicht unmittelbar auf der PlatinschichtSchicht mit einem thermischen

Abscheideverfahren und einer Dicke von 0,2 bis 5 μπι, wodurch das Zwischenprodukt die Bleizirkonattitanatschicht aufweist. Hierbei ist es bevorzugt, dass bei der pixelartigen

Strukturierung der Platinschicht gleichzeitig die

Bleizirkonattitanatschicht durch Äbtragen von überflüssigen Bereichen der Bleizirkonattitanatschicht strukturiert wird, wodurch auf den Bodeneiektroden von den verbleibenden Bereichen der Bleizirkonattitanatschicht Bleizirkonattitanatpixel der Pixelen ausgebildet werden. Das Verfahren weist ferner bevorzugt den Schritt auf:

Herstellen einer semitransparenten, elektrisch leitenden

Elektrodenschicht unmittelbar auf der

Bleizirkonattitanatschicht mit einem thermischen

Abscheideverfahren, wodurch das Zwischenprodukt die

Elektrodenschicht aufweist. Hierbei ist es bevorzugt, dass die Elektrodenschicht aus Platin oder einer Nickel-Eisen-Verbindung oder einer Nickel-Chrom-Verbindung ist. Bei der pixelartigen Strukturierung der Platinschicht und der

Bleizirkonattitanatschicht werden bevorzugt gleichzeitig die Elektrodenschicht durch Abtragen von überflüssigen Bereichen der zweiten Platinschicht strukturiert wird, wodurch auf den Bleizirkonattitanatpixel von den verbleibenden Bereichen der zweiten Platinschicht Kopfelektroden der Pixel ausgebildet werden .

Außerdem ist es bevorzugt, dass das thermisches

Abscheideverfahren ein Sputter-Verfahren ist.

Im Folgenden wird ein bevorzugtes Ausführungsbeispiel eines mit dem erfindungsgemäßen Verfahren hergestellten Mikrosystems anhand der beigefügten schematischen Zeichnungen erläutert. Es zeigen :

Figur 1 eine Querschnittsdarstellung des Ausführungsbeispiels des mit dem erfindungsgemäßen Verfahren hergestellten

Mikrosystem und

Figur 2 eine Draufsicht des Ausführungsbeispiels aus Figur 1» Wie es aus Figuren 1 und 2 ersieht1 ich ist weist ein als ein

Mikrosystem hergestellter Infrarotlichtsensorchip 1 ein

Substrat 2 auf, das seinerseits einen Rahmen 3 und eine Membran 4 aufweist. Auf dem Rahmen 3 ist die Membran 4 angebracht, so dass von dem Rahmen 3 die Membran 4 abgestützt und aufgespannt ist . Die Membran 4 wei st eine Basisschicht 5 , die eine

thermische Siliziumoxidschicht ist, und eine Trägerschicht 6 auf, die eine Siliziumoxiddünnschicht ist.

Auf der Trägerschicht 6 sind ein erster Infrarotlichtsensor 7 mit einer ersten Bodenelektrode 8 aus Platin, einem ersten Bleizirkonattitanatpixel 9 mit einem hohen Anteil an Zirkon und einer ersten Kopfelektrode 10 aus Platin sowie ein zweiter Infrarotlichtsensor 11 mit einer zweiten Bodenelektrode 8 aus Platin, einem zweiten Bleizirkonattitanatpixel 9 mit einem hohen Anteil an Zirkon und einer zweiten Kopfelektrode 10 aus Platin angeordnet. Die Bleizirkonattitanatpixel 9, 13 sind jeweils zwischen ihren Bodenelkroden 8, 12 und ihren

Kopfelektroden 10, 14 angeordnet, wobei die Bodenelektroden 8, 12 direkt auf der Trägerschicht 6 angeordnet sind.

Die Kopfelektroden 10, 14 sind semitransparent ausgebildet, so dass Infrarotlicht von außen auf die Bleizirkonattitanatpixel 9, 13 treffen kann. Der Abstand 15 zwischen den

Infrarotlichtsensoren 7 , 11 ist derart groß gewählt , dass das Übersprechen zwischen den Infrarotlichtsensoren 7, 11 innerhalb eines noch zulässigen Ausmaßes ist. Die Basisschicht 5 hat eine Dicke 16 zwischen 200 nm und 1000 nm und die Trägerschicht 6 hat eine Dicke 17 von 100 nm bis 700 nm, wohingegen die

Bodenelektroden 8, 12 eine Dicke 18 von 40 nm bis 200 nm haben. Die Bleizirkonattitanatpixel 9, 13 haben eine Dicke 19 von wenigen Mikrometern, insbesondere von 2 bis 5 μπι. Die

Kopfelektroden 10, 14 haben eine Dicke 20 von 3 bis 200 nm.

Zum Herstellen des Infrarotlichtsensorchips sind folgende

Schritte durchzuführen : Die thermische Siliziumoxidschicht wird an der Oberfläche eines Siliziumwafers als die Basisschicht 5 mit der Dicke 16 durch Oxidation des Siliziumwafers

hergestellt. Ferner wird die Siliziumoxiddünnschicht

unmittelbar auf der Basisschicht 5 als die Trägerschicht 6 mit der Dicke 17 durch ein thermisches Abscheideverfahren

hergestellt. Eine Platinschicht wird danach unmittelbar auf die Trägerschicht 17 mit der Dicke 18 bei 300 °C bis 550°C

gesputter . Anschließend wird eine Bleizirkonattitanatschicht unmittelbar auf die Platinschichtschicht mit einem thermischen Abscheideverfahren und der Dicke 19 aufgebracht. Unmittelbar auf die Bleizirkonattitanatschicht wird anschließend eine semitransparente, elektrisch leitende Elektrodenschicht aus Platin oder einer Nickel-Eisen-Verbindung oder einer Nickel- Chrom-Verbindung mit einem thermischen Äbscheideverfahren und der Dicke 20 aufgebracht.

Anschließend wird der Siliziumwafer mit der Basisschicht 5, der

Trägerschicht 6, der Platinschicht, der

Bleizirkonattitanatschicht und der Elektrodenschicht auf

Raumtemperatur abgekühlt. Alternativ ist denkbar die

Elektrodenschicht erst nach der Abkühlung auf die

Bleizirkonattitanatschicht aufzubringen. Nach dem Abkühlen stellen sich sowohl in der Basisschicht 5 als auch in der

Trägerschicht 6 Druckspannungen und in der Platinschicht

Zugspannungen ein. Die Druckspannungen in der Trägerschicht 6 sind etwa um fünf- bis zehnmal kleiner als in der Basisschicht 5 und die Zugspannungen in der Platinschicht liegen etwa bei 5 bis 20 MPa.

Es wird ferner eine pixelartige Strukturierung vorgenommen, wobei überflüssige Bereiche der Platinschicht, der

Bleizirkonattitanatschicht und der Elektrodenschicht abgetragen werden, so dass die Infrarotlichtsensoren 7, 11 im Abstand 15 zueinander herausgearbeitet werden . Schließlich wird durch Materialabtragung an der der Basisschicht abgewandten Seite des Siliziumwafers eine Aussparung hergestellt, so dass vom

Siliziumwafer der Rahmen 3 verbleibt, von dem die Membran 4 gebildet von der Basisschicht 5 und der Trägerschicht 6 aufgespannt wird. Nach der pixelartigen Strukturierung liegen in den

Bodenelektroden 8, 12 Zugspannungen vor, deren Werte verglichen zu den Zugspannungen in der Platinschicht vor der

Strukturierung im Wesentlichen unverändert sind. An den Stellen der Trägerschicht 6 und der Basisschicht 5, an denen die

Bodenelektroden 8, 12 angeordnet sind, ergibt sich eine

Überkompensation der Druckspannungen in der Basisschicht 5 und der Trägerschicht 6 von den Zugspannungen in den

Bodenelektroden 8 , 12 derart , dass Zugspannungen und keine

Druckspannungen vorliegen. Somit dienen die Bodenelektroden 60 12 mit ihren Zugspannungen zur lokalen Kompensation der

Druckspannungen der Basisschicht 5 und der Trägerschicht 6. Es stellt sich die lokale Kompensation der Druckspannungen der Basisschicht 5 und der Trägerschicht 6 durch die

Bodenelektroden 8, 12 ein, obwohl die Platinschicht nach der Strukturierung des Infrarotlichtsensors nicht mehr durchgängig auf der Oberfläche der Trägerschicht 6 vorhanden ist. Die

Zugspannungen, die aufgrund der Kompensationswirkung der

Bodenelektroden 8, 12 auf der Trägerschicht 6 und der

Basisschicht 5 wirken haben Werte bis etwa 50 MPa.

In Figur 2 ist die Kompensationswirkung der Bodenelektroden 8, 12 mit ersten und zweiten Rasterlinien 23, 24 angedeutet . Wäre die Kompensationswirkung der Bodenelektroden 8, 12 nicht vorhanden, würden die Raserlinien 23, 24 ein gleichmäßiges Raster bilden, wobei die ersten Rasterlinien 23 in Figur 2 senkrecht verlaufen und zu den senkrechten Abschnitten des Rands 21 der Trägerschicht 6 parallel und die zweiten

Rasterlinien 24 in Figur 2 waagrecht verlaufen und zu den waagerechten Abschnitten des Rands 21 der Trägerschicht 6 parallel verlaufen würden.

Aufgrund der Überlagerung der Zugspannungen in den

Bodenelektroden 8 , 12 mit den Druckspannungen in der

Trägerschicht 6 und der Basisschicht 5 ergibt sich eine

Verzerrung der Rasterlinien 23, 24, so dass im Bereich der Ränder 22 der Bodenelektroden 8 , 12 in der Trägerschicht 6 und der Basisschicht 5 Zonen 25 mit hoher Zugspannung und in der Mitte der Membran 4 in der Trägerschicht 6 und der Basisschicht 5 Zonen 25 mit niedriger Zugspannung ausbilden. Obwohl die Basisschicht 5 und die Trägerschicht derart dünn ausgebildet sind, bleibt die Membran 4 während des Abkühlens auf die Raumtemperatur unbeschädigt. Dies wird durch die

Kompensationswirkung der Bodenelektroden 8, 12 erzielt. Die Kompensationswirkung geht hauptsächlich von den Bodenelektroden 8, 12 aus. Einen Beitrag zur Kompensationswirkung leisten analog die Bleizirkonattitanatpixel 9, 13 und die

Kopfelektroden 10, 14. Der Beitrag der Kopfelektroden 10, 14 ist klein verglichen mit dem Beitrag der

Bleizirkonattitanatpixel 9, 13, da die Kopfelektroden 10, 14 aufgrund ihrer Semitransparenz sehr dünn ausgeführt sind.

Ferner sind die Spannungsgradienten in der Membran 4 derart moderat, dass die Membran 4 auch nach der Abkühlung eine hohe mechanische Stabilität hat. Das Siliziumoxid, aus dem die

Trägerschicht 6 und die Basisschicht 5 sind, hat vorteilhaft eine derart niedrige Wärmeleitfähigkeit, dass das Übersprechen zwischen den einzelnen Infrarotlichtsensoren 7, 11 gering ist. Dadurch hat Infrarotlichtsensorchip 1 ein vorteilhaft hohes 3 i gna1-Raseh-Yerhä1 nis insbesondere für Frequenzen, die kleiner als die thermische Grenzfrequenz sind.

Bezugszeichenliste

1 Pixelchip

2 Substrat

3 Rahmen

4 Membran

5 Bas i 3schicht

6 Trägerschicht

7 erstes Pixel

8 erste Bodenelekt ode

9 erste Bleizirkonattitanatpixel

10 erste Kopfelektrode

11 zweites Pixel

12 zweite Bodenelektrode

13 zweite Bleizirkonattitanatpixel

14 zweite Kopfelektrode

15 Abstand zwischen den Pixel

16 Dicke der Basisschicht

17 Dicke der Trägerschicht

18 Dicke der Bodenelektrode

19 Dicke der Bleizirkonattitanatpixel

20 Dicke der Kopfelektrode

21 Rand der Trägerschicht

22 Rand der Bodenelektrode

23 erste Rasterlinie

24 zweite Rasterlinie

25 Zone mit hoher Zugspannung

26 Zone mit niedriger Zugspannung