Herstellungsverfahren für ein PCM-Speicherelement und ent¬ sprechendes PCM-Speicherelement

Die vorliegende Erfindung betrifft ein Herstellungsverfahren für ein PCM-Speicherelement und ein entsprechendes PCM- Speicherelement.

Aus der US-A-5, 166, 758 ist ein PCM(phase change memory) - Speicherelement bekannt, bei der elektrische Energie dazu verwendet wird, um ein PCM-Material, typischerweise Chalkoge- nid-Legierungen (e.g. Ge2Sb2Tes) , zwischen der kristallinen Phase (hohe Leitfähigkeit, logisch "1") und der amorphen Pha- se (geringe Leitfähigkeit, logisch "0") umzuwandeln.

Die Umwandlung von der amorphen Phase in die kristalline Pha¬ se erfordert einen Wärmeimpuls mit einer Temperatur, die hö¬ her als die Glasübergangstemperatur, aber kleiner als die Schmelztemperatur ist, wohingegen die Umwandlung von der kri¬ stallinen Phase in die amorphe Phase einen Wärmeimpuls mit einer Temperatur größer als der Schmelztemperatur gefolgt von einem schnellen Abkühlen erfordert.

Beim obigen Beispiel Ge2Sb2Te5 liegt die Schmelztemperatur bei 600°C und die Glasübergangstemperatur bei 3000C. Die Kristal¬ lisierungszeit liegt typischerweise bei 50 ns .

Ein weiteres PCM(phase change memory) -Speicherelement mit ei- ner besonderen Kontaktstruktur ist aus der WO 00/57498 Al be¬ kannt, wobei ein Kontakt aus einem Seitenwandspacer gebildet ist.

Derartige PCM-Speicherelemente haben eine ganze Reihe vor- teilhafter Eigenschaften, beispielsweise Nicht-Flüchtigkeit, direkte Überschreibbarkeit, nicht-zerstörende Lesefähigkeit, schnelles Beschreiben/Löschen/Lesen, hohe Lebensdauer (1012 bis 1013 Schreib-/Lesezyklen) , hohe Packungsdichte, geringer Leistungsverbrauch und gute Integrierbarkeit mit Halbleiter- Standardprozessen. Insbesondere lassen sich in einem PCM- Speicherelement die bisher bekannten Konzepte SRAM, EEPROM und ROM vereinigen.

Eines der Hauptprobleme bei den bekannten PCM-Speicher- elementen liegt in der relativ hohen Wärmeerzeugung während der Programmier- und Löschoperationen. Als Abhilfe gegen die- se Probleme bietet sich eine Reduzierung der kontaktierten Elektrodenfläche zur Erhöhung der Stromdichte und somit zur Erniedrigung des Energieverbrauchs und der damit verbundenen Wärmeerzeugung an.

Aus IEDM 200136,05, Stefan Lai and Tyler Lowrey, "OUM - A 180 nm Nonvolatile Memory Cell Element Technology For Stand Alone and Embedded Applications", ist der aktuelle Status der Ent¬ wicklung von PCM-Speicherelementen (dort auch "OUM" (Ovonic Unified Memory) -Speicher genannt) in der 180 nm-Technologie zusammengefasst.

Daher ist es Aufgabe der vorliegenden Erfindung, ein Herstel¬ lungsverfahren für ein PCM-Speicherelement und ein entspre¬ chendes PCM-Speicherelement zu schaffen, die eine weitere Verringerung der Größe und damit der Wäremeerzeugung im Be¬ trieb ermöglicht.

Erfindungsgemäß wird dieses Problem durch das in Anspruch 1 angegebene Herstellungsverfahren und durch das in Anspruch 11 angegebene PCM-Speicherelement gelöst.

Die der vorliegenden Erfindung zugrunde liegende Idee besteht in der Anwendung eines sublithographischen Prozesses zur Ver¬ kleinerung der Kontaktfläche des PCM-Speicherelements . Insbe- sondere stellt die Erfindung eine Linermaskentechnik zur Aus¬ gestaltung der oberen Elektrode bereit. In den Unteransprüchen finden sich vorteilhafte Weiterbildun¬ gen und Verbesserungen des jeweiligen Gegenstandes der Erfin¬ dung.

Gemäss einer bevorzugten Weiterbildung sind die erste und zweite Leitungseinrichtung parallele Streifen.

Gemäss einer weiteren bevorzugten Weiterbildung erfolgt ein Vorsehen von zwei Segmenten des Maskenstreifens, wobei die beiden Segmente in der Mitte des Lochs einen Zwischenraum aufweisen, so dass sie jeweils nur über einem streifenförmi¬ gen Widerstandselement liegen.

Gemäss einer weiteren bevorzugten Weiterbildung werden die streifenförmigen Widerstandselemente an der Wand des Lochs durch folgende Schritte vorgesehen: Vorsehen eine Füllung aus dem Widerstandsmaterial in dem Loch; Rückätzen der Füllung; Vorsehen eines umlaufenden Spacers (25) in dem Loch oberhalb der rückgeätzten Füllung; Ätzen der Füllung unter Verwendung des Spacers als Maske; Entfernen des Spacers; und photolitho¬ graphisches Strukturieren der geätzten Füllung in die strei¬ fenförmigen Widerstandselemente.

Gemäss einer weiteren bevorzugten Weiterbildung werden die streifenförmigen Widerstandselemente an der Wand des Lochs durch folgende Schritte vorgesehen: Vorsehen einer Liner- schicht aus dem Widerstandsmaterial in dem Loch und auf der umliegenden Oberfläche des Isolationsmaterials; Durchführen einer Spacerätzung zum Entfernen der Linerschicht von dem Bo- den des Lochs und von der umliegenden Oberfläche des Isolati¬ onsmaterials; und photolithographisches Strukturieren der ge¬ ätzten Linerschicht in die streifenförmigen Widerstandsele¬ mente.

Gemäss einer weiteren bevorzugten Weiterbildung werden die streifenförmigen Widerstandselemente und die Füllung aus dem Isolationsmaterial im Loch zurückgeätzt, wobei die Schicht aus dem PCM-Material als Deckel im Loch vorgesehen wird.

Gemäss einer weiteren bevorzugten Weiterbildung werden die streifenförmigen Widerstandselemente um eine erste Tiefe und die Füllung aus dem Isolationsmaterial um eine zweite Tiefe, die geringere als die erste Tiefe ist, im Loch zurückgeätzt, wobei die Schicht aus dem PCM-Material als oberhalb der streifenförmigen Widerstandselemente umlaufender Spacer im Loch vorgesehen wird.

Gemäss einer weiteren bevorzugten Weiterbildung werden die sublithograpischen Maskenstreifen durch folgende Schritte ge¬ bildet: Vorsehen einer Hilfsschicht auf der leitenden Schicht; photolithographisches Strukturieren der Hilfsschicht in Blöcke, deren Ränder die Maskenstreifen festlegen; Vorse¬ hen einer Linerschicht aus dem Spacermaterial; Durchführen einer Spacerätzung der Linerschicht zum Bilden der Masken¬ streifen; und Entfernen der Hilfsschicht.

Gemäss einer weiteren bevorzugten Weiterbildung erfolgt das elektrische Anschließen der oberen Elektroden an die weitere Leitungseinrichtung durch folgende Schritte: Vorsehen einer Linerschicht und einer Isolationsschicht über der Struktur; Vorsehen von einem oder zwei Kontaktstöpseln zum Kontaktieren der oberen Elektroden in der Linerschicht und der Isolations¬ schicht; und Vorsehen einer Leiterbahn auf der Isolations¬ schicht zum Kontaktieren der von dem einem oder den zwei Kon¬ taktstöpseln.

Gemäss einer weiteren bevorzugten Weiterbildung wird eine Mehrzahl von Paaren erster und zweiter Leitungseinrichtungen vorgesehen wird und eine Mehrzahl von Löchern pro Paar in der Isolationsschicht mit vorgesehen werden, welche die erste und die zweite parallelen Leitungseinrichtung jeweils abschnitts¬ weise freilegen. Ausfϋhrungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er¬ läutert.

Fig. Ia,b bis 10a,b zeigen schematische Darstellungen aufeinanderfol¬ gender Verfahrensstadien eines Herstellungsverfah¬ rens eines PCM-Speicherelements als erste Ausfüh¬ rungsform der vorliegenden Erfindung, und zwar je- weils in Draufsichtsperspektive und Querschnitts¬ perspektive;

Fig. lla,b zeigen schematische Darstellungen eines Herstel- lungsverfahrens eines PCM-Speicherelements als zweite Ausführungsform der vorliegenden Erfindung, und zwar jeweils in Draufsichtsperspektive und Querschnittsperspektive;

Fig. 12a,b bis 13a,b zeigen schematische Darstellungen eines Herstel¬ lungsverfahrens eines PCM-Speicherelements als dritte Ausführungsform der vorliegenden Erfindung, und zwar jeweils in Draufsichtsperspektive und Querschnittsperspektive; und

Fig. 14a,b bis 18a,b zeigen schematische Darstellungen eines Herstel¬ lungsverfahrens eines PCM-Speicherelements als vierte Ausführungsform der vorliegenden Erfindung, und zwar jeweils in Draufsichtsperspektive und Querschnittsperspektive.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile. Die Querschnittsebene ist stets dieselbe und in Fig Ia,b durch die Buchstaben A-Aλ an¬ gedeutet (waagrechter Mittelschnitt des Locks 5a) . Fig. Ia,b bis 10a,b zeigen schematische Darstellungen aufein¬ anderfolgender Verfahrensstadien eines Herstellungsverfahrens eines PCM-Speicherelements als erste Ausführungsform der vor- liegenden Erfindung, und zwar jeweils in Draufsichtsperspek¬ tive und Querschnittsperspektive.

In Fig. Ia bezeichnet Bezugszeichen 10 eine Isolations¬ schicht, beispielsweise ein Glas oder ein low-k-Material, in das zwei metallische Leiterbahnen Ma und Mb eingebettet sind.

Bezugszeichen 5a, 5b bezeichnen zwei rechteckige Löcher, wel¬ che in der Isolationsschicht 10 nebeneinander vorgesehen sind und die parallel verlaufenden Metall-Leiterbahnen Ma, Mb in jedem der Löcher 5a, 5b teilweise freilegen, wie in Fig. Ib dargestellt. Diese Löcher 5a, 5b können durch einen üblichen reaktiven Ionen-Ätzschritt gebildet werden, der auf den Me¬ tall-Leiterbahnen Ma, Mb stoppt.

In einem darauffolgenden Prozessschritt, der in Fig. 2a,b il¬ lustriert ist, werden die Löcher 5a, 5b mit einem Wider¬ standsmaterial, beispielsweise TiN oder WN, gefüllt. Die Wi¬ derstandsmaterialfüllung ist mit Bezugszeichen 20 bezeichnet. Anschließend wird die Widerstandsmaterialfüllung durch einen CMPschritt planarisiert und in den Löchern 5a, 5b durch einen reaktiven Ionen-Ätzprozess eingesenkt.

Im nächsten Prozessschritt wird über der gesamten Struktur eine Spacerschicht aus Siliziumnitrid oder TEOS mit einer Di- cke von typischerweise 40 nm abgeschieden und daraus durch einen Spacer-Ätzprozess Spacer 25 mit einer Breite von typi¬ scherweise 30 nm im oberen Bereich der Löcher 5a, 5b gebil¬ det. Die Spacer laufen entlang des gesamten inneren oberen Umfangs der Löcher 5a, 5b, wie in Fig. 2b deutlich erkennbar.

Daran anschließend erfolgt mit Bezug auf Fig. 3a,b ein weite¬ rer reaktiver Ionen-Ätzschritt, in dem die Spacer 25 als Mas- ke verwendet werden und in dem die Widerstandsmaterialfüllung 20 teilweise aus den Löchern 5a, 5b entfernt wird, so dass sie nur noch unterhalb der Spacer 25 ringstreifenförmig an den Wänden der Löcher 5a, 5b zurückbleibt. Dieser reaktive Ionen-Ätzprozess stoppt ebenfalls auf der Oberfläche der Me¬ tall-Leiterbahnen Ma, Mb und ist derart gewählt, dass er die Oberseite der Isolationsschicht 10 nicht angreift.

Weiter mit Bezug auf Fig. 4a,b werden im nächsten Prozess- schritt die Spacer 25 durch einen Ätzschritt selektiv gegen¬ über der resultierenden Struktur entfernt. Anschließend wird auf der Oberseite der Isolationsschicht 10 eine (nicht ge¬ zeigte) Photolackmaske vorgesehen, mittels derer die Wider¬ standsmaterialfüllung 20 in den Löchern 5a, 5b durch- geschnitten wird, so dass in den Löchern 5a, 5b U-förmige dünne Streifen auf den gegenüberliegenden linken und rechten Wandhälften zurückbleiben, wie in Fig. 4b erkennbar.

Nach Durchtrennen der Widerstandsmaterialfüllung 20, das zweckmässigerweise ebenfalls durch einen reaktiven Ionen- Ätzschritt realisiert wird, sind die unteren Elektroden je¬ weils zweier PCM-Speicherzellen in demselben Loch 5a bzw. 5b fertiggestellt.

Danach erfolgt ein Entfernen der Photolackmaske von der Ober¬ fläche der Isolationsschicht 10. Im anschließenden Prozess¬ schritt wird über der resultierenden Struktur TEOS-Isola- tionsmaterial abgeschieden und zurückpoliert, so dass eine Isolationsmaterialfüllung 30 in den Löchern 5a, 5b zurück- bleibt. Beim Rückpolieren, das durch einen CMPschritt er¬ folgt, wird ebenfalls ein Abschnitt der Oberfläche der Isola¬ tionsschicht 10 entfernt, der gemäß Fig. 4a über der Obersei¬ te der verbleibenden Hälften der Widerstandsmaterialfüllung 20 übersteht. Somit ist die Oberseite der verbleibenden Hälf- ten der Widerstandsmaterialfüllung 20 letztendlich in einer Ebene wie die Oberseite der Isolationsschicht 10 und der Iso¬ lationsmaterialfüllung 30, wie aus Fig. 5a ersichtlich. In einem darauffolgenden Prozessschritt erfolgt ein Einsenken der verbleibenden Hälften der Widerstandsmaterialfüllung 20 in den Löchern 5a, 5b und ebenfalls ein Einsenken der Isola- tionsmaterialfüllung 30 um dieselbe Tiefe. Danach wird über der resultierenden Struktur ein PCM-Material, beispielsweise durch Sputtern, abgeschieden, hier Ge2Sb2Ti5, und in einem weiteren CMPschritt zurückpoliert, was zum in Fig. βa, βb ge¬ zeigten Zustand führt, gemäß dem die PCM-Schicht 35 gleicher- maßen einen Deckel der Löcher 5a, 5b bildet.

Anschließend erfolgt mit Bezug auf Fig. 7a, 7b das Abscheiden einer leitenden Schicht 40 über der gesamten Struktur und ei¬ ner Hilfsschicht 45 aus Polysilizium über der leitenden Schicht 40.

Wie in Fig. 7b illustriert, wird dann die Polysilizium-Hilfs- schicht 45 mittels einer (nicht gezeigten) Photolackmaske streifenförmig strukturiert.

Die Strukturierung erfolgt senkrecht zur Verlaufsrichtung der Metallstreifen Ma, Mb und derart, dass die Löcher 5a, 5b etwa zur Hälfte überdeckt sind. In einem weiteren Prozessschritt wird dann über der strukturierten Hilfsschicht 45 eine Liner- schicht aus TEOS abgeschieden und einer Spacer-Ätzung unter¬ worfen, so dass Spacerstreifen oberhalb der Löcher 5a, 5b im wesentlichen senkrecht zu den Metall-Leiterbahnen 5a, 5b ver¬ laufen. Dieser Prozessschritt hat den wesentlichen Vorteil, dass er sublithographische Spacerstreifen 50 schafft, deren Größe wesentlich kleiner als die lithographische Auflösung gestaltet werden kann. Die Dicke der TEOSschicht beträgt üb¬ licherweise 40 nm.

Weiter mit Bezug auf Fig. 8a,b wird nach Bildung der Spacerstreifen 50 die Polysilizium-Hilfsschicht 45 entfernt und dann eine Photolackmaske 55 über der resultierenden Struktur gebildet, welche Streifen aufweist, die über den Me¬ tall-Leiterbahnen Ma, Mb verlaufen.

In einem anschließenden Ätzprozess werden dann unter Verwen- düng der Photolackmaske 55 die Spacerstreifen 50 aufgeschnit¬ ten und verbleiben nur unterhalb der Photolackmaske 55 zu¬ rück. Daran anschließend erfolgt mit Bezug auf Fig. 9a, 9b ein Entfernen der Photolackmaske 55 und daran anschließend eine reaktive Ionen-Ätzung der Schicht 40 und der darunter- liegenden PCM-Schicht 35, wobei die verbleibenden Segmente des Spacerstreifens 50 als Ätzmaske dienen.

Schließlich werden die Segmente der- Spacerstreifen 50 in ei¬ nem weiteren Ätzschritt selektiv entfernt, was zur in Fig. 9a, 9b gezeigten Struktur führt. Diese Struktur weist den Vorteil auf, dass zwischen dem als untere Elektrode fungie¬ renden Widerstandsmaterialfüllungshälften 20 und den aus als obere Elektrode fungierenden Streifen 40 nur ein kleines Vo¬ lumen der PCM-Schicht 35 vorgesehen ist, welches später im Betrieb vom Strom durchflössen wird.

In Fig. 10a, 10b sind die abschließenden Prozessschritte zur Kontaktierung der Streifen der Schicht 40, die als obere E- lektrode fungieren, dargestellt. In üblicher Weise wird über der Schicht eine Siliziumnitrid-Linerschicht 60 mit einer Di¬ cke von ca. 30 nm als Ätzstopp abgeschieden und daran an¬ schließend eine weitere Isolationsschicht 75 darüber vorgese¬ hen. In der Isolationsschicht 75 werden Kontaktstöpsel 70 durch eine übliche Kontaktloch-Technik gebildet. Schließlich werden metallische Anschlussstreifen 80 über der resul¬ tierenden Struktur zum Anschließen der Kontaktstöpsel 70 vor¬ gesehen, was zur in Fig. 10a, 10b gezeigten Struktur führt.

Besonders hervorgehoben mit einem "x" in Fig. 10a, 10b ist das geringe Volumen der PCM-Schicht 35, welches im Betrieb zwischen den Phasen kristallin/amorph umgewandelt wird. Durch die kleine sublithographische Ausgestaltung dieses Volumens infolge der durch die besagte Liner-Technik strukturierten Streifen 40 der oberen Elektroden reicht ein geringerer Strom aus, um dennoch eine ausreichend hohe Stromdichte zu erzie¬ len, die zur Phasenumwandlung des PCM-Materials benötigt wird. Die Wärmeentwicklung findet dabei nur in einem sehr kleinen Volumen statt.

Fig. lla,b zeigen schematische Darstellungen eines Herstel¬ lungsverfahrens eines PCM-Speicherelements als zweite Ausfüh- rungsform der vorliegenden Erfindung, und zwar jeweils in Draufsichtsperspektive und Querschnittsperspektive.

Bei der in Fig. IIa, IIb gezeigten zweiten Ausführungsform wird der Anschluss der Streifen 40 der oberen Elektroden auf unterschiedliche Art und Weise realisiert. Insbesondere wird dort nach Vorsehen der Linerschicht 60 und der Isolations¬ schicht 75 ein Kontaktstöpsel 70' derart in der Mitte ober¬ halb der Löcher 5a, 5b gebildet, dass gegenüberliegende Streifen 40 gleichzeitig kontaktiert werden. Dies kann beim Anordnen der Speicherelemente in einem Zellenfeld vorteilhaft sein. Jedoch ist diese Lösung mit einer höheren Wärmeerzeu¬ gung verbunden, da ein größeres Volumen der Streifen aus dem PCM-Material 35 zum Phasenwechsel beiträgt.

Fig. 12a,b bis 13a,b zeigen schematische Darstellungen eines Herstellungsverfahrens eines PCM-Speicherelements als dritte Ausführungsform der vorliegenden Erfindung, und zwar jeweils in Draufsichtsperspektive und Querschnittsperspektive.

Bei der dritten Ausführungsform werden die Hälften der Wider¬ standsmaterialfüllung 20, welche als untere Elektroden die¬ nen, auf unterschiedliche Weise hergestellt. Insbesondere wird bei dieser Ausführungsform ausgegangen vom Zustand gemäß Fig. Ia,b, woran anschließend keine Widerstandsmaterialfül- lung 20 vorgesehen wird, sondern eine Linerschicht 20' aus dem Widerstandsmaterial durch ein ALD- oder CVD-Verfahren ab¬ geschieden wird. Diese wird anschließend durch eine selektive Spacer-Ätzung derart strukturiert, dass sie nur an den Wänden der Löcher 5a, 5b zurückbleibt, was zum in Fig. 12a, 12b ge¬ zeigten Prozesszustand führt.

Weiter mit Bezug auf Fig. 13a, 13b wird dann ein Lithogra¬ phieschritt entsprechend dem Lithographieschritt, der im Zu¬ sammenhang mit Fig. 4a, 4b erläutert wurde, durchgeführt, um die an den Wänden der Löcher 5a, 5b verbleibende Linerschicht 20' aus dem Widerstandsmaterial durchzuschneiden und die be- reits erläuterten U-förmigen Hälften an den gegenüberliegen¬ den linken und rechten Wänden der Löcher 5a, 5b zu bilden. Abschließend erfolgt in Analogie zu Fig. 5a, 5b das Abschei¬ den und Rückpolieren einer Isolationsmaterialfüllung aus Ti- OS, was zum in Fig. 13a, 13b gezeigten Prozesszustand führt. Das Verfahren wird daran anschließend weitergeführt, wie im Zusammenhang mit der obigen ersten Ausführungsform in den Fig. βa, βb bis 10a, 10b erläutert.

Fig. 14a,b bis 18a,b zeigen schematische Darstellungen eines Herstellungsverfahrens eines PCM-Speicherelements als vierte Ausführungsform der vorliegenden Erfindung, und zwar jeweils in Draufsichtsperspektive und Querschnittsperspektive.

Bei der vierten Ausführungsform ist der Ausgangszustand der in Fig. 4a, 4b gezeigte Zustand nach dem Durchtrennen der Wi¬ derstandsmaterialfüllung 20 an den Wänden der Löcher 5a, 5b.

In einem darauffolgenden Prozessschritt erfolgt zunächst ein Rückätzen der Widerstandsmaterialfüllung 20' ' um eine erste Tiefe und ein Rückätzen der Isolationsmaterialfüllung 30 um eine zweite Tiefe, die geringer als die erste Tiefe ist. Im Anschluss daran wird über der resultierenden Struktur eine PCM-Schicht 35 abgeschieden und einer Spacer-Ätzung unterwor¬ fen, was zum in Fig. 14a, 14b gezeigten Prozesszustand führt.

Weiter mit Bezug auf Fig. 15a, 15b wird über der resultieren¬ den Struktur zunächst eine Schicht 40 für die oberen Elektro- den und darüber eine Hilfsschicht 45 aus Polysilizium abge¬ schieden.

Wie bereits im Zusammenhang mit Fig. 7b ausführlich erläu- tert, folgt dann ein Strukturieren der Polysilizium- Hilfsschicht 45 und die Bildung von Spacerstreifen 50 in senkrecht zu den Metallstreifen Ma, Mb verlaufender Richtung,

Ebenfalls wie bereits erläutert, wird dann eine Photolackmas- ke 55 auf der resultierenden Struktur gebildet und damit die Spacerstreifen 50 in Segmente unterteilt. Nach Entfernen der Photolackmaske 55 erfolgt ein Ätzen der Schicht 40 und der darunterliegenden PCM-Schicht 35 unter Verwendung der Spacerstreifensegmente als Maske. Nach Entfernen der Spacerstreifensegmente 50 erhält man die in Fig. 17a, 17b ge¬ zeigte Struktur, welche in Analogie zur ersten Ausführungs- form sublithographische leitende Streifen 40 als obere Elekt¬ roden aufweist.

Auch bei dieser vierten Ausführungsform ist das Volumen der PCM-Schicht 35, welche zum Phasenwechsel beiträgt, sehr ge¬ ring, so dass nur ein überaus niedriger Energiebedarf zur Phasenumwandlung vorliegt.

Die in Fig. 18a, 18b gezeigte Art der Kontaktierung der Streifen 40 der oberen Elektroden entspricht der mit Bezug auf Fig. 10a, 10b erläuterten Kontaktierung.

Obwohl die vorliegende Erfindung vorstehend anhand eines be- vorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Wei¬ se modifizierbar.

Insbesondere ist die Auswahl der Schichtmaterialien bzw. Füllmaterialien nur beispielhaft und kann in vielerlei Art variiert werden. Obwohl bei den vorhergehenden Ausführungsformen das PCM- Speicherelement zwischen zwei benachbarten Metallebenen vor¬ gesehen worden ist, ist die vorliegende Erfindung nicht dar¬ auf beschränkt, und allgemein können die erfindungsgemäßen PCM-Speicherelemente zwischen beliebigen leitfähige Schichten angeordnet werden, beispielsweise zwischen Substrat und einer darüberliegenden Metallebene.

Auch können die Leitungseinrichtungen nicht nur als Leiter- bahnen ausgeführt werden, sondern z.B. auch als Diffusionsge¬ biete o.a. Bezugszeichenliste

10 Isolationsschicht Ma,Mb Metall-Leiterbahnen 5a, 5b Löcher 20 Widerstandsmaterialfüllung 20 λ,20 Λ Λ Widerstandsmateriallinerschicht 25 Spacer 30 Isolationsmaterialfüllung 35 PCM-Schicht 40 Schicht 45 Hilfsschicht 50 Spacerstreifen 60 Linerschicht 70,70x Kontaktstöpsel 75 Isolationsschicht 80 Metallstreifen