Verfahren zur Herstellung einer Mehrzahl von

optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Die vorliegende Anmeldung betrifft ein Verfahren zur

Herstellung von optoelektronischen Halbleiterchips und einen optoelektronischen Halbleiterchip .

Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldungen 102013105550.8 und 102013109316.7, deren Offenbarungsgehalte hiermit durch Rückbezug aufgenommen werden .

Leuchtdioden-Halbleiterchips weisen oftmals zur elektrischen Kontaktierung auf der Vorderseite einen elektrischen Anschluss auf, der über eine Drahtbondverbindung elektrisch kontaktiert wird. Eine solche Drahtbondverbindung erschwert jedoch

kompakte Ausführungen des LED-Gehäuses und stellt zudem ein zusätzliches Ausfallrisiko dar.

Eine Aufgabe ist es, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips anzugeben, mit dem auf einfache und kostengünstige Weise Halbleiterchips hergestellt werden können, die sich durch gute optoelektronische

Eigenschaften auszeichnen. Weiterhin soll ein

optoelektronischer Halbleiterchip angegeben werden, der sich durch eine hohe Effizienz auszeichnet.

Diese Aufgabe wird durch ein Verfahren beziehungsweise einen optoelektronischen Halbleiterchip gemäß den unabhängigen

Patentansprüchen gelöst. Weitere Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen

Patentansprüche .

In einer Ausführungsform umfasst das Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips folgende Verfahrensschritte : a) Abscheiden einer Halbleiterschichtenfolge mit einem zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich, der zwischen einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht angeordnet ist, auf einem

AufwachsSubstrat ; b) Ausbilden einer Vielzahl von Ausnehmungen, die sich durch die zweite Halbleiterschicht und den aktiven Bereich hindurch in die erste Halbleiterschicht hinein erstrecken; c) Bereitstellen eines Trägers; d) Befestigen der Halbleiterschichtenfolge an dem Träger durch Herstellung einer metallischen Verbindungsschicht, welche die Halbleiterschichtenfolge und den Träger zumindest

bereichsweise verbindet; e) Ausbilden einer Vielzahl von Aussparungen im Träger; f) Ausbilden einer Vielzahl von ersten Kontakten und einer Vielzahl von zweiten Kontakten, wobei jeder der ersten

Kontakte über einen aus einer Vielzahl von ersten Bereichen der metallischen Verbindungsschicht und durch mindestens eine der Ausnehmungen hindurch elektrisch leitend mit der ersten Halbleiterschicht und jeder der zweiten Kontakte über einen aus einer Vielzahl von den ersten Bereichen elektrisch

isolierten zweiten Bereichen der metallischen Verbindungsschicht elektrisch leitend mit der zweiten Halbleiterschicht verbunden werden und wobei die ersten

Kontakte durch die Aussparungen hindurch elektrisch leitend mit den ersten Bereichen oder die zweiten Kontakte durch die Aussparungen hindurch elektrisch leitend mit den zweiten

Bereichen verbunden werden. Genauer ist jeder der ersten

Kontakte durch mindestens eine der Aussparungen hindurch elektrisch leitend mit einem der ersten Bereiche verbunden. Alternativ ist jeder der zweiten Kontakte durch eine der

Aussparungen hindurch elektrisch leitend mit einem der zweiten Bereiche verbunden; und g) Vereinzeln des Trägers mit der Halbleiterschichtenfolge in die Vielzahl von optoelektronischen Halbleiterchips, wobei jeder Halbleiterchip mindestens eine Ausnehmung, mindestens eine Aussparung, mindestens einen ersten Bereich und

mindestens einen zweiten Bereich aufweist.

Auf diese Weise werden optoelektronische Halbleiterchips bereitgestellt, deren beiden Kontakte auf der der

Emissionsseite abgewandten Oberfläche des fertigen Bauteils angeordnet sind.

Dass eine Schicht oder ein Element „auf" oder „über" einer anderen Schicht oder einem anderen Element angeordnet oder aufgebracht ist, kann dabei hier und im Folgenden bedeuten, dass die eine Schicht oder das eine Element unmittelbar im direkten mechanischen und/oder elektrischen Kontakt auf der anderen Schicht oder dem anderen Element angeordnet ist.

Weiterhin kann es auch bedeuten, dass die eine Schicht oder das eine Element mittelbar auf beziehungsweise über der anderen Schicht oder dem anderen Element angeordnet ist. Dabei können dann weitere Schichten und/oder Elemente zwischen der einen und der anderen Schicht angeordnet sein. Dadurch, dass die Aussparungen erst nach dem Befestigen der Halbleiterschichtenfolge an dem Träger durch Herstellung einer metallischen Verbindungsschicht ausgebildet werden, ist nur ein relativ geringer Justageaufwand erforderlich, um die zu verbindenden Elemente gegeneinander auszurichten. Wesentlich ist, dass das Bereitstellen eines gänzlich unstrukturierten Trägers, das heißt eines Trägers, welcher insbesondere keine lateralen Strukturierungen auf einer seiner Hauptflächen aufweist, für die Durchführung des erfindungsgemäßen

Verfahrens ausreichend ist. Unter einer lateralen Richtung wird insbesondere eine Richtung parallel zu einer

Haupterstreckungsebene des Trägers und/oder der

Halbleiterschichtenfolge, insbesondere der ersten oder zweiten Halbleiterschicht verstanden. Beispielsweise kann als Träger eine handelsübliche Siliziumscheibe verwendet werden.

Das Befestigen der Halbleiterschichtenfolge an dem Träger erfolgt effizient in einem Scheibenverbund und nutzt eine metallische Verbindungstechnik, insbesondere Weichlöten und isothermes Erstarren, deren Toleranz gegen Unebenheiten und Rauigkeiten hoch ist und einen separaten

Planarisierungsschritt erspart.

Durch die genannte Verzögerung der Ausbildung von Aussparungen im Träger können auch Verbindungstechniken bei erhöhter

Temperatur zur Anwendung kommen. Dies wäre nicht möglich, wenn der Träger bereits vor der Verbindung mit der

Halbleiterschichtenfolge mit den Aussparungen versehen werden würde, da aufgrund inhomogenen thermischen

Ausdehnungsverhaltens, welche die verschiedenen Teilstrukturen aufweisen, eine zuverlässige Justage vereitelt werden würde.

Vorteilhaft ist bei dem erfindungsgemäßen Verfahren außerdem, dass nach dem Befestigen der Halbleiterschichtenfolge an dem Träger das Aufwachssubstrat als mechanischer Stabilisator dient, während die Aussparungen in dem gegebenenfalls

gedünnten Träger eingebracht werden. Die Verfahrensschritte a) bis c) können parallel oder

nacheinander durchgeführt werden. Anschließend erfolgen die Verfahrensschritte d) bis h) in der beanspruchten Reihenfolge.

Gemäß zumindest einer Ausführungsform wird vor dem Befestigen der Halbleiterschichtenfolge an dem Träger auf der dem

Aufwachssubstrat abgewandten Seite der

Halbleiterschichtenfolge eine erste metallische Teilschicht ausgebildet. Des Weiteren wird auf einer ersten Hauptfläche des Trägers eine zweite metallische Teilschicht ausgebildet. Sodann wird beim Befestigen der Halbleiterschichtenfolge an dem Träger eine Herstellung der metallischen

Verbindungsschicht dadurch bewirkt, dass die erste metallische Teilschicht und die zweite Teilschicht zumindest bereichsweise Stoffschlüssig miteinander verbunden werden, insbesondere durch einen Lötprozess.

Gemäß zumindest einer Ausführungsform umfasst die erste metallische Teilschicht eine Vielzahl von ersten

Teilschichtsbereichen und eine Vielzahl von von den ersten Bereichen elektrisch isolierten zweiten Teilschichtsbereichen.

Gemäß zumindest einer Ausführungsform werden vor dem Ausbilden der ersten und zweiten Kontakte Teile der metallischen

Verbindungsschicht entfernt, sodass eine Vielzahl von ersten Bereichen und eine Vielzahl von von den ersten Bereichen elektrisch isolierten zweiten Bereichen entstehen. Dies bedeutet, dass die metallische Verbindungsschicht in Bereiche mit verschiedenen Polaritäten aufgeteilt wird, welche

entsprechend mit den unterschiedlichen Kontakten elektrisch leitend verbunden werden. Diese Auftrennung ist erforderlich, da als Verbindungsschicht zwischen der

Halbleiterschichtenfolge und dem Träger eine metallische und somit elektrisch leitende Schicht verwendet wird.

Gemäß zumindest einer Ausführungsform werden die Aussparungen in dem Träger mittels eines Ätzprozesses ausgebildet. Ebenso kann die Auftrennung der metallischen Verbindungsschicht in voneinander isolierte Bereichen unter Verwendung eines

Ätzprozesses geschehen. Gemäß zumindest einer Ausführungsform wird vor dem Ausbilden von ersten und zweiten Kontakten eine Isolationsschicht aufgebracht, welche die Seitenflächen der Aussparungen und zumindest teilweise eine zweite der

Halbleiterschichtenfolge abgewandte Hauptfläche des Trägers bedeckt. Bevorzugt erstreckt sich die Isolationsschicht bis in die Bereiche zwischen den ersten und zweiten Bereichen der metallischen Verbindungsschicht, sodass die Isolationsschicht für eine effektive Trennung der Polaritäten auf Ebene der Kontakte und der metallischen Verbindungsschicht sorgt.

Gemäß zumindest einer Ausführungsform wird der Träger nach dem Befestigen der Halbleiterschichtenfolge gedünnt. Hierdurch wird das Ausbilden der Vielzahl von Aussparungen im Träger im folgenden Verfahrensschritt erleichtert. Bevorzugt weist der gedünnte Träger eine Dicke zwischen 50 ym und 500 ym,

besonders bevorzugt zwischen 100 ym und 200 ym auf.

Gemäß zumindest einer Ausführungsform wird das

Aufwachssubstrat entfernt, sodass ein Dünnfilm-Halbleiterchip mit den aus dem Stand der Technik bekannten Vorteilen

bereitgestellt wird.

Gemäß zumindest einer Ausführungsform umfasst der

optoelektronische Halbleiterchip einen Halbleiterkörper, der eine Halbleiterschichtenfolge mit einem zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich, der zwischen einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht angeordnet ist, sowie mindestens eine

Ausnehmung aufweist, die sich durch die zweite

Halbleiterschicht und den aktiven Bereich in die erste

Halbleiterschicht hinein erstreckt und zumindest teilweise mit elektrisch leitfähigem Material gefüllt ist. Außerdem umfasst der Halbleiterchip einen Träger mit mindestens einer

Aussparung sowie eine metallische Verbindungsschicht zwischen dem Halbleiterkörper und dem Träger. Bevorzugt ist die

metallische Verbindungsschicht eine nicht einfach

zusammenhängende Schicht. Des Weiteren ist bevorzugt, dass die metallische Verbindungsschicht mindestens ein Element mit niedrigem Schmelzpunkt, also eine Element aus der Gruppe Bi, In, Sn, oder ein Weichlot aufweist.

Die metallische Verbindungsschicht umfasst einen ersten

Bereich und einen von dem ersten Bereich elektrisch isolierten zweiten Bereich. Der erste Bereich ist durch die Ausnehmung hindurch elektrisch leitend mit der ersten Halbleiterschicht verbunden .

Der zweite Bereich ist elektrisch leitend mit der zweiten Halbleiterschicht verbunden. Außerdem umfasst der

optoelektronische Halbleiterchip einen ersten Kontakt und einen zweiten Kontakt. Der erste Kontakt ist durch die

Aussparung hindurch elektrisch leitend mit dem ersten Bereich der metallischen Verbindungsschicht verbunden. Alternativ ist der zweite Kontakt durch die Aussparung hindurch elektrisch leitend mit dem zweiten Bereich der metallischen

Verbindungsschicht verbunden. Gemäß zumindest einer Ausführungsform sind der erste Kontakt und der zweite Kontakt zumindest teilweise auf einer dem

Halbleiterkörper abgewandten zweiten Hauptfläche des Trägers angeordnet .

Gemäß zumindest einer Ausführungsform ist der erste Kontakt über den Träger elektrisch leitend mit dem ersten Bereich verbunden. Alternativ ist der zweite Kontakt über den Träger elektrisch leitend mit dem zweiten Bereich der metallischen Verbindungsschicht verbunden. Dies setzt voraus, dass der Träger elektrisch leitfähig ist. Beispielsweise kann der Träger aus einem dotierten Halbleitermaterial bestehen oder dieses enthalten. Bevorzugt grenzt der Träger zumindest bereichsweise unmittelbar an den ersten Bereich und/oder an den zweiten Bereich der metallischen Verbindungsschicht an. Hierdurch kann über die Grenzfläche zwischen dem Träger und dem ersten Bereich und/oder dem zweiten Bereich der

metallischen Verbindungsschicht hinweg ein Stromfluss

erfolgen .

Gemäß zumindest einer Ausführungsform weist der Träger mindestens eine erste und mindestens eine zweite Aussparung auf. Der erste Kontakt ist durch die erste Aussparung hindurch elektrisch leitend mit dem ersten Bereich der metallischen Verbindungsschicht verbunden. Zusätzlich ist der zweite

Kontakt durch die zweite Aussparung hindurch elektrisch leitend mit dem zweiten Bereich der metallischen

Verbindungsschicht verbunden. Gemäß dieser Ausführungsform sind somit beide Kontakte mit den elektrisch voneinander isolierten Teilbereichen der metallischen Verbindungsschicht und somit mit den verschiedenen Halbleiterschichten über Durchkontaktierungen durch den Träger verbunden. Gemäß zumindest einer Ausführungsform enthält der Träger Silizium, insbesondere dotiertes Silizium.

Gemäß zumindest einer Ausführungsform ist zwischen dem Träger und dem Halbleiterkörper eine Spiegelschicht angeordnet.

Bevorzugt ist die Spiegelschicht elektrisch leitend mit dem zweiten Bereich der metallischen Verbindungsschicht verbunden und somit auch mit der zweiten Halbleiterschicht. Gemäß zumindest einer Ausführungsform erstreckt sich die

Ausnehmung durch die Spiegelschicht hindurch. Zwischen der Spiegelschicht und dem ersten Bereich der metallischen

Verbindungsschicht ist vorzugsweise eine Isolationsschicht angeordnet. Des Weiteren kann zwischen dem ersten Bereich und dem zweiten Bereich der metallischen Verbindungsschicht ein ringförmig ausgebildeter Isolationssteg angeordnet sein.

Gemäß zumindest einer Ausführungsform ist der

optoelektronische Halbleiterchip oberflächenmontierbar ausgebildet.

Für die Herstellung des beschriebenen Halbleiterchips eignet sich insbesondere das vorstehend beschriebene

Herstellungsverfahren. Im Zusammenhang mit den Verfahren beschriebene Merkmale können daher auch für den Halbleiterchip herangezogen werden und umgekehrt.

Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in Verbindung mit den Figuren.

Es zeigen: Figuren 1 bis 10 ein Ausführungsbeispiel für ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips in schematischer Schnittansicht; und Figuren 11 bis 14 jeweils eine Rückansicht eines

fertiggestellten Halbleiterchips gemäß verschiedener Ausführungsbeispiele .

Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.

Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als

maßstäblich zu betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein .

Wie in Figur 1 gezeigt, wird zunächst ein Halbleiterkörper 2 sowie ein Träger 5 bereitgestellt, welche zur Herstellung von optoelektronischen Halbleiterchips miteinander verbunden werden .

Der Halbleiterkörper 2 weist ein Aufwachssubstrat 29 auf, auf welchem eine Halbleiterschichtenfolge 24 vorzugsweise

epitaktisch, beispielsweise mittels MOCVD, abgeschieden ist. Die Halbleiterschichtenfolge 24 weist eine dem

Aufwachssubstrat 29 zugewandte erste Halbleiterschicht 21, einen aktiven Bereich 20 und auf einer der ersten

Halbleiterschicht 21 abgewandten Seite des aktiven Bereichs eine zweite Halbleiterschicht 22 auf. Die erste

Halbleiterschicht 21 und die zweite Halbleiterschicht 22 sind bezüglich des Leitungstyps voneinander verschieden.

Beispielsweise kann die erste Halbleiterschicht 21 n-leitend und die zweite Halbleiterschicht p-leitend ausgebildet sein oder umgekehrt. Die erste Halbleiterschicht 21 und die zweite Halbleiterschicht 22 können jeweils mehrere Teilschichten umfassen .

Zur vereinfachten Darstellung ist in den Figuren lediglich ein Ausschnitt eines Waferverbunds gezeigt, aus dem bei der

Herstellung ein Halbleiterchip hervorgeht. Weiterhin wird lediglich exemplarisch die Herstellung einer Lumineszenzdiode, etwa einer Leuchtdiode beschrieben. Das Verfahren eignet sich jedoch auch für die Herstellung einer Laserdiode oder eines Strahlungsdetektors mit einem zum Empfangen von Strahlung vorgesehenen aktiven Bereich. Die Halbleiterschichtenfolge 24, insbesondere der aktive

Bereich 20, enthält vorzugsweise ein III-V-Verbindungs- Halbleitermaterial , im vorliegenden Ausführungsbeispiel

Galliumnitrid . III-V-Verbindungs-Halbleitermaterialien sind zur

Strahlungserzeugung im ultravioletten (Al _x In _y Gai- _x - _y N) über den sichtbaren (Al _x In _y Gai- _x - _y N, insbesondere für blaue bis grüne Strahlung, oder Al _x In _y Gai- _x - _y P, insbesondere für gelbe bis rote Strahlung) bis in den infraroten (Al _x In _y Gai- _x - _y As)

Spektralbereich besonders geeignet. Hierbei gilt jeweils

0 < x < l, O ^ y ^ l und x + y < 1, insbesondere mit x + 1, y + 1, x + 0 und/oder y + 0. Mit III-V- Verbindungs- Halbleitermaterialien, insbesondere aus den genannten

Materialsystemen, können weiterhin bei der Strahlungserzeugung hohe interne Quanteneffizienzen erzielt werden.

Der aktive Bereich 20 umfasst bevorzugt einen pn-Übergang, eine Doppelheterostruktur, einen Einfach-Quantentopf (SQW, Single quantum well) oder, besonders bevorzugt, eine Mehrfach- Quantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung. Die Bezeichnung Quantentopfstruktur entfaltet hierbei keine Bedeutung hinsichtlich der

Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.

Für die epitaktische Abscheidung, beispielsweise mittels

MOCVD, MBE oder LPE, einer Halbleiterschichtenfolge auf der Basis von Al _x In _y Gai- _x - _y N (nitridisches Verbindungs- Halbleitermaterial) eignet sich beispielsweise Saphir,

Siliziumkarbid oder Silizium.

Auf die Halbleiterschichtenfolge 24 ist eine Spiegelschicht 3 aufgebracht, beispielsweise mittels Aufdampfens oder

Sputterns . Die Spiegelschicht enthält vorzugsweise ein Metall oder eine metallische Legierung. Beispielsweise zeichnet sich Silber oder eine silberhaltige Legierung durch eine besonders hohe Reflektivität im sichtbaren Spektralbereich aus.

Alternativ kann die Spiegelschicht aber auch Nickel, Chrom, Palladium, Rhodium, Aluminium, Zink oder Gold enthalten oder eine metallischen Legierung mit zumindest einem der genannten Metalle aufweisen. Für den roten bis infraroten

Spektralbereich eignet sich beispielsweise eine Gold-Zink- Legierung .

Das Aufwachssubstrat 29 besteht in dem vorliegenden

Ausführungsbeispiel aus Saphir.

Auf einer der Halbleiterschichtenfolge 24 abgewandten

Hauptfläche der Spiegelschicht 3 ist eine Isolationsschicht 71 angeordnet, welche die Spiegelschicht 3 von einer Vielzahl von ersten metallischen Teilschichtsbereichen 411 trennt. Von den ersten metallischen Teilschichtsbereichen 411 durch ringförmig ausgebildete Aussparungen 413 getrennt sind zweite metallische Teilschichtsbereiche 412 angeordnet, welche mit der Spiegelschicht 3 elektrisch leitend verbunden sind. Die ersten metallischen Teilschichtsbereiche 411 und die zweiten

metallischen Teilschichtsbereiche 412 bilden zusammen eine erste metallische Teilschicht 411, 412. Von den ersten

Teilschichtsbereichen 411 her erstrecken sich eine Vielzahl von Ausnehmungen 6 durch die Isolationsschicht 71, die

Spiegelschicht 3, die zweite Halbleiterschicht 22 und den aktiven Bereich 20 hindurch in die erste Halbleiterschicht 21. Für die Ausbildung von Ausnehmungen mit einem hohen bis sehr hohen Aspektverhältnis eignet sich insbesondere ein

anisotropes Ätzverfahren, beispielsweise reaktives Ionenätzen, insbesondere reaktives Ionentiefenätzen . Das Aspektverhältnis aus Tiefe der Ausnehmung 6 zu ihrer Breite kann aber auch kleiner gewählt sein, mit beispielsweise 1 bis 2 μιη Tiefe bei 20 bis 40 μιη Breite. Die Isolationsschicht 71 kann

beispielsweise eine Siliziumdioxidschicht sein, welche

beispielsweise mittels eines CVD (chemical vapor deposition) , etwa mittels eines PECVD (plasma enhanced chemical vapor deposition) -Verfahrens abgeschieden wird.

Die Wände der Ausnehmungen 6 sind mit einem

Isolationsmaterial, vorzugsweise einer Isolationsschicht 62, ausgekleidet, welche ebenfalls beispielsweise Siliziumdioxid enthält. Des Weiteren sind die Ausnehmungen 6 zumindest teilweise mit elektrisch leitfähigem Material gefüllt, sodass eine elektrisch leitende Verbindung zwischen den ersten

Teilschichtsbereichen 411 und der ersten Halbleiterschicht 21 besteht .

Die Ausnehmungen 6 sind zweckmäßigerweise über die Ausdehnung des Halbleiterkörpers 2 verteilt. Vorzugsweise sind sie gleichmäßig in einem Raster, beispielsweise gitterpunktartig, verteilt. Über die Ausnehmungen 6 können so lateral über den Halbleiterkörper 2 verteilt Ladungsträger lokal in die erste Halbleiterschicht 21 gelangen. Zweckmäßigerweise weist das Halbleitermaterial der ersten Halbleiterschicht 21 eine höhere Leitfähigkeit in lateraler Richtung, also parallel zur aktiven Schicht 20, auf als das Material, welches für die zweite

Halbleiterschicht 22 verwendet wird. Trotz der nur

stellenweisen Kontaktierung der ersten Halbleiterschicht 21 über die Ausnehmungen 6 kann so über Stromaufweitung im

Halbleiterkörper 2 eine homogene Stromverteilung in lateraler Richtung erreicht werden. Eine großflächige

Ladungsträgerinjektion in den aktiven Bereich 20 kann so trotz der lokalen Ladungsträgerinjektion erreicht werden. Bei

Nitridverbindungshalbleitermaterialien weist n-leitendes

Material oftmals eine erheblich größere Leitfähigkeit in lateraler Richtung auf als p-leitendes Material, zum Beispiel p-GaN. Die erste Halbleiterschicht 21 ist somit bevorzugt n- leitend und die zweite Halbleiterschicht 22 p-leitend

ausgebildet. Die erste Halbleiterschicht 21 besteht im

vorliegenden Ausführungsbeispiel aus n-GaN und die zweite Halbleiterschicht 22 aus p-GaN.

Des Weiteren weist der Halbleiterkörper 2 eine Vielzahl von Zusatzausnehmungen 61 auf, welche in Bereichen angeordnet sind, in welchen bei einem späteren Verfahrensschritt eine Auftrennung des Halbleiterkörpers 2 erfolgen soll, um eine Vereinzelung in eine Vielzahl von optoelektronischen

Halbleiterchips zu erreichen. Die ersten Teilschichtsbereiche 411 und die zweiten

Teilschichtsbereiche 412, welche zusammen die erste

metallische Teilschicht 41 bilden, sind bevorzugt derart ausgebildet, dass eine möglichst ebene von dem

Aufwachssubstrat 29 abgewandte Grenzfläche des Halbleiterkörpers 2 entsteht, welche als Verbindungsfläche für die spätere Herstellung der metallischen Verbindungsschicht wirkt . Die erste metallische Teilschicht 411, 412 kann wiederum aus einer oder mehreren Elementarschichten zusammengesetzt sein.

In dem vorliegenden Ausführungsbeispiel weist die erste metallische Teilschicht 411, 412 eine Schichtenfolge auf, welche eine Schicht aus Zinn als Lotschicht umfasst, die die spätere Stoffschlüssige Verbindung zu der zweiten metallischen Teilschicht herstellt. Zum Schutz der Lotschicht vor Oxidation enthält die Schichtenfolge auf einer von der

Halbleiterschichtenfolge 24 abgewandten Seite der Lotschicht aus Zinn eine Oxidationsschutzschicht , welche beispielsweise aus Gold gebildet sein kann. Des Weiteren kann zwischen der Lotschicht aus Zinn und der Oxidationsschutzschicht aus Gold eine Barriereschicht aus Titan angeordnet sein, die dazu ausgebildet ist, eine Diffusion eines Lotbestandteils in die Oxidationsschutzschicht zu vermindern.

Genauer weist die erste metallische Teilschicht 411, 412 eine Schichtenfolge auf, welche folgende Einzelschichten umfasst (vom Aufwachssubstrat 29 gesehen in folgender Reihenfolge): Eine Schicht aus Zinn (Dicke beispielsweise zwischen 1,5 ym und 2,5 ym) , darauf (optional) angeordnet eine Schicht aus Titan (Dicke beispielsweise zwischen 5 nm und 20 nm) , darauf angeordnet eine Schicht aus Gold (Dicke beispielsweise

zwischen 50 nm und 200 nm) .

Wie in Figur 1 dargestellt, wird des Weiteren ein Träger 5 bereitgestellt, welcher bevorzugt unstrukturiert ist, das heißt keine lokalen Strukturen aufweist. Für den Träger 5 eignet sich besonders Silizium aufgrund der guten Mikrostrukturierbarkeit . Es kann aber auch ein anderes

Material, insbesondere ein anderes Halbleitermaterial, wie beispielsweise Germanium oder Galliumarsenid, Anwendung finden. Im vorliegenden Ausführungsbeispiel ist der Träger 5 dotiert und weist denselben Leitungstyp auf wie die erste Halbleiterschicht 21. Verwendung kann beispielsweise eine stark dotierte handelsübliche Siliziumscheibe finden. Für n- dotiertes Silizium sind Dotierkonzentrationen von größer als 5xl0 ¹⁷ cm ^-3 , entsprechend einem spezifischen Widerstand p von 0.03 Ωοπι bevorzugt, bei p-dotiertem Silizium sind für ähnlich niedrige spezifische Widerstände etwas höhere

Dotandenkonzentrationen bevorzugt, beispielsweise von größer als 2xl0 ¹⁸ cm ^-3 , entsprechend einem spezifischen Widerstand p von 0.03 Ωοπι.

Auf einer ersten Hauptfläche 51 des Trägers 5 ist eine zweite metallische Teilschicht 421 ausgebildet, welche wiederum aus einer einzelnen metallischen Schicht oder einer geeigneten Schichtenfolge bestehen kann. Bevorzugt erfüllt die zweite metallische Teilschicht 421 mehrere Aufgaben und wirkt als

Kontakt zwischen Metall und Halbleiter, als Benetzungsschicht , welche dazu ausgebildet ist, mit der durch die erste

metallische Teilschicht 411, 412 bereitgestellten Lotschicht zu reagieren sowie als eine Sperrschicht, welche den

elektrischen Kontakt zwischen Metall und Halbleiter vor dem Lot schützt.

Im vorliegenden Ausführungsbeispiel werden die verschiedenen Funktionen durch eine Schicht von Nickel ausgeübt.

Genauer weist die zweite metallische Teilschicht 421 eine Schichtenfolge auf, welche folgende Einzelschichten aufweist (vom Träger 5 gesehen in folgender Reihenfolge) : Eine Schicht aus Nickel (Dicke beispielsweise zwischen 2 ym und 3 ym) und darauf angeordnet eine dünne Schicht aus Gold, welche die Schicht aus Nickel vor Oxidation schützt. Wie in Figur 2 dargestellt, wird die erste metallische

Teilschicht 411, 412 mit der zweiten metallischen Teilschicht 421 durch einen Lötprozess Stoffschlüssig verbunden, wodurch eine metallische Verbindungsschicht 4 entsteht, welche den Halbleiterkörper 2 und den Träger 5 verbindet. Hierbei werden der Halbleiterkörper 2 und der Träger 5 so lange auf einer

Temperatur zwischen 200° und 300 °C, bevorzugt zwischen 230 °C und 250 °C, gehalten, bis eine praktisch vollständige Reaktion zwischen Zinn und Nickel stattgefunden hat und die Legierung erstarrt ist (isothermes Erstarren) . Da der Träger 5 noch keine Strukturen aufweist, ist eine grobe Justage des

Halbleiterkörpers 2 zum Träger 5 ausreichend, die beim

Verbindungsprozess mit einfachen Anschlagsvorrichtungen ermöglicht werden kann. Die im vorliegenden Fall für das isotherme Erstarren verwendeten Temperaturen sind relativ gering, sodass nur ein wenig unterschiedliches thermisches Kontraktionsverhalten von Aufwachssubstrat 29 (Saphir) und Träger 5 (Silizium) vorliegt, welches zu keiner schädlichen Verkrümmung der Strukturen führt. Nach dem Herstellen der metallischen Verbindungsschicht 4 kann ein Dünnen des Trägers von einer der Halbleiterschichtenfolge 24 abgewandten Hauptfläche 52 her erfolgen, um die Dicke des Trägers 5 zu reduzieren. Das Dünnen kann mittels eines mechanischen Prozesses, beispielsweise Schleifens, Polierens oder Läppens und/oder mittels eines chemischen Prozesses erfolgen. Durch das Dünnen wird die Bauhöhe der fertigen

Halbleiterchips verringert. Zudem vereinfacht das Dünnen das spätere Ausbilden von Aussparungen im Träger. Das Aufwachssubstrat 29 liefert mechanische Stabilität, die erforderlich ist, wenn der Träger 5 gedünnt worden ist.

In dem nächsten in Figur 3 dargestellten Verfahrensschritt werden in den Bereichen der ursprünglichen zweiten

Teilschichtsbereichen 412 und der ringförmig ausgebildeten Aussparungen 413 Aussparungen 9 im Träger 5 ausgebildet, welche sich von der zweiten Hauptfläche 52 bis zur ersten

Hauptfläche 51 des Trägers 5 erstrecken. Bevorzugt werden vor diesem Verfahrensschritt die Bereiche für die Aussparungen 9 fotolithografisch definiert, wobei vorteilhaft eine zur

Ausführung des fotolithografischen Verfahrens verwendete lithografische Maske an Strukturen ausgerichtet werden kann, welche von einer dem Aufwachssubstrat 29 zugewandten Seite der Halbleiterschichtenfolge 24 (in Figur 3 von oben) von außen sichtbar sind. Ein Durchmesser der Aussparungen 9 ist

bevorzugt mindestens 2 μτ, besonders bevorzugt mindestens 10 μιη kleiner als ein Außendurchmesser der ringförmig ausgebildeten Aussparungen 413.

Die Aussparungen 9 werden in dem Träger 5 durch einen

Ätzprozess ausgebildet, wodurch Bereiche der metallischen

Verbindungsschicht 4 freigelegt werden, welche den späteren zweiten Bereichen der metallischen Verbindungsschicht 4

entsprechen und im fertigen optoelektronischen Halbleiterchip mit der zweiten Halbleiterschicht 22 elektrisch leitend

verbunden sind. Genauer werden die Aussparungen 9, welche einen Durchmesser von zwischen 10 ym und 200 ym, bevorzugt zwischen 25 ym und 50 ym aufweisen, trockenchemisch und

anisotrop geätzt, bis der Ätzprozess von selbst in aus Nickel bestehenden Bereichen zum Halten kommt, in welchen es zu keiner Reaktion zwischen Nickel und Zinn gekommen ist. Wie in Figur 4 dargestellt, werden im nächsten

Verfahrensschritt Teile der metallischen Verbindungsschicht 4 entfernt, welche an die ringförmig ausgebildeten Aussparungen 413 angrenzen. Dies geschieht dadurch, dass die genannten Bereiche nasschemisch geätzt werden, wodurch Nickel und Gold enthaltene Teilbereiche entfernt werden, während die

intermetallische Verbindung Ni3Sn4 nicht angegriffen wird.

Hierdurch entstehen eine Vielzahl von ersten Bereichen 41 und eine Vielzahl von zweiten Bereichen 42 der metallischen

Verbindungsschicht 4, welche voneinander elektrisch isoliert sind und mit der ersten Halbleiterschicht 21 beziehungsweise mit der zweiten Halbleiterschicht 22 elektrisch leitend verbunden sind. Die ringförmig ausgebildeten Aussparungen 413, welche die ersten Bereiche von den zweiten Bereichen 42 trennen, werden durch diesen Schritt freigelegt.

Wie in Figur 3 dargestellt, werden zusätzlich zu den

Aussparungen 9 eine Vielzahl von Zusatzaussparungen 93 im Träger 5 ausgebildet, welche in dem Bereich der

Zusatzausnehmungen 61 angeordnet sind und in Draufsicht von einer dem Aufwachssubstrat 29 abgewandten Seite mit diesen überlappen. Teile der metallischen Verbindungsschicht 4, welche zwischen den Zusatzausnehmungen 61 in der

Halbleiterschichtenfolge 24 und den Zusatzaussparungen 93 angeordnet sind, werden gleichzeitig mit den Teilen, welche an die ringförmig ausgebildeten Aussparungen 413 angrenzen, durch den oben beschriebenen Ätzprozess entfernt, sodass

durchgängige Kanäle 94 ausgebildet werden, welche sich von der zweiten Hauptfläche des Trägers 52 bis zur Grenzfläche

zwischen der Halbleiterschichtenfolge 24 und dem

Aufwachssubstrat 29 erstrecken. Nachfolgend wird, wie in Figur 5 dargestellt, eine

Isolationsschicht 73 aufgebracht, welche die Seitenflächen 95 der Aussparungen 9 und die zweite Hauptfläche 52 des Trägers 5 bedeckt. Außerdem erstreckt sich die Isolationsschicht 73 in die Aussparungen 9 hinein bis in die Bereiche der metallischen Verbindungsschicht 4, sodass die ringförmig ausgebildeten Aussparungen 413 durch die Isolationsschicht 73 ausgefüllt werden. Die ersten Bereiche 41 und die zweiten Bereiche 42 der metallischen Verbindungsschicht 4 werden durch die

Isolationsschicht 73 voneinander elektrisch isoliert.

Des Weiteren erstreckt sich die Isolationsschicht 73 in die durchgängigen Kanäle 94 hinein und bildet somit eine

Passivierungsschicht für die durch die durchgängigen Kanäle 94 definierten Mesagräben. Dadurch, dass die Zusatzausnehmungen 61 im Halbleiterkörper 2 noch vor dessen Verbindung mit dem Träger 5 ausgebildet werden (siehe Figur 1), können in dem hier vorgestellten Verfahren durchgängige Kanäle 94 ausgeformt werden, welche Mesagräben mit negativen Mesaflanken

bereitstellen und welche gleichzeitig mit der Isolierung der ersten und zweiten Bereiche der metallischen

Verbindungsschicht 4 mit einer Passivierungsschicht bedeckt werden können. Hierdurch wird ein zusätzlicher

Verfahrensschritt für die Bereitstellung einer

Passivierungsschicht, welche die Mesagräben bedeckt,

eingespart .

Die Isolationsschicht 73 kann beispielsweise Siliziumdioxid und/oder Siliziumnitrid (S13N4) enthalten oder aus den

genannten Materialien bestehen. Bevorzugt wird eine

Schichtdicke der Isolationsschicht 73 so gewählt, dass die ringförmig ausgebildeten Aussparungen 413 durch die

Isolationsschicht 73 vollständig ausgefüllt sind. Die

Isolationsschicht 73 kann beispielsweise mittels eines CVD (chemical vapor deposition) , etwa mittels eines PECVD (plasma enhanced chemical vapor deposition) -Verfahrens abgeschieden werden. Alternativ kann ein ALD-Verfahren (atomic layer deposition) verwendet werden.

Nachfolgend wird, wie in Figur 6 dargestellt, die

Isolationsschicht 73 zumindest bereichsweise entfernt, um den zweiten Bereich 42 der metallischen Verbindungsschicht 4 sowie die zweite Hauptfläche des Trägers 52 zumindest bereichsweise freizulegen.

Dadurch, dass die zweiten Bereiche 42 der metallischen

Verbindungsschicht 4 einen kleineren Durchmesser aufweisen als die Aussparungen 9, das heißt die zweiten Bereiche 42 von der Seite des Trägers 5 aus gesehen nicht mit dem Träger 5

überlappen, tragen die zweiten Bereiche 42 der

Verbindungsschicht 4 zumindest nach der Ausbildung der

Aussparungen 9 nicht mehr zu einer stoffschlüssigen Verbindung zwischen dem Halbleiterkörper 2 und dem Träger 5 bei. Daher verbindet die metallische Verbindungsschicht 4 den

Halbleiterkörper 2 (beziehungsweise die

Halbleiterschichtenfolge 24) und den Träger 5 nur

bereichsweise, in dem vorliegenden Ausführungsbeispiel nur durch die ersten Bereiche 41.

Die bereichsweise Entfernung der Isolationsschicht 73 erfolgt durch eine fotolithografische Strukturierung, welche im

Bereich der zweiten Bereiche 42 der metallischen

Verbindungsschicht 4 die dort angeordnete Schicht aus Ni3Sn4 und im Bereich der zweiten Hauptseite des Trägers 5 Silizium freilegt .

In einer alternativen Ausführungsform wird ein

selbstj ustierendes Vorgehen gewählt, beispielsweise unter Verwendung der sogenannten Spacer-Technik . Hierbei werden bei den Aussparungen 9 (und optional gleichzeitig bei den

Zusatzaussparungen 93) möglichst lotrechte Seitenwände

vorgesehen. Die Isolationsschicht 73 wird zweistufig

aufgebracht. Zunächst werden in einem möglichst konform beschichtenden Schritt alle Seitenflächen samt der Böden in den Aussparungen 9, 93 gleichmäßig beschichtet. Sodann wird in einem gerichteten Beschichtungsschritt eine zweite

Isolationslage im Wesentlichen auf die zweite Hauptfläche 52 des Trägers 5 aufgebracht, wobei das große Aspektverhältnis eine wesentliche Beschichtung der Bodenflächen in den

Aussparungen 9, 93 verhindert. Die zweite Isolationslage wirkt in einem nachfolgenden anisotropen Ätzprozess als Maskierung, der hauptsächlich Flächen parallel zu den Hauptflächen

angreift, die dazu geneigten Flächen dagegen wenig ätzt. Der in Figur 6 gezeichnete Vorsprung in der Isolationsschicht 73 im Bereich der zweiten Bereiche 42 der metallischen

Verbindungsschicht wird bei diesem Vorgehen nicht ausgebildet. Durch das beschriebene Verfahren wird ein kompliziertes fotolithographisches Freilegen der tiefliegenden

Anschlußflächen umgangen. Die Öffnung in der Isolationsschicht 73 auf der zweiten Hauptfläche 52 des Trägers 5 kann dagegen in konventioneller Fotolithographie erfolgen. In dem nachfolgenden, in Figur 7 dargestellten

Verfahrensschritt wird eine Vielzahl von ersten Kontakten 81 und eine Vielzahl von zweiten Kontakten 82 ausgebildet. Jeder der ersten Kontakte 81 ist über den leitfähigen Träger 5 mit einem der ersten Bereiche 41 der metallischen

Verbindungsschicht 4 und somit durch zumindest eine der

Ausnehmungen 6 hindurch auch elektrisch leitend mit der ersten Halbleiterschicht 21 verbunden. Die ersten Kontakte sind vollständig auf der zweiten Hauptfläche 52 des Trägers 5 angeordnet . Die zweiten Kontakte 82 sind zumindest bereichsweise auf der zweiten Hauptfläche 52 des Trägers 5 angeordnet. Außerdem erstrecken sie sich in die Aussparungen 9 hinein und grenzen an die zweiten Bereiche 42 der metallischen Verbindungsschicht 4 an. Somit ist jeder der zweiten Kontakte 82 über einen der zweiten Bereiche 42 der metallischen Verbindungsschicht 4 elektrisch leitend mit der zweiten Halbleiterschicht 22 verbunden . Die ersten Kontakte 81 und die zweiten Kontakte 82 werden dadurch ausgebildet, dass eine Saatschicht aus Nickel und Gold auf der zweiten Hauptfläche 52 des Trägers 5 und in die

Aussparungen 9 abgeschieden wird, und nach Definition einer fotolithografischen Maske die Saatschicht in den Fenstern der Maske elektrochemisch mit Kupfer verstärkt wird. Nach

Entfernen der lithografischen Maske und der unverstärkten Bereiche der Nickel/Gold-Schicht sind die ersten Kontakte 81 und die zweiten Kontakte 82 fertiggestellt. Nachfolgend wird, wie in Figur 8 dargestellt, das

Aufwachssubstrat 29 entfernt. Im vorliegenden Fall, in welchem das Aufwachssubstrat 29 aus Saphir besteht, kann ein

Laserablöseverfahren (Laserliftoff, LLO) Anwendung finden, welches allgemein bei strahlungsdurchlässigen Substraten verwendet werden kann. Besteht dagegen das Aufwachssubstrat 29 beispielsweise aus Silizium, so eignet sich für dessen

Entfernung insbesondere ein mechanisches Verfahren, ein chemisches Verfahren oder die Kombination eines mechanischen Verfahrens mit einem nachfolgenden chemischen Verfahren. Da die Entfernung des Aufwachssubstrats 29 mit einem Verlust der mechanischen Stabilität einhergeht, wird die in Figur 7 gezeigte Schichtstruktur auf einen temporären Träger 57 aufgebracht . Eine vom Träger 5 abgewandte Strahlungsaustrittsfläche der Halbleiterschichtenfolge 24 wird mit einer Strukturierung 27 versehen (siehe Figur 9) . Mittels der Strukturierung 27 kann die Auskoppeleffizienz für die im Betrieb im aktiven Bereich 20 erzeugte Strahlung erhöht werden. Die Strukturierung kann unregelmäßig oder regelmäßig, insbesondere periodisch, etwa zur Ausbildung eines photonischen Gitters, ausgebildet sein. Entlang der Mesagräben 94 wird die in Figur 9 gezeigte

Schichtstruktur getrennt, wodurch sie in eine Vielzahl von optoelektronischen Halbleiterchips vereinzelt wird, wobei jeder einzelne Halbleiterchip zwei Ausnehmungen 6, eine

Aussparung 9, einen ersten Bereich 41 und einen zweiten

Bereich 42 der metallischen Verbindungsschicht 4 aufweist. Figur 10 zeigt einen fertigen erfindungsgemäßen

optoelektronischen Halbleiterchip 1 nach Entfernen des temporären Trägers 57.

In den Figuren 5 bis 9 bedeckt die Isolationsschicht 73 in den Kanälen 94 die Seitenflächen bis hin zur Grenzfläche zwischen Aufwachssubstrat 29 und Halbleiterschichtenfolge 24. In einem nicht dargestellten Ausführungsbeispiel ist die

Isolationsschicht 73 in dem genannten Bereich dünner

ausgebildet. Dies hat zur Folge, dass in dem

Verfahrensschritt, bei welchem die Isolationsschicht im

Bereich der Aussparung 9 bereichsweise entfernt wird (siehe Figur 6) , gleichzeitig auch die Isolationsschicht in den

Kanälen 94 im Bereich der Grenzfläche zwischen

Aufwachssubstrat 29 und Halbleiterschichtenfolge 24 entfernt werden kann. Nach dem Entfernen des Hilfsträgers 57 liegen dann bereits vereinzelte Bauelemente vor. Es entfällt somit die Notwendigkeit, die in Figur 9 gezeigte Schichtstruktur entlang der Mesagräben 94 zu trennen. Figur 11 stellt den in Figur 10 gezeigten Halbleiterchip 1 gemäß einem ersten Ausführungsbeispiel in einer

Rückseitenansicht dar. Der erste Kontakt 81 und der zweite Kontakt 82 sind in lateraler Richtung nebeneinander

angeordnet. Die elektrische Kontaktierung des Halbleiterchips 1 kann bei der Montage in einem Gehäuse oder auf einem

Anschlussträger, beispielsweise einer Leiterplatte, direkt beim Herstellen der Befestigung in dem Gehäuse beziehungsweise dem Anschlussträger erfolgen. Auf eine Drahtbondverbindung zur Herstellung eines elektrischen Oberseitenkontaktes kann also verzichtet werden, wodurch die Herstellungskosten und auch der Bedarf an Gold reduziert werden können. Durch Anlegen einer elektrischen Spannung zwischen dem ersten Kontakt 81 und dem zweiten Kontakt 82 können Ladungsträger von entgegengesetzten Richtungen in den aktiven Bereich 20 injiziert werden und dort unter Emission von Strahlung rekombinieren. Ein elektrischer Kontakt auf der Strahlungsaustrittsfläche des

Halbleiterkörpers 2 zur elektrischen Kontaktierung der ersten Halbleiterschicht 21 ist somit nicht erforderlich.

In den Figuren 12 bis 14 sind Halbleiterchips 1 in

Rückseitenansicht gemäß weiterer Ausführungsbeispiele gezeigt.

Figur 12 zeigt eine Rückansicht eines fertiggestellten

Halbleiterchips gemäß einer Ausführungsform, in welcher ebenfalls nur eine Aussparung 9 vorgesehen ist, aber im

Gegensatz zu dem ersten Ausführungsbeispiel die Aussparung 9 eine elektrisch leitende Verbindung zwischen dem ersten

Kontakt 81 und dem ersten Bereich 41 der metallischen

Verbindungsschicht 4 bereitstellt. Mit anderen Worten ist der erste Kontakt 81 durch die Aussparung 9 hindurch elektrisch leitend mit dem ersten Bereich 41 der metallischen

Verbindungsschicht 4 und somit durch die Ausnehmung 6 hindurch auch elektrisch leitend mit der ersten Halbleiterschicht 21 verbunden .

In dem in Figur 13 gezeigten Ausführungsbeispiel sind der erste Kontakt 81 und der zweite Kontakt 82 im Wesentlichen gleich groß ausgebildet. Die Aussparung 9 ist im Hinblick auf den ersten Kontakt 81 dezentral angeordnet.

In Figur 14 ist ein Ausführungsbeispiel gezeigt, bei welchem der Träger 5 mehrere erste Aussparungen 91 und mehrere zweite Aussparungen 92 aufweist und der erste Kontakt 81 durch die ersten Aussparungen 91 hindurch elektrisch leitend mit dem ersten Bereich 41 der metallischen Verbindungsschicht 4 verbunden ist und der zweite Kontakt 82 durch die zweiten Aussparungen 92 hindurch elektrisch leitend mit dem zweiten Bereich 42 der metallischen Verbindungsschicht 4 verbunden ist. Mit anderen Worten wird hier eine Durchkontaktierung im Träger 5 für beide Polaritäten bereitgestellt und auf eine elektrisch leitende Verbindung durch das Trägermaterial hindurch verzichtet. Bei dieser Ausführungsform ist

vorteilhaft, dass der Träger 5 aus einem elektrisch

isolierenden Material bestehen kann.

Insgesamt ist anhand der in den Figuren 11 bis 14 gezeigten Rückansichten des erfindungsgemäßen Halbleiterchips 1 zu erkennen, dass die Erfindung nicht auf eine bestimmte

Geometrie hinsichtlich der Anordnung der beiden Kontakte 81, 82 und der Aussparungen 9, 91, 92 beschränkt ist. Bevorzugt beträgt ein Flächenanteil in Aufsicht auf eine Rückseite des erfindungsgemäßen Halbleiterchips 1 der Aussparungen 9, 91, 92 bezogen auf die Grundfläche des erfindungsgemäßen

Halbleiterchips 1 (oder bezogen auf die Gesamtfläche der

Kontakte 81, 82) zwischen 5*10 ^"4 und 2*10 ^"2 per Polarität. In einem weiteren (nicht zusätzlich dargestellten)

Ausführungsbeispiel werden für das Aufwachssubstrat 29 und den Träger 5 gleiche Materialien oder zumindest Materialien, deren thermische Ausdehnungskoeffizienten sehr nahe beieinander liegen, verwendet. Beispielsweise kann als Material sowohl für das Aufwachssubstrat 29 als auch für den Träger 5 Silizium verwendet werden. Dies hat den Vorteil, dass die oben

beschriebene Verbindung zwischen Halbleiterfolge 24 und Träger 5 durch die metallische Verbindungsschicht 4 bei erhöhter Temperatur und der darauffolgenden Abkühlung des Systems zu geringeren Verspannungen und daraus resultierenden

Verformungen der Struktur führt. Folglich kann man bei

Verwendung des gleichen Materials für Aufwachssubstrat 29 und Träger 5 zur Herstellung der metallischen Verbindungsschicht 4 Lotsysteme verwenden, welche erst bei höheren Temperaturen reagieren .

Beispielsweise kann statt des im Rahmen des ersten

Ausführungsbeispiels verwendeten Nickel-Zinn-Lotsystems ein solches aus Gold und Zinn verwendet werden. Dieses Lotsystem zeichnet sich dadurch aus, dass es während des

Reaktionsprozesses für eine längere Zeitdauer eine flüssige Phase bildet und somit Teile des flüssigen Lotsystems mit Vorteil in die Ausnehmungen 6 gedrückt werden können, wodurch diese vollständig mit elektrisch leitfähigem Material

ausgefüllt werden. Hierdurch wird das Auftreten von

Hohlräumen, welche die elektrisch leitende Verbindung zwischen den ersten Bereichen 41 der metallischen Verbindungsschicht 4 und der ersten Halbleiterschicht 21 negativ beeinflussen, verhindert.

In dem vorliegenden Ausführungsbeispiel weist die erste metallische Teilschicht 411, 412 eine Schichtenfolge auf, welche eine im Vergleich zum ersten Ausführungsbeispiel dünnere Schicht aus Zinn als Lotschicht umfasst (Dicke

beispielsweise zwischen 0,4 ym und 0,6 ym) , des Weiteren aber wie im Rahmen des ersten Ausführungsbeispiels beschrieben ausgebildet ist.

Genauer weist die erste metallische Teilschicht 411, 412 eine Schichtenfolge auf, welche folgende Einzelschichten umfasst (vom Aufwachssubstrat 29 gesehen in folgender Reihenfolge): Eine Schicht aus Zinn (Dicke beispielsweise zwischen 0,4 ym und 0,6 ym) , darauf (optional) angeordnet eine Schicht aus Titan (Dicke beispielsweise zwischen 5 nm und 20 nm) und darauf angeordnet eine Schicht aus Gold (Dicke beispielsweise zwischen 50 nm und 200 nm) . Die zweite metallische Teilschicht 421 weist eine

Benetzungsschicht aus Gold, eine Sperrschicht aus Platin, Titan und Titanwolframnitrid sowie einen aus Aluminium

bestehenden Kontakt zwischen Metall und Halbleiter auf. Genauer weist die zweite metallische Teilschicht 421 eine

Schichtenfolge auf, welche folgende Einzelschichten aufweist (vom Träger 5 gesehen in folgender Reihenfolge) : Eine Schicht aus Aluminium, darauf angeordnet eine Schicht aus

Wolframnitrid, darauf angeordnet eine Schicht aus Titan (Dicke beispielsweise zwischen 60 nm und 80 nm) , darauf angeordnet eine Schicht aus Platin (Dicke beispielsweise zwischen 230 nm und 270 nm) und darauf angeordnet eine Schicht aus Gold (Dicke zwischen 1,5 ym und 2,5 ym) . Da durch die Verwendung von Silizium im Aufwachssubstrat 29 und dem Träger 5 kaum Unterschiede im thermischen

Expansionsverhalten der Struktur vorliegen, können relativ hohe Prozesstemperaturen Einsatz finden. Im vorliegenden Fall wird die metallische Verbindungsschicht 4 durch isothermes Erstarren bei Temperaturen zwischen 340 °C und 350 °C hergestellt. Dabei wird das System so lange auf Temperatur gehalten, bis Zinn vollständig mit Gold und Platin reagiert hat und konstitutionell erstarrt ist.

Im Vergleich zu dem in Verbindung mit den Figuren 1 bis 10 beschriebenen ersten Ausführungsbeispiel wird im vorliegenden Beispiel ein schwächer dotiertes Material (Silizium) für den Träger 5 verwendet. Hierdurch weist der Träger 5 eine bessere thermische Leitfähigkeit auf, sodass er auf eine größere Dicke gedünnt werden kann, beispielsweise zwischen 140 ym und 160 ym.

Der Durchmesser der Aussparungen 9 beträgt im vorliegenden Ausführungsbeispiel zwischen 25 ym und 35 ym. Bei deren

Ausbildung wird trockenchemisch und anisotrop in das Silizium des Trägers 5 geätzt, bis der Prozess in aus Aluminium

bestehenden Bereichen zum Halten kommt. Nasschemisch wird sodann Platin und Gold geätzt, während die intermetallische Verbindung von Platin/Gold und Zinn nicht angegriffen wird. Wie oben im Rahmen des ersten Ausführungsbeispiels

beschrieben, wird hierdurch eine teilweise Auftrennung der metallischen Verbindungsschicht 4 bewirkt, wodurch die

ringförmig ausgebildeten Aussparungen 413 freigelegt werden und eine Isolierung zwischen ersten Bereichen 41 und zweiten Bereichen 42 der metallischen Verbindungsschicht 4 bewirkt wird .

In einem weiteren (nicht zusätzlich dargestellten)

Ausführungsbeispiel weisen die ersten metallischen

Teilschichtsbereiche 411 eine andere Schichtenfolge auf als die zweiten metallischen Teilschichtsbereiche 412. Die ersten metallischen Teilschichtsbereiche 411 weisen eine

Schichtenfolge auf, welche folgende Einzelschichten umfasst (vom Aufwachssubstrat 29 gesehen in folgender Reihenfolge): Eine Schicht aus Nickel (Dicke zwischen 2 ym und 3 ym) , darauf angeordnet eine Oxidationsschicht aus Gold (Dicke zwischen 140 nm und 150 nm) , darauf angeordnet eine Schicht aus Zinn (Dicke zwischen 1,5 ym und 2,5 ym) , darauf angeordnet (optional) eine Schicht aus Titan sowie eine Schicht aus Gold, wie im Rahmen des ersten Ausführungsbeispiels beschrieben. Diese

Schichtenfolge ist auch auf Seitenwänden der

Zusatzausnehmungen 61 angeordnet. Des Weiteren sind die

Zusatzausnehmungen mit einer Isolationsschicht ausgekleidet.

Die zweiten metallischen Teilschichtsbereiche 412 weisen eine Schicht aus Titandioxid auf (welche auch auf Böden der

Zusatzausnehmungen 61 aufgebracht ist) .

Die zweite metallische Teilschicht 421 weist eine

Schichtenfolge auf, welche folgende Einzelschichten aufweist (vom Träger 5 gesehen in folgender Reihenfolge) : Eine Schicht aus Kobaltsilicid als Kontakt zwischen Metall und Halbleiter (Dicke beispielsweise zwischen 7,5 nm und 15 nm) , darauf angeordnet eine Schicht aus Titannitrid als Sperrschicht

(Dicke beispielsweise zwischen 70 nm und 80 nm) , darauf angeordnet eine Schicht aus Titan als Haft- beziehungsweise Benetzungsschicht (Dicke beispielsweise zwischen 120 nm und 130 nm) , darauf angeordnet eine Schicht aus Zinn (Dicke zwischen 1,3 ym und 1,7 ym) , auf welcher optional eine

Oxidationsschutzschicht angeordnet sein kann.

Das Aufwachssubstrat 29 besteht im vorliegenden

Ausführungsbeispiel aus Saphir. Durch isothermes Erstarren bei einer Temperatur zwischen 230 °C und 240 °C wird wiederum eine metallische Verbindungsschicht 4 hergestellt. Das System wird solange auf Temperatur gehalten, bis im Bereich der ersten Teilschichtsbereiche 411 Zinn mit Nickel vollständig reagiert hat und damit konstitutionell erstarrt ist. Hierbei fließt das Lotsystem in flüssiger Phase auch in die Zusatzausnehmungen 61 hinein und stabilisiert sie dadurch. Dagegen fehlt im Bereich der zweiten metallischen Teilschichtsbereiche 412 und in den zentralen Bereichen der Zusatzausnehmungen 61 dem Zinn der nötige Reaktionspartner und es bleibt im Wesentlichen als elementares Zinn zurück, welches später problemlos entfernt werden kann. Im vorliegenden Ausführungsbeispiel wird der Träger 5 aus

Silizium auf eine Dicke zwischen 170 ym und 180 ym gedünnt. Es werden nun Aussparungen 9 mit einem Durchmesser zwischen 40 ym und 50 ym sowie Zusatzaussparungen 93 mit einer Breite

zwischen 40 ym und 50 ym trockenchemisch und anisotrop in den Träger 5 geätzt, bis der Prozess in aus Kobaltsilicid

bestehenden Bereichen zum Halten kommt. Nasschemisch wird dann Kobaltsilicid, Titannitrid, Titan und Zinn geätzt, während die intermetallische Verbindung Ni3Sn4 nicht angegriffen wird. Wie oben im Rahmen des ersten Ausführungsbeispiels beschrieben, wird hierdurch eine Unterbrechung der metallischen

Verbindungsschicht bewirkt.

Die nachfolgenden Verfahrensschritte entsprechen den oben im Rahmen des ersten Ausführungsbeispiels beschriebenen

Verfahrensschritten.

In einem weiteren (nicht zusätzlich dargestellten)

Ausführungsbeispiel wird die in Figur 5 gezeigte

Isolationsschicht 73 nicht unter Verwendung eines

fotolithografischen Verfahrens geöffnet. Vielmehr wird durch ein isotropes (konformes) Abscheiden der Isolationsschicht 73 und anisotropes, beispielsweise trockenchemisches Rückätzen die Isolationsschicht auf der zweiten Hauptfläche des Trägers 52 und auf dem Boden der Aussparungen 9 (im Bereich der ringförmig ausgebildeten Aussparungen) entfernt, während die Seitenwände der Aussparungen 9 und die ringförmig

ausgebildeten Aussparungen 413 beschichtet bleiben. Wurde die zweite Hauptfläche 52 des Trägers 5 zuvor mit einem von der Isolationsschicht 73 verschiedenen, aber ebenfalls elektrisch isolierenden Material beschichtet, welches von dem anisotropen Ätzprozess nicht oder mit geringerer Rate angegriffen wird (beispielsweise S13N4), bleibt dabei die vollständige

Isolation des Trägers 5 erhalten.

Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die

Erfindung jedes neue Merkmal sowie jede neue Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den

Patentansprüchen oder den Ausführungsbeispielen angegeben ist.