Verfahren zur Herstellung eines Leistungstransistors und Leistungstransistor

Die Erfindung betrifft ein Verfahren zur Herstellung eines Leistungstransistors, eine Leistungstransistorzelle und einen Leistungstransistor.

Stand der Technik

Das Gateoxid eines n-Trench-Mosfets wird im Sperrbetrieb vor hohen

Feldstärken durch tiefreichende, hochdotiere p-Gebiete geschützt. Dabei weisen die hochdotierten Gebiete eine größere Tiefe auf als die Gräben.

Nachteilig ist hierbei, dass die Leitfähigkeit des Transistors im Durchlassbetrieb beeinträchtigt wird.

Zur Verbesserung der Leitfähigkeit des Transistors im Durchlassbetrieb sind Aufweitungsschichten unterhalb des Grabens bekannt. Dabei ist die Einstellung der Dotierungskonzentration problematisch.

Die Aufgabe der Erfindung ist es diesen Nachteil zu überwinden.

Offenbarung der Erfindung

Das erfindungsgemäße Verfahren zur Herstellung eines Leistungstransistors umfasst das Aufbringen einer ersten Epitaxieschicht mit einer ersten

Dotierungskonzentration auf eine Vorderseite eines Halbleitersubstrats und das Erzeugen einer Aufweitungsschicht, die innerhalb der ersten Epitaxieschicht angeordnet ist. Das Verfahren umfasst das Erzeugen von verschiedenen, implantierten Bereichen ausgehend von der Vorderseite des Halbleitersubstrats, das Erzeugen einer Grabenstruktur ausgehend von der Vorderseite des Halbleitersubstrats und das Erzeugen von ersten Isolationsbereichen im Umfeld der Grabenstruktur. Das Verfahren umfasst weiterhin das Erzeugen von Transistorköpfen und das Aufbringen von Metallschichten.

Der Vorteil ist hierbei, dass die Leitfähigkeit des Leistungstransistors im

Durchlassbetrieb hoch ist, wobei gleichzeitig eine hohe Sperrfestigkeit gewährleistet ist.

In einer Weiterbildung wird die Aufweitungsschicht durch Erhöhung der ersten Dotierungskonzentration während einer bestimmten Zeitdauer beim Aufbringen der ersten Epitaxieschicht erzeugt.

Vorteilhaft ist hierbei, dass die Aufweitungsschicht auf einfache Weise und kostengünstige Weise hergestellt werden kann.

In einer weiteren Ausgestaltung wird die Aufweitungsschicht mittels Implantation von Dotierstoffen erzeugt.

Der Vorteil ist hierbei, dass die Dotierungskonzentration der Aufweitungsschicht genau einstellbar ist.

In einer Weiterbildung wird die Grabenstruktur mit Hilfe einer Hartmaske aus Siliziumdioxid erzeugt, indem die Hartmaske nach einer Strukturierung erhöht wird und mittels Trockenätzens reduziert wird.

Vorteilhaft ist hierbei, dass sehr schmale Gräben auf einfache und

kostengünstige Weise erzeugt werden können, sodass die

Rückwirkungskapazität des Leistungstransistors reduziert wird.

In einer weiteren Ausgestaltung werden die ersten Isolationsbereiche im Bereich von Grabenöffnungen und unterhalb von Gatekontaktierungen mit Hilfe einer strukturierten Maske vergrößert bzw. erhöht.

Der Vorteil ist hierbei, dass ein Gateoxiddurchbruch verzögert bzw. verhindert werden kann. In einer Weiterbildung wird vor dem Aufbringen der ersten Epitaxieschicht eine zweite Epitaxieschicht auf die Vorderseite des Halbleitersubstrats aufgebracht, sodass zwischen der Vorderseite des Halbleitersubstrats und der ersten

Epitaxieschicht eine zweite Epitaxieschicht angeordnet ist, wobei die zweite Epitaxieschicht einen Dotierungsverlauf aufweist, der ausgehend von einem Übergang der Vorderseite des Halbleitersubstrats zur zweiten Epitaxieschicht zu einem Übergang der zweiten Epitaxieschicht zur ersten Epitaxieschicht abnimmt.

Vorteilhaft ist hierbei, dass ein fließender Übergang zwischen der

Dotierungskonzentration der Vorderseite des Halbleitersubstrats und der ersten Epitaxieschicht hergestellt wird.

Die Leistungstransistorzelle umfasst ein Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, wobei die Vorderseite der Rückseite

gegenüberliegt. Auf der Vorderseite ist eine Epitaxieschicht angeordnet. Auf der Epitaxieschicht sind Kanalgebiete angeordnet. Auf den Kanalgebieten sind Sourcegebiete angeordnet. Ein Graben und Feldabschirmgebiete erstrecken sich von der Vorderseite des Halbleitersubstrats bis in die Epitaxieschicht, wobei die Feldabschirmgebiete jeweils seitlich beabstandet zum Graben angeordnet sind. Der Graben weist eine geringere Tiefe auf als die Feldabschirmgebiete.

Erfindungsgemäß ist unterhalb des Grabens ein Aufweitungsbereich mit einer bestimmten Dicke angeordnet ist, wobei erste Isolationsbereiche an bestimmten Stellen im Umfeld des Grabens vergrößert bzw. erhöht sind und der Graben eine Grabenbreite zwischen 300 nm und 1200 nm, insbesondere eine Grabenbreite kleiner 850 nm aufweist.

Der Vorteil ist hierbei, dass die Leitfähigkeit des Leistungstransistors im

Durchlassbetrieb hoch ist, wobei gleichzeitig eine hohe Sperrfestigkeit gewährleistet ist. Zusätzlich ist die Rückwirkungskapazität gering.

In einer Weiterbildung umfasst das Halbleitersubstrat Siliziumkarbid und

Galliumnitrid.

Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von

Ausführungsbeispielen bzw. den abhängigen Patentansprüchen. Kurze Beschreibung der Zeichnungen

Die vorliegende Erfindung wird nachfolgend anhand bevorzugter

Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:

Figur 1 ein Verfahren zur Herstellung eines Leistungstransistors mit einem Aufweitungsgebiet, und

Figur 2 eine Leistungstransistorzelle mit einem Aufweitungsgebiet.

Figur 1 zeigt ein Verfahren 100 zur Herstellung eines Leistungstransistors mit einem Aufweitungsgebiet. Das Verfahren startet mit einem Schritt 111 in dem eine erste Epitaxieschicht mit einer ersten Dotierungskonzentration auf eine Vorderseite eines Halbleitersubstrats aufgebracht wird. Dabei wird die erste Epitaxieschicht mit Hilfe von Epitaxie aufgebracht. Die erste Epitaxieschicht umfasst dasselbe Halbleitermaterial wie das Halbleitersubstrat, wobei die Dotierungskonzentration der ersten Epitaxieschicht zur Dotierungskonzentration des Halbleitersubstrats verschieden ist.

In einem folgenden Schritt 112 wird eine Aufweitungsschicht erzeugt, die innerhalb der ersten Epitaxieschicht angeordnet ist. In einem

Ausführungsbeispiel wird die Aufweitungsschicht dadurch erzeugt, dass die erste Dotierungskonzentration während des Aufbringens der ersten Epitaxieschicht für eine bestimmte Zeitdauer erhöht wird. Mit anderen Worten die

Aufweitungsschicht wird mit Hilfe von Epitaxie erzeugt. Alternativ oder zusätzlich wird eine Implantation von Stickstoff als Dotierstoff durchgeführt. Dabei wird die Aufweitungsschicht mit einer bestimmten Dotierungskonzentration implantiert oder die Dotierungskonzentration einer epitaktisch erzeugten Aufweitungsschicht eingestellt. Die Implantationsenergie umfasst 0 MeV bis 5 MeV, wobei mehrere Implantationsenergien und Dosen im Bereich von lell Atomen/cm2 bis lel5 Atomen/cm2 verwendet werden.

In einem folgenden Schritt 113 werden verschiedene Bereiche ausgehend von der Vorderseite des Halbleitersubstrats implantiert. Dabei werden Feldabschirmstrukturen, Randbereiche, Kanalgebiete und Sourcegebiete mit Hilfe von Standardprozessen erzeugt. Die Feldabschirmstrukturen werden beispielsweise mittels einer Al-Dotierung mit einer Dosis im Bereich von lel3 Atomen/cm2 bis lel6 Atomen/cm2 und einer Implantationsenergie zwischen 0 MeV und 5 MeV implantiert, sodass die Feldabschirmstrukturen p-dotiert sind.

Die Randbereiche des Halbleiterchips werden ebenfalls mit Hilfe von Al- Dotierungen im Energiebereich zwischen 0 MeV und 5 MeV erzeugt, wobei die Dotierdosis geringer ist als bei den Feldabschirmstrukturen. Die Sourcegebiete werden mittels Stickstoffdotierung mit einer Dosis zwischen lel4 Atomen/cm2 und lel6 Atomen/cm2 erzeugt. Dies erfolgt mit einer Implantationsenergie kleiner 200 keV. Die Kanalgebiete werdem mittels Al-Dotierung mit einer Dosis zwischen lel2 Atomen/cm2 und lel4 Atomen/cm2 erzeugt. Die

Implantationsenergie ist geringer als 1 MeV.

Um die implantierten Dotierstoffe zu aktivieren, wird nach den Implantationen eine kohlenstoffhaltige Schicht, z. B. Fotolack, auf die Vorderseite des

Halbleitersubstrats bzw. Halbleiterwafers aufgebracht, sodass im anschließenden Hochtemperaturschritt mit einer Temperatur zwischen 1600 °C und 2100 °C eine Aufrauhung der Halbleiterwaferoberfläche verhindert bzw. minimiert wird.

In einem folgenden Schritt 114 wird eine Grabenstruktur ausgehend von der Vorderseite des Halbleitersubstrats erzeugt. Dabei werden mit Hilfe einer Hartmaske beispielsweise aus Siliziumdioxid Gräben erzeugt, indem die

Hartmaske nach einer Strukturierung erhöht wird und mittels Trockenätzens reduziert wird. Die Grabenbreite der einzelnen Gräben beträgt zwischen 300 nm und 1200 nm. Die Gräben weisen dabei eine Tiefe von 500 nm bis 2000 nm auf. Zusätzlich können die Grabenkanten mit einer Temperatur zwischen 1300 °C und 1600 °C abgerundet werden, sodass hohe Feldspitzen und somit

Stromdurchbrüche an den Gräben reduziert werden.

In einem folgenden Schritt 115 werden erste Isolationsbereiche im Umfeld der der Grabenstruktur erzeugt. Dabei werden die ersten Isolationsbereiche im Bereich von Grabenöffnungen und unterhalb von Gatekontaktierungen mit Hilfe einer strukturierten Maske vergrößert. Dazu wird ein erstes Dielektrikum auf den Grabenoberflächen abgeschieden, das eine Schichtdicke zwischen 30 nm und 400 nm aufweist, und anschließend werden die Gräben mit einem

polykristallinen, kristallinen oder amorphen Silizium verfüllt. Danach wird das Silizium strukturiert, sodass es als Maske fungiert. Dadurch liegen Bereiche des ersten Dielektrikums frei, sodass weiteres Oxid zur Aufdickung der ersten Isolationsbereiche abgeschieden werden kann. Anschließend wird das Silizium entfernt und in einem zweiten Teil des Gateoxids wird durch einen

Abscheideprozess eine Dicke von 30 nm bis 100 nm auf den Wafer aufgebracht. Das Gateoxid weist somit an den bestimmten Stellen, wobei es sich um die Grabenenden und Bereiche unterhalb der Gatekontaktierung handelt, eine Schichtdicke zwischen 20 nm und 350 nm auf. Im aktiven Bereich entspricht die Dicke des Gateoxids der Dicke des Oxids, das im zweiten Teil abgeschieden wurde. Mit anderen Worten das Gatedielektrikum wird an bestimmten Stellen aufgedickt, die im Betrieb des Leistungstransistors hohen Feldstärken ausgesetzt sind, sodass ein Oxiddurchbruch des Leistungstransistors verhindert bzw.

verzögert werden kann. Anschließend wird der Halbleiterwafer in N2, NO oder N20 Atmosphäre in einem Temperaturbereich von 1150 °C bis 1400 °C erhitzt. Dadurch wird die Grenzfläche zwischen dem Gatedielektrikum und dem

Halbleitersubstrat verändert. Es verbessert sich dadurch die elektrische Mobilität im Kanal.

In einem folgenden Schritt 116 werden Transistorköpfe mit Hilfe von

Standardprozessen erzeugt. Dabei werden beispielsweise Gateelektroden aus polykristallinem, hochdotiertem Silizium abgeschieden und mit einer Maske strukturiert. Eine zweite Isolationsschicht wird abgeschieden, die z. B. Si02 mit oder ohne Bor- bzw. Phosphordotierung aufweist. Anschließend werden die Kontakte mittels einer geeigneten Maske geöffnet und geätzt.

In einem folgenden Schritt 117 wird zunächst eine Metallschicht auf der

Vorderseite des Halbleiterwafers aufgebracht. Diese umfasst beispielsweise einen Metallstapel aus Ti/TiN/AICu, Ti/TiW/AICu oder Ti/AICu. Die Schichtdicken betragen für Ti 20 nm bis 200 nm, für TiN oder TiW 0 nm bis 150 nm und für AICu 3 pm bis 5 pm. Der Kupferanteil von AICu kann bis zu 1% betragen.

Alternativ zu AICu kann AlSiCu verwendet werden, wobei der Siliziumanteil bis zu 5% beträgt. Anschließend wird eine Siliziumnitridschicht oder eine Silizium- Oxinitridschicht, sowie eine Polyimidschicht auf die Vorderseite des

Halbleitersubstrats aufgebracht, die zur elektrischen Kontaktierung geöffnet werden.

Optional kann eine stromlose Abscheidung von Ni/Pd/Au als Over-Pad- Metallisierung über den Gateanschlüssen hergestellt werden. Diese hat den Vorteil, dass Au in der weiteren Verarbeitung des Halbleiterwafers gesintert werden kann. Die Schichtdicken betragen für Ni beispielsweise 500 nm bis 3000 nm, für Pd bis 500 nm und für Au 10 nm bis 100 nm.

Abschließend wird eine weitere Metallschicht auf der Rückseite des

Halbleitersubstrats, die der Vorderseite gegenüberliegt, mittels eines

Sputterprozesses abgeschieden. Gegebenenfalls wird zuvor die Schichtdicke des Halbleitersubstrats auf eine Dicke zwischen 100 pm und 200 pm

beispielsweise mittels Schleifen verringert. Die Metallschicht umfasst hierbei Ti/Ni/Au oder Ti/Ni/ Ag, wobei Nickel Spuren von Vanadium aufweisen kann.

Optional startet das Verfahren 100 mit einem Schritt 110, in dem eine zweite Epitaxieschicht auf der Vorderseite des Halbleitersubstrats aufgebracht wird. Anschließend wird das Verfahren 100 mit dem Schritt 111 fortgeführt.

Die ohmschen Kontakte auf der Vorderseite des Halbleitersubstrats werden zwischen dem Schritt 116 und 117 mit Hilfe eines Hochtemperaturprozesses erzeugt, indem das vorab auf die Oberseite des Leistungstransistors

abgeschiedene Ni oder abgeschiedene verunreinigte Ni silizidiert wird. Das verbliebene Ni, d. h. der Ni-Anteil der nicht silizidiert, wird nasschemisch entfernt. Anschließend erfolgt ein weiterer Temperaturschritt. Gleichzeitig können die ohmschen Kontakte auf der Rückseite des Halbleitersubstrats, die der

Vorderseite des Halbleitersubstrats gegenüberliegt, erzeugt werden.

Figur 2 zeigt eine Leistungstransistorzelle 200 mit einem Halbleitersubstrat 201, das eine Vorderseite und eine Rückseite aufweist, wobei die Vorderseite der Rückseite gegenüberliegt. Die Transistorzelle 200 weist eine Weite w auf, den sogenannten Pitch. Auf der Vorderseite des Halbleitersubstrats 201 ist eine Epitaxieschicht 202 angeordnet. Auf der Epitaxieschicht 202 sind Kanalgebiete 203 bzw. Bodygebiete angeordnet. Auf den Kanalgebieten 203 sind

Sourcegebiete 204 angeordnet. Ein Graben 205 und Feldabschirmgebiete 208 erstrecken sich von der Vorderseite des Halbleitersubstrats 201 bis in die Epitaxieschicht 202. Der Graben 205 weist eine Grabenbreite von 300 nm bis 1200 nm und eine Tiefe von 500 nm bis 1500 nm auf. Die Feldabschirmgebiete 208 weisen eine größere Tiefe auf als der Graben 205. Mit anderen Worten die Feldabschirmgebiete 208 reichen tiefer in die Epitaxieschicht 202 hinein als der Graben 205. Die Feldabschirmgebiete 208 weisen einen seitlichen Abstand zum Graben 205 auf. Das bedeutet die Feldabschirmgebiete 208 sind seitlich des Grabens in einem bestimmten Abstand angeordnet. Unterhalb des Grabens 205 ist ein Aufweitungsgebiet 212 mit einer bestimmten Dicke angeordnet. Die bestimmte Dicke beträgt zwischen 100 nm und 200 nm. Das Aufweitungsgebiet 212 kann epitaktisch abgeschieden, implantiert werden oder epitaktisch abgeschieden werden mit anschließendem Implantationsschritt zur genauen Einstellung der Dotierungskonzentration des Aufweitungsgebiets 212. Das Aufweitungsgebiet 212 ist somit zwischen den Feldabschirmgebieten 208 angeordnet, wobei die Feldabschirmgebiete 208 das Aufweitungsgebiet 212 überdecken bzw. überlappen. Die Feldabschirmgebiete 208 sind deutlich höher dotiert als das Aufweitungsgebiet 212, sodass die Feldabschirmgebiete 208 das Aufweitungsgebiet 212 kompensieren. Das Aufweitungsgebiet 212 ist ausgehend von der Vorderseite des Halbleitersubstrats 201 in einer Tiefe zwischen 0,5 pm und 3 pm angeordnet. Das Aufweitungsgebiet 212 weist entlang einer

Haupterstreckungsrichtung y einen bestimmten Abstand zum Graben 205 auf. Alternativ berührt das Aufweitungsgebiet 212 den Graben 205 und weist somit keinen Abstand zum Graben 205 auf. Das Aufweitungsgebiet 212 weist denselben Ladungsträgertyp auf wie die Epitaxieschicht 202, wobei die

Dotierungskonzentration des Aufweitungsgebiets höher ist als die

Dotierungskonzentration der Epitaxieschicht 202. Die Dotierung erfolgt in beiden Fällen mit Stickstoff, wobei die Dotierungskonzentration des Aufweitungsgebiets 212 zwischen lel5 l/cm ^A 3 und lel8 l/cm ^A 3 und die Dotierungskonzentration der Epitaxieschicht zwischen lel5 Atomen/cm2 und lel7 Atomen/cm2 liegt.

Auf einer Grabenoberfläche des Grabens 205 ist eine erste Isolationsschicht bzw. ein erster Isolationsbereich 206 angeordnet. Der erste Isolationsbereich 206 fungiert als Gateoxid und ist an bestimmten Stellen im Umfeld des Grabens vergrößert bzw. erhöht, d. h. der erste Isolationsbereich weist stellenweise eine hohe Schichtdicke auf. Bei den bestimmten Stellen handelt es sich um die Grabenenden, d. h. den Bereich um die Grabenöffnungen und Bereiche unterhalb des Gatepads. Der Graben 206 ist beispielsweise mit einem

Polysilizium verfüllt, wobei das Polysilizium als Gateelektrode 207 fungiert.

Oberhalb des Grabens 205 ist ein zweiter Isolationsbereich 209 angeordnet. Auf der Vorderseite des Halbleitersubstrats 201 ist eine Metallschicht 210

angeordnet. Die Metallschicht 210 fungiert als Vorderseitenmetallisierung und stellt den Sourceanschluss dar. Die Metallschicht 210 umfasst beispielsweise einen Metallstapel aus Ti/TiN/AICu, Ti/TiW/AICu oder Ti/AICu. Die Schichtdicken betragen für Ti 20 nm bis 200 nm, für TiN oder TiW 0 nm bis 150 nm und für AICu 3 pm bis 5 pm. Der Kupferanteil von AICu kann bis zu 1% betragen. Auf der Rückseite des Halbleitersubstrats 101 ist eine weitere Metallschicht 211 angeordnet. Die weitere Metallschicht 211 fungiert als Rückseitenmetallisierung und stellt den Drainanschluss dar. Die weitere Metallschicht 211 umfasst beispielsweise Ti/Ni/Au oder Ti/Ni/Ag.

Das Halbleitersubstrat 201, die Epitaxieschicht 202, die Kanalgebiete 204, sowie das Aufweitungsgebiet 212 sind n-dotiert. Die Sourcegebiete 203 und die Feldabschirmgebiete 208 sind p-dotiert.

Alternativ sind das Halbleitersubstrat 201, die Epitaxieschicht 202, die

Kanalgebiete 204, sowie das implantierte Aufweitungsgebiet 212 p-dotiert. Die Sourcegebiete 203 und die Feldabschirmgebiete 208 sind n-dotiert.

Das Halbleitersubstrat 201 umfasst Silizium, Siliziumkarbid, insbesondere 4H SiC mit einer Stickstoffdotierung größer als lel8 Atome/cm2 oder Galliumnitrid.

Ein Leistungstransistor umfasst eine Vielzahl von Leistungstransistorzellen 200. Dabei werden die Leistungstransistorzellen 200 entlang einer zweiten

Haupterstreckungsrichtung x, die senkrecht zur ersten

Haupterstreckungsrichtung y angeordnet ist, aneinandergereiht. Der

Leistungstransistor weist hierbei eine spezielle Gestaltung von dotierten

Gebieten in unmittelbarer Umgebung der Gräben, eine größere Schcihtdicke in den sensiblen Regionen der Gräben, sowie besonders schmale Gräben auf. Solch ein Transistor ist beispielsweise ein Mosfet.

Der Leistungstransistor findet in leistungselektronischen Bauelementen, wie Invertern für Elektrofahrzeuge oder Hybridfahrzeuge, Invertern für

Photovoltaikanlagen und Windkraftanlagen, sowie in Zugantrieben und Hochspannungsgleichrichtern, Anwendung.