吴东平 (中国上海市杨浦区邯郸路200号, Shanghai 3, 200043, CN)
LUO, Jun (No.220 HanDan Road, Yangpu Area, Shanghai 3, 200043, CN)
罗军 (中国上海市杨浦区邯郸路200号, Shanghai 3, 200043, CN)
PIAO, Yinghua (No.220 HanDan Road, Yangpu Area, Shanghai 3, 200043, CN)
朴颖华 (中国上海市杨浦区邯郸路200号, Shanghai 3, 200043, CN)
复旦大学 (中国上海市杨浦区邯郸路220号, Shanghai 3, 200433, CN)
WU, Dongping (No.220 HanDan Road, Yangpu Area, Shanghai 3, 200043, CN)
吴东平 (中国上海市杨浦区邯郸路200号, Shanghai 3, 200043, CN)
LUO, Jun (No.220 HanDan Road, Yangpu Area, Shanghai 3, 200043, CN)
罗军 (中国上海市杨浦区邯郸路200号, Shanghai 3, 200043, CN)
PIAO, Yinghua (No.220 HanDan Road, Yangpu Area, Shanghai 3, 200043, CN)
| 1. 一种晶体管的制造方法， 其特征在于， 该方法包括如下歩骤： 提供半导体衬底； 在半导体衬底表面形成堆叠栅； 在半导体衬底表面形成绝缘层， 所述绝缘层进一歩覆盖了堆叠栅； 在绝缘层表面形成消耗层； 刻蚀绝缘层和消耗层， 以在堆叠栅两侧形成复合式侧墙， 所述侧墙上部外 侧部分由消耗层构成， 其余部分由绝缘层构成； 在半导体衬底表面形成金属层，所述金属层进一歩覆盖了堆叠栅以及侧墙； 热退火， 从而在堆叠栅两侧的半导体衬底中形成源极和漏极肖特基结， 退 火过程中覆盖在侧墙上的金属与复合式侧墙中的消耗层反应而被吸收； 除去半导体衬底表面的金属层以及与复合式侧墙中消耗层反应的金属。 2. 根据权利要求 1所述的晶体管的制造方法， 其特征在于， 所述半导体衬底 为单晶硅衬底， 所述金属层的材料为镍。 3. 根据权利要求 1或 2所述的晶体管的制造方法， 其特征在于， 所述消耗层 的材料为锗。 4. 根据权利要求 2所述的晶体管的制造方法， 其特征在于， 所述除去金属层 的歩骤采用化学腐蚀工艺， 腐蚀液是含有硫酸和双氧水的混合溶液。 5. 根据权利要求 1所述的晶体管的制造方法， 其特征在于， 所述热退火的歩 骤进一歩包括第一和第二退火歩骤： 第一退火歩骤的退火温度应介于 250 至 350摄氏度， 第二退火歩骤的退火温度应介于 350至 600摄氏度。 |
技术领域
本发明涉及半导体器件工艺领域， 尤其涉及一种晶体管的制造方法。
背景技术
随着半导体技术的发展， 金属-氧化物-半导体场效应晶体管 （MOSFET) 已经得到了广泛的应用。近年来， 以硅集成电路为核心的微电子技术得到了迅 速的发展， 集成电路芯片的发展基本上遵循摩尔定律， 即半导体芯片的集成度 以每 18 个月翻一番的速度增长。 可是随着半导体芯片集成度的不断增加， MOSFET 的沟道长度也在不断的縮短，当 MOSFET的沟道长度变得非常短时， 短沟道效应会使半导体芯片性能劣化， 甚至无法正常工作。
随着 MOSFET器件特征尺寸的持续縮小， 必须不断减小源漏结深以抑制 短沟道效应； 而不断减小的源漏结深和杂质固溶度的限制， 造成 MOSFET源 漏寄生电阻越来越大， 对源漏区金属硅化物 （小尺寸 MOSFET器件一般用硅 化镍： nickel silicide) 的要求也更加严格。源漏区的金属镍硅化物（ Ni silicide) 由淀积的金属镍（Ni)与硅在热退火期间反应形 成， 它不仅具有较低的电阻率 和接触电阻， 而且能够很好的与标准硅工艺技术兼容， 自对准的金属镍 （Ni) 硅化物工艺 （Silicide) 是现今 CMOS集成电路制造的关键工艺歩骤之一。 而 工艺的进歩要求 silicide薄膜厚度要不断减小，甚至在 10nm以下； 其表面形貌 要具有良好的热稳定性， 不能出现团聚 （agglomerate)现象； 其电阻率要保持 较小的值； 横向生长要小。这些要求都使得纳米尺度器件 源漏金属化工艺面临 着诸多的挑战。
肖特基结金属硅化物源漏在最近成为研究热点 。其目标是采用肖特基结金 属硅化物源漏来代替传统的重掺杂 pn结源漏并应用在未来超縮微化的 CMOS 器件中。金属硅化物源漏的主要优势是低的寄 生电阻和电容， 优良的按比例縮 小特性，简便的工艺制造，低的热预算以及抗 闩锁效应或者绝缘体上的硅 ( SOI) 里的浮体效应。由于肖特基结金属硅化物源漏 具有低电阻特性和陡峭的原子层 级别的硅化物和硅之间的界面， 肖特基势垒 MOSFET 器件非常有望縮小到 10nm及其以下。 附图 1是现有技术中一种具有肖特基结金属硅化物 漏的晶体管的结构示 意图， 包括衬底 100、 栅极叠层 110、 侧墙 121与 122、 以及源极肖特基结 131 和漏极肖特基结 132。 栅极叠层 110位于衬底 100的表面， 侧墙 121与 122设 置于栅极叠层 110的两侧，源极肖特基结 131和漏极肖特基结 132设置于侧墙 121与 122两侧的衬底 100中， 构成晶体管的源极和漏极。 源极肖特基结 131 和漏极肖特基结 132的材料通常是硅化镍等， 采用自对准工艺形成。所谓自对 准工艺， 是首先在源极和漏极区域的表面覆盖一层金属 ， 并通过退火在源极和 漏极区域形成金属硅化物的工艺。
上述结构的缺点在于， 在采用自对准工艺形成 MOSFET源漏区的硅化镍 过程中， 由于镍基本不和侧墙 121与 122反应， 因此除了位于衬底 100的源漏 区表面的镍在退火时向衬底 100扩散并形成硅化镍之外，覆盖在侧墙 121与 122 上的镍也会向衬底 100扩散。当位于衬底 100源漏区表面的镍全部转化成硅化 镍之后， 位于侧墙 121与 122上的镍会继续向源漏区硅衬底扩散。这会导 致形 成的硅化镍的厚度不可控、 不均匀以及向栅极 110下方过度的横向生长， 导致 沟道长度变短， 降低晶体管的开启电压并升高漏电流。
因此， 如何形成纵向超薄、 均匀且横向生长可控且受到抑制的硅化镍层是 未来的 PN结型源漏或肖特基结型源漏的 MOSFET制备工艺中的一个关键挑 战。
发明内容
本发明所要解决的技术问题是， 提供一种晶体管的制造方法， 保证能够形 成纵向超薄、 均匀且横向生长可控且受到抑制的肖特基结。
为了解决上述问题，本发明提供了一种晶体管 的制造方法，包括如下歩骤: 提供半导体衬底； 在半导体衬底表面形成堆叠栅； 在半导体衬底表面形成绝缘 层， 所述绝缘层进一歩覆盖了堆叠栅； 在绝缘层表面形成消耗层； 刻蚀绝缘层 和消耗层， 以在堆叠栅两侧形成复合式侧墙， 所述侧墙上部外侧部分由消耗层 构成， 其余部分由绝缘层构成； 在半导体衬底表面形成金属层， 所述金属层进 一歩覆盖了堆叠栅以及侧墙； 热退火， 从而在堆叠栅两侧的半导体衬底中形成 源极和漏极肖特基结，退火过程中覆盖在侧墙 上的金属与复合式侧墙中的消耗 层反应而被吸收； 除去半导体衬底表面的金属层以及与复合式侧 墙中消耗层反 应的金属。
可选的， 所述金属层的材料为镍。
可选的， 所述消耗层的材料为锗。
可选的， 所述除去金属层的歩骤采用化学腐蚀工艺， 腐蚀液是含有硫酸和 双氧水的混合溶液。
可选的， 所述热退火的歩骤进一歩包括第一和第二退火 歩骤： 第一退火歩 骤的退火温度应介于 250至 350摄氏度， 第二退火歩骤的退火温度应介于 350 至 600摄氏度。
本发明的优点在于，所采用的侧墙的上部外侧 部分是由能够与金属层发生 反应的材料构成的， 因此能够在退火过程中吸收侧墙两侧金属层， 避免其向半 导体层中扩散， 保证能够形成纵向超薄、 均匀且横向生长可控且受到抑制的肖 特基结。
附图说明
附图 1是现有技术中一种具有肖特基结金属硅化物 漏的晶体管的结构示 意图。
附图 2是本发明的具体实施方式所述方法的流程图
附图 3A至附图 3H是本发明的具体实施方式所述方法的工艺示 图。 具体实施方式
下面结合附图对本发明提供的一种晶体管的制 造方法的具体实施方式做 详细说明。
附图 2是本具体实施方式所述方法的流程图，用于 成具有肖特基结源漏 的晶体管， 包括如下歩骤： 歩骤 S 10, 提供半导体衬底； 歩骤 S 11 , 在半导体 衬底表面形成堆叠栅； 歩骤 S12, 在半导体衬底表面形成绝缘层， 所述绝缘层 进一歩覆盖了堆叠栅； 歩骤 S13 , 在绝缘层表面形成消耗层； 歩骤 S14, 刻蚀 绝缘层和消耗层， 以在堆叠栅两侧形成侧墙； 歩骤 S15 , 在半导体衬底表面形 成金属层， 所述金属层进一歩覆盖了堆叠栅以及侧墙； 歩骤 S 16, 热退火， 从 而在堆叠栅两侧的半导体衬底中形成源极和漏 极肖特基结； 歩骤 S17 , 除去半 导体衬底表面的金属层。
附图 3A至附图 3H是上述方法的工艺示意图。
附图 3A所示， 参考歩骤 S10, 提供半导体衬底 200。 所述半导体衬底 200 可以是 N型或者 P型衬底， 其材料可以是包括单晶硅衬底在内的任意一种 常 见的衬底材料。 本具体实施方式中， 所述半导体衬底 200的材料为单晶硅。
附图 3B所示， 参考歩骤 S11 , 在半导体衬底 200表面形成堆叠栅 210。 所 述堆叠栅 210包括介质层 211以及多晶硅层 212。 堆叠栅 210是构成晶体管栅 极的主要部分。 介质层 211 的材料可以是氧化硅或者其他高介电常数材料 如 Hf0 2 等， 作用是保证多晶硅层 221和半导体衬底 200之间的电学隔离。导电层 212的材料可以是多晶硅， 也可以是其他导电材料， 其作用是通过施加电学信 号在半导体衬底 200内部形成导电沟道。
附图 3C所示， 参考歩骤 S12, 在半导体衬底 200表面形成绝缘层 220， 所 述绝缘层 220进一歩覆盖了堆叠栅 210。 绝缘层 220的材料可是氧化硅等任一 一种常见的绝缘材料， 生长方法可以是化学气相沉积工艺， 该绝缘层 220用于 后续工艺中形成侧墙。
附图 3D所示， 参考歩骤 S13 , 在绝缘层 220表面形成消耗层 230。 所述 消耗层 230的材料应当根据后续金属层所用材料进行选 定，选定原则是在高温 下能够与金属层所用材料发生反应，并且反应 生成物能在以后的化学腐蚀中被 选择性地除去。例如本具体实施方式中后续金 属层的材料选用镍， 故对应的消 耗层 230的材料可以选用锗。消耗层 230的生长方法可以是化学气相沉积工艺 或者磁控溅射工艺等。
附图 3E所示， 参考歩骤 S14, 刻蚀绝缘层 220和消耗层 230， 以在堆叠栅 210的两侧形成侧墙 241与 242。 刻蚀工艺采用干法刻蚀， 并根据绝缘层 220 以及消耗层 230的具体材料选用刻蚀气体。 由于刻蚀是各向异性的， 因此能够 在堆叠栅 210两侧形成侧墙 241与 242。 所述侧墙 241与 242为复合式侧墙。 以侧墙 241为例， 上部外侧部分 241a由消耗层 230刻蚀后保留的部分构成， 其余部分 241b由绝缘层刻蚀后保留的部分构成。
附图 3F所示， 参考歩骤 S15 , 在半导体衬底 200的表面形成金属层 250， 所述金属层 250进一歩覆盖了堆叠栅 210以及侧墙 241与 242。本实施方式中， 金属层 250的材料为镍， 采用热蒸发、 电子束蒸发或者磁控溅射等工艺形成。 本歩骤中的金属层 250尤其覆盖了侧墙 241与 242两侧的半导体衬底 200的表 面区域， 上述区域将用于形成晶体管的源极和漏极。
附图 3G所示， 歩骤 S16, 热退火， 从而在堆叠栅 210两侧的半导体衬底 200中形成源极肖特基结 261和漏极肖特基结 262。 高温环境下金属将和衬底 发生反应，形成金属与半导体之间的肖特基结 。如果衬底 200的材料是单晶硅， 则形成的是金属硅化物。 所述热退火的歩骤进一歩包括第一和第二退火 歩骤： 第一退火歩骤的退火温度应介于 250至 350摄氏度，第二退火歩骤的退火温度 应介于 350至 600摄氏度， 退火所采用的气体应当不与样品发生反应， 例如高 纯氮气或者惰性气体， 并根据不同的退火方法， 选择合适的退火时间等工艺参 数。 此歩骤中， 由于侧墙 241与 242为复合式侧墙， 上部外侧部分 241a由消 耗层 230刻蚀后保留的部分构成。 故在退火过程中上部外侧部分 241a会与金 属层 250发生反应而消耗掉侧墙 241与 242两侧的金属层，避免过多的金属材 料向衬底 200中扩散。 为了保证此歩骤能够达到最佳效果， 消耗层 230应具备 足够厚度以保证淀积其上的金属层 250全部被消耗。厚的消耗层 230将保证侧 墙 241的上部外侧部分 241a以及侧墙 242与之对应的部分能够具有更大的横 向宽度， 进而保证更多的金属材料不是进入半导体衬底 200中而是被消耗掉。 消耗层 230的厚度的最小限值与淀积在消耗层 230上的金属层 250的厚度成正 比， 也就是说随着结深的减小， 淀积的金属层 250的减薄， 消耗层 230的厚度 最小限值也可减小。
附图 3H所示， 歩骤 S17, 除去半导体衬底 200表面的金属层 250。 此歩 骤采用化学腐蚀工艺， 腐蚀液应当能够除去未参加反应的多余金属， 以及金属 与消耗层材料反应的生成物， 并且腐蚀液应当不与肖特基结的材料发生反应 。 在本实施方式中， 金属层 250的材料为镍， 肖特基结的材料为镍的硅化物， 消 耗层与金属层反应后的产物为镍的锗化物，故 腐蚀液可以选用含有硫酸和双氧 水的混合溶液。
上述歩骤实施完毕后，还应当在半导体衬底 200表面继续实施金属布线等 工艺， 以最终获得具有肖特基结源漏的晶体管。 由于侧墙 241与 242的上部外 侧部分是由能够与金属层 250发生反应的材料构成的， 因此能够在退火过程中 吸收侧墙两侧金属层 250， 避免其向半导体层 200中扩散。
以上所述仅是本发明的优选实施方式， 应当指出， 对于本技术领域的普通 技术人员， 在不脱离本发明原理的前提下， 还可以做出若干改进和润饰， 这些 改进和润饰也应视为本发明的保护范围。