Beschreibung

Verfahren zur Herstellung eines Halbleiterbauelements mit einer planaren Kontaktierung und Halbleiterbauelement

Die vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Anspruchs 1 und ein mit dem Verfahren erzeugtes Halbleiterbauelement .

Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2005 041 099.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Bei einer aus der Druckschrift WO 03/030247 A2 bekannten planaren Verbindungstechnologie, die auch als SiPLIT-Technologie bezeichnet wird, schließt eine gleichmäßig über die Topogra- fie auflaminierte Folie in einer vorbestimmten Schichtdicke die Bauteile ein und bildet eine Isolierschicht. Das Grundkonzept einer flachen Bauweise mit planarer Verbindungstechnik ermöglicht durch Verwendung einer Isolierfolie vielseitige, anwendungsspezifische Gestaltungsmöglichkeiten.

Herkömmlicherweise- werden Bauteile bisher mit einer transparenten Vergussmasse oder Isolierfolie abgedeckt. Bei der Verwendung herkömmlicher Isolierfolien ist allerdings die thermische, alterungsbezogene bzw. UV-bezogene Beständigkeit teilweise eingeschränkt.

Es ist eine Aufgabe der vorliegenden Erfindung, ein verbessertes Halbleiterbauelement und ein Verfahren zu dessen Herstellung anzugeben, das mit einer planaren Verbindungstechnologie kontaktiert ist und sich insbesondere durch eine verbesserte thermisch-mechanische und chemisch-physikalische

Stabilität auszeichnet. Insbesondere soll es eine Isolierschicht aufweisen, die alterungsbeständig, weitgehend unbe- einflusst von Umwelteinflüssen ist und in Verbindung mit Lichtquellen eine hohe Lichtausbeute ermöglicht.

Diese Aufgabe wird durch ein Verfahren gemäß dem Anspruch 1 und eine Halbleiterbauelement gemäß Anspruch 15 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der abhängigen Ansprüche.

Bei einem erfindungsgemäßen Verfahren zur Erzeugung eines Halbleiterbauelements, insbesondere einer Halbleiterstruktur mit einer mittels elektronischen Bauelementen auf einem Substrat erzeugten Oberflächenstruktur oder Topografie, werden ein elektronisches Bauelement oder mehrere elektronische Bauelemente auf ein Substrat aufgebracht und eine Isolierschicht auf die mittels des mindestens einen Bauelements auf dem Substrat erzeugte Topographie aufgebracht .

Nachfolgend werden Ankontaktierungsöffnungen in der Isolierschicht an Kontaktierungsstellen des mindestens einen elektronischen Bauelements erzeugt, die Isolierschicht und die Kontaktierungsstellen in den Ankontaktierungsöffnungen planar metallisiert und die Metallisierung zur Erzeugung von elektrischen Verbindungen strukturiert, wobei die Isolierschicht eine Glasbeschichtung aufweist.

Durch die Verwendung einer Glasbeschichtung anstelle der herkömmlichen Verwendung von Polymerfolien kann eine hermetische Abdeckung der auf dem Substrat ausgebildeten Struktur aus einem oder mehreren elektronischen Bauelementen, insbesondere einer Struktur aus einer oder mehreren LEDs, derart erzeugt werden, dass die Struktur keinen Umwelteinflüssen ausgesetzt

ist. Ein weiterer Vorteil liegt in der hohen Transparenz, so dass eine hohe Lichtausbeute in Verbindung mit Lichtquellen ermöglicht wird. Da eine Glasbeschichtung eine hohe UV- Stabilität gegenüber ultravioletter Strahlung aufweist, ist die Alterungsbeständigkeit der Struktur gegenüber herkömmlichen Folien verbessert.

Die Glasbeschichtung ermöglicht eine vergleichsweise hohe thermisch-mechanische Stabilität. Dazu ist der Koeffizient thermischer Ausdehnung CTE (coefficient of thermal expansion) der Glasbeschichtung bevorzugt an die des mindestens einen Bauelements und/oder des Substrats angepasst. Der Koeffizient thermischer Ausdehnung der Glasbeschichtung weist bevorzugt einen Wert zwischen einschließlich 5*10 ^~7 K ^"1 und einschließlich 30*10 ^~7 K ^"1 auf. Zudem zeichnet sich die Glasbeschichtung durch eine hohe chemisch-physikalische Stabilität aus.

Die Verwendung einer Glasbeschichtung als Isolierschicht be- einflusst die weiteren Verfahrensschritte der Herstellung einer planaren Verbindungsstruktur im wesentlichen nicht, so dass die Verwendung von Glasbeschichtungen auf einfache Weise in bekannte Verfahren zur Erzeugung planarer Verbindungs- und Aufbaustrukturen integriert werden kann. Durch den Ersatz von Polymerfolien durch Glasbeschichtungen ist somit insbesondere eine Prozesstauglichkeit für das aus der Druckschrift WO 03/020247 A2 bekannte planare Verbindungsverfahren (SiPLIT- Verfahren) gegeben. Hinsichtlich der einzelnen Verfahrens- schritte zur Herstellung einer planaren Verbindungsstruktur wird der Offenbarungsgehalt dieser Druckschrift hiermit durch Rückbezug aufgenommen.

Die Isolierschicht kann vollständig aus der Glasbeschichtung bestehen. Gemäß einer vorteilhaften Ausgestaltung weist die

Glasbeschichtung Borosilikatglas auf. Die Glasbeschichtung kann vollständig aus Borosilikatglas erzeugt sein. Das Glas kann alkalihaltig sein. Es kann ebenso aus mehreren Glas- schichten aufgebaut sein.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird zuerst eine Polymerbeschichtung auf den Bauelementen und/oder dem Substrat und danach die Isolierschicht aufgebracht, wobei eine thermomechanische Entkopplung der Isolierschicht von den Bauelement- und Substratflächen geschaffen wird. Die Polymerbeschichtung ist bevorzugt derart hochelastisch, dass thermomechanische Spannungen ausgeglichen werden. Vorteilhaft können Unterschiede der Ausdehnungskoeffizienten (CTE) von Glasbeschichtung und Bauelement- und Substratflächen mittels der Polymerbeschichtung ausgeglichen werden. Dies ist insbesondere vorteilhaft für Halbleiterbauelemente, bei denen während des Betriebs eine starke Erwärmung des Bauelements auftritt, wie beispielsweise bei Hochleistungs-LEDS. Die Polymerbeschichtung vermindert in diesem Fall das Risiko eines Bruchs der Glasschicht aufgrund mechanischer Spannungen, die wegen hoher Temperaturunterschiede zwischen dem Ruhezustand und dem Betriebszustand des Bauelements auftreten können.

Gemäß einer weiteren vorteilhaften Ausgestaltung kann die I- solierschicht nebeneinander angeordnete Glasbeschichtungen und Polymerschichten aufweisen. Damit kann die Isolierschicht wirksam den jeweiligen Funktionen der Bauelemente angepasst werden. Eine Glasbeschichtung ist für LED-Chips vorteilhaft, insbesondere für LED-Chips, bei denen zumindest ein Teil der emittierten Strahlung Wellenlängen im ultravioletten Spektralbereich aufweist, da eine Glasbeschichtung gegenüber Polymerschichten eine verbesserte Strahlungsstabilität aufweist. Es ist beispielsweise möglich, dass einer oder mehrere auf

dem Substrat angeordnete LED-Chips mit einer Isolierschicht aus Glas versehen sind, während das Substrat und/oder eines oder mehrere weitere auf dem Substrat angeordnete Bauelemente mit einer Isolierschicht aus einem Polymer versehen sind.

Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Glasbeschichtung lediglich im elektrisch aktiven Bereich eines Bauelements angeordnet. Als elektrisch aktiver Bereich beispielsweise eines LED-Chips wird hier der Licht emittierende Bereich angenommen. Insbesondere kann die Glasbeschichtung auf die Oberfläche und die Seitenflanken eines LED-Chips aufgebracht sein.

Gemäß einer weiteren vorteilhaften Ausgestaltung kapselt die Glasbeschichtung mindestens ein elektrisches Bauelement, insbesondere einen LED-Chip, hermetisch ein.

Gemäß einer bevorzugten Ausgestaltung weist die Glasbeschichtung eine Dicke im Bereich von 5 bis 500 μm auf.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird die Glasbeschichtung mittels Physical Vapour Deposition (PVD) und/oder Plasma Ion Assisted Deposition (PIAD) , insbesondere electron-beam PVD-PIAD aufgebracht.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird die Glasbeschichtung mittels eines Lift-off-Verfahrens strukturiert.

Gemäß einer weiteren vorteilhaften Ausgestaltung werden Kontaktöffnungen mittels Laserbearbeitung, chemischem ätzen, Trockenätzen oder Sandstrahlen erzeugt .

Gemäß einer weiteren vorteilhaften Ausgestaltung wird das Metallisieren mittels einer Keimschicht (Seedlayer) beispielsweise aus TiW und/oder TiCu, ausgeführt. Es wird dabei zum Beispiel mittels Sputtern eine dünne metallische Schicht auf die Isolierschicht aufgebracht. Zum nachfolgenden Aufbringen der Metallisierung können zum Beispiel CVD, PVD oder elektrolytische Verfahren verwendet werden.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird ein Strukturieren der Metallisierung mittels eines Fotoverfahrens ausgeführt .

Die vorliegende Erfindung wird im Folgenden anhand von Ausführungsbeispielen in Verbindung mit den Figuren 1 bis 3 näher beschrieben. Es zeigen:

Figur 1 eine schematische Darstellung eines Querschnitts durch ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements ,

Figur 2 eine schematische Darstellung eines Querschnitts durch ein zweites Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements, und

Figur 3 eine schematische Darstellung eines Querschnitts durch ein drittes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements .

Gleiche oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.

Figur 1 zeigt ein Halbleiterbauelement, bei dem ein LED-Chip 2 auf einem Substrat 1 angeordnet ist. Das Substrat 1 kann

beispielsweise ein Wafer, ein Printed Circuit Board (PCB) und/oder ein Flexmaterial sein.

Auf dem Substrat 1 und auf dem LED-Chip 2 ist eine Isolierschicht 3 aus einem Glas, beispielsweise eine dünne Borosili- katglasschicht, aufgebracht. Diese dient als hermetische Ab- ^' deckung für den LED-Chip 2 als auch für das Substrat 1. Die Glasbeschichtung 3 schützt also den LED-Chip 2 und das Substrat 1 vorteilhaft vor Umwelteinflüssen wie insbesondere Feuchtigkeit, Schmutz oder UV-Strahlung.

Die Isolierschicht 3 fungiert weiterhin als elektrische Isolierung zwischen Teilbereichen des LED-Chips 2, insbesondere den Seitenflanken des LED-Chips 2, und elektrischen Verbindungen 4, die zur planaren elektrischen Kontaktierung des LED-Chips dienen. Unter einer planaren Kontaktierung wird dabei eine drahtlose Kontaktierung mittels einer strukturierten Metallisierungsschicht, die die elektrischen Verbindungen 4 ausbildet, verstanden. Insbesondere wird also kein Bonddraht zur Kontaktierung des LED-Chips 2 verwendet. Dies ermöglicht vorteilhaft eine vergleichsweise geringe Bauhöhe des Halblei- terbauelements . Die Isolierschicht 3 verhindert insbesondere einen Kurzschluss des LED-Chips 2, der ansonsten im Falle eines direkten Aufbringens der Metallisierung 4 auf die Seitenflanken des LED-Chips 2 auftreten würde.

Die dünne Glasbeschichtung 3 wird bevorzugt durch ein PVD- oder PIAD-Verfahren erzeugt.

Nach dem Aufbringen auf das elektronische Bauelement 2 und das Substrat 1 kann die Isolierschicht 3 durch eine Lift-Off- Technik strukturiert werden.

In der Isolierschicht 3 werden öffnungen 5 zur Erzeugung von planaren Ankontaktierungen vorzugsweise durch Laserbearbeitung, chemischen ätzen, Trockenätzen und/oder Sandstrahlen geschaffen. Andere Verfahren sind ebenso denkbar.

Das Ausbilden der elektrischen Verbindungen 4 auf der Isolierschicht 3 erfolgt vorzugsweise durch das Aufbringen und Strukturieren einer Metallisierungsschicht. Vor dem Aufbringen der Metallisierungsschicht wird vorzugsweise eine dünne Keimschicht, beispielsweise aus TiCu oder TiW, auf die Isolierschicht aufgebracht. Die Strukturierung der Metallisierung kann beispielsweise mittels eines fotolithographischen Verfahrens erfolgen. Mittels der Strukturierung der Metallisierung wird insbesondere eine Strahlungsaustrittsfläche 11 des LED-Chips von der Metallisierung 4 ausgespart. Die Glas- beschichtung 3 ist vorteilhaft hochtransparent für die von dem LED-Chip 2 emittierte Strahlung.

Bei dem Ausführungsbeispiel ist ein erster Anschlusskontakt 8 des LED-Chips 2 mit einem Rückseitenkontakt 6 auf der von dem LED-Chip 2 abgewandten Seite des Substrats 1 verbunden. Ein zweiter Anschlusskontakt 9 des LED-Chips 2 ist mit einem Vorderseitenkontakt 7 auf der dem Bauelement 2 zugewandten Vorderseiteseite des Substrats 1 verbunden. Selbstverständlich sind auch andere Varianten der Kontaktierung denkbar.

Die Einkapselung des LED-Chips 2 mit Borosilikatglas als hermetische Abdeckung und als Dielektrikum eignet sich besonders für eine planare Verbindungs- und Aufbautechnik, wie sie beispielsweise bei der in der Patentanmeldung WO 03/030247 A2 beschrieben ist.

Bei dem in Fig. 2 dargestellten Ausführungsbeispiel weist die Isolierschicht nebeneinander angeordnete Teilbereiche aus einer Glasbeschichtung 3 und einer Polymerschicht 10 auf. Die Oberfläche und die Seitenflanken des LED-Chips 2 sind mit der Glasbeschichtung 3 versehen, während Teilbereiche des Substrats 1 durch eine Polymerschicht 10 von den elektrischen Verbindungen 4 isoliert sind. Somit sind vorteilhaft die Teilbereiche der Isolierschicht 3, die unmittelbar der Strahlung des LED-Chips 2 ausgesetzt sind, mit der Glasbeschichtung 3 versehen.

Ansonsten entspricht das zweite Ausführungsbeispiel dem ersten Ausführungsbeispiel, insbesondere hinsichtlich der im Zusammenhang mit der Fig. 1 beschriebenen vorteilhaften Ausgestaltungen.

Bei dem in Fig. 3 dargestellten Ausführungsbeispiel wurde vor dem Aufbringen der Isolierschicht 3, die eine Glasbeschichtung ist, eine Polymerschicht 10 auf die auf das Substrat aufgebrachte Oberflächenstruktur, die den LED-Chip 2 enthält, aufgebracht .

Dies hat den Vorteil, dass die Glasbeschichtung 3 nicht unmittelbar an das Bauelement 2 angrenzt und somit die Gefahr einer Beschädigung der Glasschicht durch thermische Spannungen, die aufgrund verschiedener Ausdehnungskoeffizienten von Glas und dem Halbleitermaterial des Bauelements 2 und/oder des Substrats 1 auftreten könnten, vermindert wird. Die PoIy- merbeschichtung ist zum Ausgleich thermomechanischer Spannungen bevorzugt hochelastisch.

Die Polymerschicht 10 ist bevorzugt mittels eines PIAD- Verfahrens auf das Substrat und den LED-Chip 2 aufgebracht.

Das PIAD-Verfahren ist aufgrund der vergleichsweise niedrigen Prozesstemperatur an dem zu beschichtenden Bauelement vorteilhaft, wenn vor dem Aufbringen der Glasbeschichtung 3 eine Polymerschicht 10 aufgebracht wird, die bei hohen Temperaturen degradieren könnte.

Ansonsten entspricht das dritte Ausführungsbeispiel dem ersten Ausführungsbeispiel, insbesondere hinsichtlich der im Zusammenhang mit der Fig. 1 beschriebenen vorteilhaften Ausgestaltungen.

Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.