TRANSMIS DE PROCHE EN PROCHE

DOMAINE TECHNIQUE

L'invention concerne la synchronisation de convertisseurs de données analogique-numérique et/ou numérique-analogique. Elle concerne plus particulièrement les convertisseurs rapides dont la fréquence de travail est de l'ordre d'une centaine de mégahertz et plus. L'invention s'applique notamment à des systèmes qui nécessitent la synchronisation de plusieurs de ces convertisseurs rapides, comme par exemple les réseaux d'antennes ou les systèmes de communication de données à modulation l/Q.

PROBLEME TECHNIQUE

Les convertisseurs rapides sont généralement formés de deux ou plusieurs cœurs de convertisseurs qui travaillent chacun à une fréquence de travail (d'échantillonnage) plus lente, et dont on combine les signaux de sortie (entrelacement) pour arriver à la fréquence de conversion attendue. Les horloges d'échantillonnage de ces convertisseurs sont ainsi habituellement générées en interne par un générateur d'horloge qui effectue une division de fréquence, à partir de l'horloge de référence. Si on a n cœurs de conversion par convertisseur, la fréquence d'échantillonnage est obtenue à partir de l'horloge de référence CLK par division de fréquence par n.

Dans une architecture comportant plusieurs convertisseurs, il est nécessaire de pouvoir les synchroniser, pour les faire démarrer en phase. Dans le cas de convertisseurs rapides, il s'agit de faire démarrer en phase les diviseurs de fréquence, c'est-à-dire qu'il ne suffit pas de dire qu'on les réinitialise de manière synchrone sur un front actif d'horloge de référence, encore faut-il savoir sur quel front actif, sinon les horloges d'échantillonnage obtenues pourront ne pas être toutes en phase selon que les diviseurs de fréquence démarreront sur un front actif d'horloge ou le suivant.

Une des solutions connues à ce problème est d'utiliser un signal, que l'on appelle habituellement signal de synchronisation, qui est une impulsion distribuée en phase sur tous les convertisseurs et sa distribution est conçue pour obtenir le temps de propagation adapté pour chaque convertisseur, pour que les fronts actifs d'horloge sur lesquels les diviseurs de fréquence seront initialisés se correspondent, c'est-à-dire que deux à deux ces fronts actifs seront tous distants d'un nombre de périodes horloge de référence qui est un multiple de n : 0, n, 2xn, .... Tout est déterminé par conception des chemins de distribution de l'horloge de référence et du signal de synchronisation sur chacun des convertisseurs.

Cette technique nécessite ainsi une distribution très soignée de l'horloge de référence et du signal de synchronisation qui repose sur une évaluation précise des délais de propagation dans les chemins de conduction électriques amenant ces signaux sur chacun des convertisseurs dans une architecture donnée. Il s'agit de prendre en compte tous les paramètres influant la propagation : longueur et matériaux des conducteurs, caractéristiques des étages d'entrée et de sortie des signaux, caractéristiques des soudures, .... Si on sait concevoir cela plutôt bien aux faibles fréquences, dans les systèmes rapides qui nous occupent avec des fréquences de travail de 100 mégahertz et plus, la tâche est plus délicate. Notamment il y a alors une forte contrainte supplémentaire concernant l'acquisition du signal de synchronisation qui doit intervenir dans une fenêtre temporelle très inférieure à la période d'horloge. Toutes ces difficultés s'ajoutent et rendent coûteuse mais également difficile une synchronisation par conception qui soit suffisamment précise. Cela se traduit au niveau du système par de la complexité système supplémentaire et des performances dégradées.

D'autres solutions connues n'utilisent pas ce signal de synchronisation. Ce sont par exemple des solutions utilisant des boucles à verrouillage de phase PLL dans les convertisseurs, comme décrit par exemple dans le document publié sur Internet : "Synchronizing Multiple High- Speed Multiplexed DACs for Transmit applications", XP002492319, 21 sept. 2006, pp 1 -6, url=http://www.maxim. ic.com/an3901 . Mais elles posent d'autres problèmes. En particulier, elles amènent généralement des problèmes de gigue sur les horloges d'échantillonnage, ce qui impacte également les performances des convertisseurs. Ces solutions à PLL posent également des problèmes de stabilité en température, sans compter la complexité qu'elles ajoutent dans chaque convertisseur.

RESUME DE L'INVENTION

L'invention se propose de résoudre le problème technique relatif à la distribution du signal de synchronisation. On cherche une solution plus simple de mise en œuvre y compris lorsqu'il faut synchroniser un grand nombre de convertisseurs sur une horloge à haute fréquence, par exemple 100 mégahertz et au-delà, avec toute la précision requise.

Dans une architecture donnée, les délais de propagation d'un signal d'un point à un autre sont fixés par les caractéristiques physiques du chemin de propagation de ce signal dans l'architecture considérée. Plutôt que d'agir en amont, à la conception, pour fixer ce délai pour chaque convertisseur comme dans l'art antérieur, l'idée astucieuse de l'invention est de configurer les convertisseurs en au moins une chaîne série, et de remplacer la distribution en phase du signal de synchronisation sur tous les convertisseurs, par une transmission de ce signal d'un convertisseur vers un autre pour atteindre de proche en proche tous les convertisseurs d'une chaîne, en combinaison avec un paramétrage de chaque convertisseur de la chaîne, qui reflète les délais de propagation du signal de synchronisation dans cette chaîne de convertisseurs et par lequel on transmet en sortie de chaque convertisseur, un signal de synchronisation qui est resynchronisé, pour le convertisseur suivant. Dans chaque convertisseur, le paramétrage permet également de choisir le bon front actif d'horloge de référence qui récupère le signal réinitialisant le générateur d'horloge d'échantillonnage, permettant de synchroniser en phase les horloges d'échantillonnage de tous les convertisseurs.

De cette façon, on relâche les contraintes en amont, sur la conception et la réalisation des circuits applicatifs, donc on réduit les coûts. Et on réalise une synchronisation performante des convertisseurs, au prix d'une étape d'apprentissage de paramètres de configuration de la synchronisation, d'implémentation aisée, dont on montre qu'elle n'est à réaliser qu'une seule fois, et de l'ajout d'éléments de logique séquentielle et combinatoire dans chaque convertisseur, permettant de déterminer et d'appliquer le paramétrage.

L'invention concerne ainsi un procédé de synchronisation de convertisseurs de données de type numérique/analogique et/ou analogique/numérique sur un front actif d'une horloge de référence CLK commune, caractérisé en ce que les convertisseurs forment au moins une chaîne de transmission série d'un signal de synchronisation émis par une unité de commande des convertisseurs tel que : - le convertisseur de rang 1 dans la chaîne a une entrée de synchronisation connectée à une sortie de commande de synchronisation de l'unité de commande ;

- chaque convertisseur de rang j supérieur à 1 dans la chaîne a une entrée de synchronisation connectée à la sortie de synchronisation du convertisseur de rang j-1 dans la chaîne ;

le procédé de synchronisation étant caractérisé en ce qu'un processus de synchronisation des convertisseurs de la chaîne sur un front actif d'horloge de référence CLK activé par l'unité de commande comprend les étapes suivantes pilotées par l'unité de commande:

- initialisation dans chaque convertisseur d'un registre de configuration de la synchronisation comportant au moins un paramètre de polarité définissant comme polarité d'un front d'horloge de référence pour la détection de signal en entrée de synchronisation du convertisseur, la polarité du front actif d'horloge de référence ou la polarité inverse; puis

- émission sur la sortie de commande synchronisation de l'unité de commande d'un signal de synchronisation, qui est une impulsion de largeur au moins égale à une période d'horloge de référence;

le procédé de synchronisation étant encore caractérisé en ce que chaque convertisseur dans la chaîne est configuré pour réaliser les étapes suivantes:

- a) détection d'un signal de synchronisation en entrée de synchronisation, sur un front d'horloge de référence CLK qui a la polarité définie par la valeur dudit paramètre de polarité configuré dans le convertisseur,

- b) alignement sur le front actif d'horloge de référence suivant du signal détecté à l'étape a) pour fournir un signal de synchronisation aligné sur un front actif d'horloge de référence et application dudit signal sur la sortie de synchronisation du convertisseur. Dans une mise en œuvre, chaque convertisseur dans la chaîne est formé de n cœurs de conversion à une fréquence d'échantillonnage qui est fournie par un diviseur par n de la fréquence d'horloge de référence, où n est un entier non nul, et configuré pour réaliser à la suite de l'étape b), les étapes suivantes : - c) décalage dudit signal de synchronisation aligné obtenu à l'étape b) par un nombre entier de période(s) d'horloge de référence défini par la valeur d'un paramètre de phase fourni par ledit registre de configuration du convertisseur ; et

-d) application du signal décalé obtenu comme signal de réinitialisation dudit diviseur de fréquence par n,

où ledit nombre entier défini par le paramètre de phase a une valeur comprise entre 0 et n-1 , bornes incluses.

Chaque convertisseur dans la chaîne est configuré pour réaliser une étape e) de vérification de la stabilité d'un niveau actif de signal reçu en entrée de synchronisation acquis sur le front d'horloge de référence défini à l'étape a) de détection par la valeur dudit paramètre de polarité, par comparaison de la première valeur acquise sur ledit front de détection, à au moins une deuxième valeur dudit signal acquise sur un front en avance, d'un délai déterminé, sur ledit front de détection et à au moins un troisième valeur dudit signal acquise sur un front en retard, d'un délai déterminé, sur ledit front de détection, et si les valeurs ne sont pas toutes identiques, activation d'un bit drapeau correspondant dans ledit registre de configuration du convertisseur.

Le procédé comprend une phase d'apprentissage permettant la configuration du paramètre de polarité de chaque convertisseur successivement depuis le premier convertisseur en entrée de chaîne, jusqu'au dernier convertisseur de la chaîne, au moyen du bit drapeau du registre de configuration des convertisseurs, puis la configuration d'une valeur p du paramètre de phase de chaque convertisseur, à partir d'une détermination du nombre entier M de périodes horloge de référence séparant le front d'impulsion de synchronisation en sortie du convertisseur du front d'impulsion de synchronisation en sortie d'un convertisseur en amont dans la chaîne, et la valeur p du paramètre de phase est telle que la somme M+p est un multiple de n.

L'invention concerne également un convertisseur de données analogique/numérique ou numérique/analogique qui comprend une entrée pour recevoir un signal de synchronisation et un circuit de synchronisation associé permettant la synchronisation du convertisseur sur un front actif d'un signal d'horloge de référence, selon le procédé de l'invention. D'autres caractéristiques et avantages de l'invention sont présentés dans la description suivante, en référence aux dessins annexés dans lesquels :

- la figure 1 illustre une architecture de données dans laquelle les convertisseurs sont configurés pour former une chaîne de propagation série d'un signal de synchronisation selon l'invention ;

- la figure 2 est un schéma bloc simplifié d'un convertisseur comprenant les éléments de circuit pour la mise en œuvre d'un procédé de synchronisation dans une chaîne de convertisseurs selon l'invention ;

- les figures 3 et 4 illustrent des chronogrammes des signaux générés dans chaque convertisseur, en fonction des paramètres de configuration de la synchronisation selon l'invention ;

- la figure 5 est un chronogramme qui illustre plus particulièrement l'alignement en phase des horloges d'échantillonnage dans une chaîne de convertisseurs selon le procédé de l'invention ;

- les figures 6 et 7 sont un chronogramme des signaux et un synoptique des étapes d'un processus d'apprentissage selon l'invention, pour configurer le paramètre de polarité de chaque convertisseur, utilisant un signal de synchronisation émis par l'unité de commande qui est synchrone de l'horloge de référence ;

- les figures 8 et 9 illustrent une variante du procédé d'apprentissage utilisant un signal de synchronisation émis par l'unité de commande qui est asynchrone ; et

- les figures 10 et 1 1 montrent de manière schématique différentes possibilités de constitution de chaine(s) de convertisseurs compatibles avec un procédé de synchronisation selon l'invention.

DESCRIPTION DÉTAILLÉE

L'invention s'applique à des systèmes de traitement de données qui comprennent une unité de commande qui pilote un ensemble de convertisseurs de données de type analogique/numérique et/ou numérique/analogique, qui doivent travailler de façon synchrone. Dans ces architectures, l'unité de commande, généralement réalisée par un circuit logique programmable de type FPGA (Field-Programmable-Gate Array), est conçue pour piloter les convertisseurs suivant un schéma de communication maitre-esclave, au moyen d'un bus d'interface périphérique, tel que par exemple le bus appelé bus SPI (pour Sériai Peripheral Interface) qui est un bus de données série synchrone très utilisé. Le bus d'interface périphérique permet l'échange de données entre l'unité de commande et les convertisseurs, en particulier des données DATA qui sont les données à convertir (convertisseur numérique analogique) ou qui sont le résultat des conversions (convertisseur numérique analogique). Ces aspects ne seront pas détaillés plus avant. Ils sont bien connus de l'homme de l'art. La figure 1 illustre une architecture de traitement comportant K convertisseurs pilotés par une unité de commande UC, qui sont arrangés en une chaîne série qui permet leur synchronisation selon l'invention sur une horloge CLK de référence commune. En pratique la distribution électrique de cette horloge sur l'unité de commande et les convertisseurs est effectuée en utilisant les techniques de l'état de l'art, pour en assurer la distribution synchrone sur tous les composants.

Selon l'invention, chaque convertisseur de la chaîne est configuré pour recevoir un signal de synchronisation sur une broche d'entrée IN ; et transmettre un signal de synchronisation vers un convertisseur suivant, sur une broche de sortie OUT. La chaîne série de distribution du signal de synchronisation sur les convertisseurs selon l'invention peut ainsi être constituée de la façon suivante : un signal de synchronisation SYNC-m est émis par l'unité de commande UC des convertisseurs ; il est appliqué sur le premier convertisseur de la chaîne et transmis après resynchronisation au convertisseur suivant et ainsi de suite jusqu'au dernier convertisseur de la chaîne. On note SYNC-in _j le signal reçu sur la broche d'entrée IN du convertisseur de rang j dans la chaîne ; et SYNC-out _j le signal transmis par le convertisseur de rang j sur sa broche de sortie OUT, après détection du signal SYNC-in _j et alignement sur un front actif d'horloge de référence comme il va être expliqué dans la suite. Enfin, pour le procédé de synchronisation selon l'invention, l'impulsion de synchronisation a une durée (ou largeur) qui est au moins égale à une période d'horloge CLK, permettant une acquisition du niveau actif du signal de synchronisation par chaque convertisseur sur au moins l'un des deux fronts montant et descendant d'une impulsion d'horloge CLK. On propose dans la suite de décrire d'abord le processus de synchronisation des convertisseurs selon l'invention, et ensuite les processus de détermination des paramètres de configuration utilisés par ce processus.

Auparavant, il convient de préciser les conventions qui ont été choisies : le front actif d'horloge de référence CLK, sur lequel on réalise la synchronisation est le front montant ; la valeur binaire par défaut des paramètres du registre de configuration de la synchronisation est la valeur nulle (0). Le signal de synchronisation est une impulsion de synchronisation, qui est une impulsion logique positive. La détection d'un tel signal correspond à la détection ou l'acquisition d'un niveau actif, qui est avec la convention choisie, le niveau haut. On saura faire les transpositions et adaptations nécessaires pour des systèmes utilisant des conventions différentes.

La figure 2 illustre de manière schématique les éléments du circuit de synchronisation et le registre de configuration de synchronisation prévus dans chaque convertisseur, pour la mise en œuvre de la synchronisation des convertisseurs de la chaîne selon le procédé de l'invention.

Le circuit de synchronisation comprend des circuits de logique séquentielle et combinatoire. Un premier circuit LS1 permet d'assurer une fonction de détection et resynchronisation d'un signal de synchronisation SYNC_in _j reçu en entrée. Un deuxième circuit LS2 est prévu qui permet d'assurer une fonction de décalage de ce signal, pour permettre le démarrage en phase des diviseurs de fréquence de tous les convertisseurs dans la chaîne, lorsque ces convertisseurs sont constitués de cœurs de conversion à fréquence de travail plus lente que la fréquence d'horloge CLK. Les fonctions de ces deux premiers circuits LS1 et LS2 sont réalisées en lien avec les paramètres définis dans le registre REG _j de configuration de la synchronisation. Un troisième circuit LS3 permet de détecter si le front d'horloge CLK positionné par le paramètre de polarité est bien le front adéquat. S'il ne l'est pas, il permet d'activer un bit drapeau Flag _j prévu dans le registre de configuration, qui est notamment utilisé en phase d'apprentissage, pour justement déterminer la valeur du paramètre de polarité pour le convertisseur considéré. CIRCUIT LS1 ET PARAMÈTRE DE POLARITÉ

On a vu que le paramètre de polarité Sel-edge _j est celui qui permet de fixer dans chaque convertisseur, la polarité adéquate du front d'horloge CLK utilisé pour faire l'acquisition de manière fiable du niveau actif du signal de synchronisation.

Ce paramètre est utilisé par le premier circuit LS1 de logique séquentielle et combinatoire du convertisseur. Ce circuit LS1 reçoit en entrée le signal de synchronisation Sync-in _j reçu sur la broche d'entrée IN. Il fournit en sortie, le signal de synchronisation Sync_out _j qui est transmis sur la broche de sortie. Ce circuit LS1 est conçu pour les conventions sur les signaux indiquées précédemment, pour

- détecter une impulsion de synchronisation reçue en entrée, sur un front d'horloge CLK qui peut être le front montant ou le front descendant selon la valeur du paramètre de polarité Sel-edge _{j ;} et

- fournir en sortie une impulsion de synchronisation qui est synchrone de l'horloge de référence, c'est-à-dire alignée sur le front actif d'horloge, qui pour les conventions retenues est le front montant.

La figure 2 propose un exemple de réalisation de ce circuit, à titre d'illustration. Dans cet exemple, le circuit LS1 comprend deux paires de bascules D commandées en mode maître esclave, en série.

La première paire réalise la fonction de détection. Elle est séquencée par un signal d'horloge H1 qui est généré par une porte logique, dans l'exemple une porte OU Exclusif qui reçoit sur une entrée, le signal d'horloge CLK, et sur l'autre, l'inverse du paramètre de polarité Sel-edge,. Lorsque Sel- edge,=0, on a ainsi H1 =/CLK. C'est-à-dire que la détection se fait sur un front descendant du signal d'horloge CLK (Figure 3) ; et lorsque Sel-edgei=1 , on a H1 = CLK. C'est-à-dire que la détection se fait sur un front montant du signal d'horloge CLK (Figure 4). Ainsi, la sortie Qm1 de la bascule maître de la première paire prend la valeur du signal SYNC-in _j appliqué en entrée sur (pendant) le niveau bas de l'horloge H1 ; et conserve son état précédent sur le niveau haut ; pour la sortie Qe1 de la bascule esclave de la première paire, c'est le contraire : elle prend la valeur du signal SYNC-in _j appliqué en entrée sur (pendant) le niveau haut de l'horloge H1 et conserve son état précédent sur le niveau bas.

La deuxième paire réalise la fonction d'alignement sur un front-actif d'horloge CLK suivant. Dans cette deuxième paire, la bascule maître est séquencée par un signal d'horloge H2 qui est généré par une porte logique, dans l'exemple une porte ET qui reçoit sur une entrée, le signal d'horloge CLK, et sur l'autre, le paramètre de polarité Sel-edge,. Lorsque Sel-edgei=0, on a ainsi H2=0 (Figure 3) et la sortie Qm2 de cette bascule recopie tout le temps son entrée, c'est-à-dire le signal Qe1 ; et lorsque Sel-edgei=1 (Figure 4), on a H2 = CLK. La bascule esclave de la deuxième paire est séquencée par l'horloge de référence. Sa sortie Qe2 fournit le signal de synchronisation synchrone SYNC-out _j à transmettre en sortie OUT.

Le chronogramme de la figure 3 correspond au cas où Sel-edge, a été fixé à 0 pour ce convertisseur, indiquant que le niveau actif (1 ) du signal SYNC_in _j qui sera (est) reçu, est stable au moment d'un front descendant de l'horloge CLK : la détection par la première paire se fait sur un front descendant de CLK et la synchronisation par la deuxième paire est réalisée sur le front montant suivant de CLK.

Le chronogramme de la figure 4 correspond au cas inverse où Sel- edge, a été fixé à 1 , indiquant que le niveau actif (1 ) du signal SYNC-in _j qui sera (est) reçu, est stable au moment d'un front montant de l'horloge CLK : la détection par la première paire se fait sur un front montant de CLK et la synchronisation par la deuxième paire est réalisée sur le front descendant suivant de CLK.

On note que dans les deux cas la détection et l'alignement sont réalisés sur une période d'horloge de référence. CIRCUIT LS2 ET PARAMÈTRE DE PHASE

On a vu que le paramètre de phase Sel-shift _j est le paramètre qui permet de faire démarrer en phase les diviseurs de fréquence des convertisseurs. Si les convertisseurs sont formés chacun avec un unique cœur de conversion dont la fréquence d'échantillonnage est la fréquence d'horloge CLK, ce paramètre est fixé à sa valeur par défaut (zéro) dans tous les convertisseurs. Lorsque les convertisseurs sont formés chacun avec n cœurs de conversion, n entier au moins égal à 2, l'horloge d'échantillonnage des cœurs de conversion est fournie par un diviseur par un facteur n de la fréquence de l'horloge CLK. Lors du processus de synchronisation, les diviseurs de fréquence des convertisseurs ne vont pas être réinitialisés sur le même front actif d'horloge CLK, mais de manière différée en lien avec la propagation du signal de synchronisation d'un convertisseur à l'autre. Mais le paramètre de phase assure qu'ils sont réinitialisés sur des fronts actifs d'horloge qui considérés deux à deux, sont distants d'un nombre qui est multiple de n périodes horloge CLK. De cette façon, les horloges d'échantillonnage démarrent toutes en phase.

Le paramètre de phase est appliqué au deuxième circuit LS2 du circuit de synchronisation du convertisseur. Il reçoit en entrée le signal SYNC-out _j fourni par le premier circuit LS1 ; il fournit en sortie le signal SYNC-Core _j appliqué pour réinitialiser le générateur d'horloge d'échantillonnage Fe _j (diviseur de fréquence) utilisée dans le ou les cœurs du convertisseur.

Le circuit LS2 comprend en pratique n-1 circuits à retard, par exemple des bascules D séquencées par le signal d'horloge CLK, chaque circuit retardant d'une période horloge CLK le signal reçu en entrée ; et un multiplexeur à n voies d'entrée et une voie de sortie, commandé par le paramètre de phase Sel-shift _j. Ce multiplexeur reçoit en entrées le signal SYNC-Core _j et la sortie de chacun des n-1 circuits à retard, et sélectionne la voie d'entrée qui correspond au décalage fixé par le paramètre Sel-shift _j .

Le chronogramme de la figure 5 illustre les effets du circuit LS2 et du paramètre de phase. Il représente les signaux de synchronisation d'entrée (SYNC-in _j ), de sortie (SYNC-out _j ) et de cœur (SYNC-Core _j ) de trois convertisseurs successifs de la chaîne, qui sont à n=2 cœurs travaillant à fréquence moitié de la fréquence d'horloge CLK. Dans ce chronogramme, on prend le signal de synchronisation de sortie SYNC-out _j du convertisseur le plus amont, CN _j comme référence. Pour les deux convertisseurs CN _j et CNj ₊ -i , les fronts actifs de leur signaux de sortie SYNC-out _j et SYNC-out _j+ i sont distants de 2 périodes horloge CLK : ces deux signaux peuvent être appliqués sans décalage (Sel-shift _j et Sel-shift _j+ i à 0) : leurs horloges d'échantillonnage Fe _j démarreront en phase. Pour les deux convertisseurs CN _j et CNj ₊₂ , les fronts actifs de leurs signaux de sortie SYNC-out _j et SYNC- out _j+ 2 sont distants de 5 périodes horloge CLK, qui n'est pas multiple de 2. Dans l'exemple, on ajoute alors un décalage de 1 période horloge CLK au signal SYNC-out _j+2 , pour arriver à un nombre multiple de 2 (en fixant le paramètre de phase Sel-shiftj ₊₂ du convertisseur CN _j+2 à la valeur 1 ). Ainsi les horloges de ces trois convertisseurs Fe _j , Fe _j+ i et Fe _j+2 démarreront toutes en phase, comme illustré sur la figure 5. On détermine ainsi la valeur du paramètre de phase de chaque convertisseur par rapport à un convertisseur amont dans la chaîne.

CIRCUIT LS3 ET BIT DRAPEAU

Le bit drapeau Flag _j du registre de configuration d'un convertisseur permet de signaler à l'unité de commande que l'acquisition du signal de synchronisation d'entrée SYNC-in _j n'est pas fiable, c'est-à-dire que le front d'horloge CLK défini par le paramètre de polarité pour la détection du niveau actif de ce signal (circuit LS1 ) tombe dans une zone où ce signal est instable, et qu'il faut donc le modifier. La figure 6 illustre cette situation : le front actif d'impulsion du signal SYNC-in-ι est concomitant avec le front d'horloge CLK fixé par le paramètre Sel-edgei pour la détection, qui à ce moment est le front descendant. On est dans une zone d'instabilité ZI du signal et la détection à ce moment n'est pas fiable. Le troisième circuit LS3 du circuit de synchronisation du convertisseur permet de détecter cette situation, et d'activer le cas échéant le bit drapeau Flag _j .

Ce circuit LS3 comprend en pratique trois étages de détection qui reçoivent chacun le signal de synchronisation d'entrée, SYNC-in _j et qui sont séquencés à partir de l'horloge de référence CLK. Un premier étage est configuré pour effectuer la détection d'un niveau actif du signal SYNC-in _j sur le front d'horloge CLK déterminé par la valeur par défaut du paramètre de polarité Sel-edge _j. Les deux autres étages effectuent cette détection l'un sur un front légèrement en avance sur ce front d'horloge (-Δ), l'autre légèrement en retard (+Δ). Pour les fréquences élevées qui nous occupent, ce léger retard positif ou négatif est typiquement de l'ordre d'une dizaine de picosecondes (10 ^"12 s). Si les trois étages fournissent la même valeur logique en sortie correspondant au niveau actif du signal, c'est que ce niveau est bien établi au moment du front de détection. Si l'un au moins fourni une valeur logique différente, c'est que le signal SYNC-in _j était en train de s'établir à la valeur haute (ou basse) : on est dans une zone d'instabilité ZI. Le circuit LS3 active alors le bit drapeau Flag _j dans le registre de configuration, dans l'exemple en le positionnant à la valeur 1 . En pratique les différents étages de détection sont conçus sensiblement comme l'étage de détection du circuit LS1 , en incluant en outre des circuits à retard pour générer les fronts de détection en avance et en retard sur le front d'horloge de référence. Ce bit drapeau est notamment utilisé en phase d'apprentissage pour modifier la valeur du paramètre de polarité du convertisseur. Une autre utilisation est décrite ci-après, dans le processus de synchronisation de la chaîne de convertisseurs. PROCESSUS DE SYNCHRONISATION DE LA CHAÎNE DE CONVERTISSEURS

Pendant la phase d'apprentissage qui sera décrite plus loin, l'unité de commande UC mémorise les paramètres de polarité et de phase déterminés pour chaque convertisseur, par exemple en mémoire non volatile.

A chaque nouvelle mise sous-tension, l'unité de commande programme les registres de configuration de chacun des convertisseurs. Elle déclenche ensuite le processus de synchronisation des convertisseurs.

Dans un mode de réalisation, ce processus est déclenché par rémission par l'unité de commande d'un signal de synchronisation SYNC-m qui est synchrone de l'horloge CLK, c'est-à-dire que l'impulsion est émise sur un front actif d'horloge CLK.

Grâce aux paramètres de polarité et de phase configurés pour chaque convertisseur, ce signal de synchronisation va se propager depuis le premier convertisseur jusqu'au dernier de chaque chaîne de convertisseurs constituée selon l'invention, en générant au passage dans chaque convertisseur, un signal de synchronisation du ou des cœurs de conversion correctement positionné en sorte qu'à la fin du processus, toutes les horloges d'échantillonnage seront en phase, comme illustré par exemple par le chronogramme de la figure 5.

Dans une variante, on peut prévoir que le processus de synchronisation est déclenché par l'émission par l'unité de commande d'un signal de synchronisation SYNC-m qui est asynchrone. Dans ce cas, il existe une incertitude sur la détection de l'impulsion de synchronisation par le premier convertisseur CN-ι en entrée de chaîne. Cette incertitude est levée en prévoyant que l'unité de commande vérifie l'état du bit drapeau de ce convertisseur CN-ι : S'il n'est pas activé, c'est que le niveau actif d'impulsion était bien établi de façon stable au moment du front de détection positionné par le paramètre de polarité. S'il est activé, l'unité de commande émet une nouvelle impulsion de synchronisation asynchrone. Dès que le premier convertisseur a correctement détecté l'impulsion de synchronisation d'entrée, comme il transmet en sortie un signal de synchronisation SYNC-outi qui est par construction synchrone, le processus de synchronisation peut se poursuivre dans les convertisseurs suivants, comme décrit supra avec un signal SYNC-m synchrone.

On prévoit avantageusement que la broche de sortie de synchronisation du dernier convertisseur de la chaîne est rebouclée sur l'unité de commande : l'unité de commande a ainsi une indication de fin de la phase de synchronisation des convertisseurs de chaque chaîne.

PROCESSUS D'APPRENTISSAGE DES PARAMÈTRES DE CONFIGURATION Pour chaque chaîne de convertisseurs constituée selon l'invention, il faut une phase d'apprentissage, pour configurer dans chaque convertisseur, les paramètres de polarité et de phase pour le processus de synchronisation. Après mise sous-tension du système, les convertisseurs sont initialisés : en particulier les registres de configuration des convertisseurs sont initialisés à une valeur par défaut, qui est généralement la valeur nulle. Dans tous les convertisseurs on a donc : Sel-edge _j =0 et Sel-shift _j =0. Avec les conventions retenues, cela signifie que dans les circuits LS1 de tous les convertisseurs, le front d'horloge CLK pour la détection est le front descendant ; et les circuits LS2 de tous les convertisseurs sélectionnent la voie d'entrée de synchronisation sans décalage.

L'unité de commande est configurée pour activer une séquence d'apprentissage P1 , pour déterminer pas à pas les paramètres de polarité des convertisseurs, comme illustré par le chronogramme de la figure 6 et le diagramme d'étapes de la figure 7.

La phase débute par l'émission d'un signal de synchronisation SYNC- m (une impulsion) synchronisé sur un front actif d'horloge CLK. L'unité de commande se met alors à l'écoute des convertisseurs pour détecter si un bit drapeau est activé.

Au niveau des convertisseurs, la séquence se déroule comme suit : L'impulsion de synchronisation émise par l'unité de commande arrive en entrée de chaîne sur le premier convertisseur CN-ι après un délai (que l'on n'a pas besoin de connaître) qui est fixe et qui ne dépend que des caractéristiques du chemin de conduction du signal depuis la sortie OUT- sync de l'unité de commande jusqu'à l'entrée IN de ce convertisseur (Figure 1 ). Le convertisseur effectue la détection du signal SYNC-in-ι reçu en entrée (circuit LS1 ) et vérifie (circuit LS3) si cette détection est faite dans une zone d'instabilité ZI de ce signal, (étape ST-a). Si ce n'est pas le cas, le signal se propage au convertisseur suivant, CN ₂ .

Mais si, comme illustré sur la figure 6, le délai de propagation entre la sortie OUT-sync de l'unité de commande et l'entrée IN de ce convertisseur est tel que le niveau haut du signal SYNC-in-ι s'établit autour ou au moment du front de détection, le front descendant dans l'exemple, qui est le front d'horloge CLK qui a la polarité définie par la valeur par défaut du paramètre de polarité Sel-edge-ι , le convertisseur (par son circuit LS3) active son bit drapeau Flagi (étape ST-b).

L'unité de commande va alors détecter l'activation du bit drapeau Flagi du registre de configuration du convertisseur CN-ι et va :

- le remettre à zéro (étape A);

- positionner à 1 le paramètre de polarité Sel-edgei (étape B) _; et

- lancer une nouvelle séquence de synchronisation P1 (étape C).

Un nouveau signal de synchronisation SYNC-m synchrone est alors émis vers le premier convertisseur de la chaîne comme illustré en © sur la figure 6. Cette fois-ci, le paramètre de polarité du premier convertisseur est positionné de manière adéquate : l'impulsion de synchronisation est détectée de manière fiable et le convertisseur transmet en sortie une impulsion resynchronisée sur le front actif d'horloge CLK, SYNC-out-ι , comme illustré en © sur la figure 6.

Comme précédemment, l'impulsion de synchronisation arrive en entrée du deuxième convertisseur CN ₂ après un délai déterminé qui ne dépend que des caractéristiques du chemin de conduction du signal depuis la sortie du convertisseur précédent jusqu'en entrée de ce convertisseur.

A son tour, ce convertisseur CN ₂ effectue la détection du signal SYNC-in ₂ reçu en entrée (circuit LS1 ) et vérifie (circuit LS3) si cette détection est faite dans une zone d'instabilité ZI de ce signal (étape ST-a). Si ce n'est pas le cas, le signal se propage au convertisseur suivant, CN ₃ .

Dans l'exemple, comme illustré en ® sur la figure 6, le convertisseur détecte une zone ZI d'instabilité pour la polarité définie par le paramètre SEL- edge ₂ (circuit LS3) et active son bit drapeau Flag ₂ (étape ST-b).

Comme vu précédemment, l'unité de commande détecte cela, remet à zéro ce bit drapeau Flag ₂ (étape A) ; positionne à 1 la valeur du paramètre de polarité Sel-edge ₂ du convertisseur CN ₂ (étape B) ; et active une nouvelle séquence de synchronisation P1 (étape C).

Un nouveau signal de synchronisation SYNC-m synchrone est émis, comme illustré en © sur la figure 6.

Cette fois-ci, le signal de synchronisation va être correctement détecté et transmis par les deux premiers convertisseurs déjà paramétrés. Le délai de propagation de l'impulsion de synchronisation depuis l'émission jusqu'à l'entrée du troisième convertisseur est ainsi bien déterminé, fixé. On peut alors déterminer le paramètre de polarité adéquat pour ce troisième convertisseur comme décrit précédemment. Et on détermine ainsi le paramètre de polarité adéquat pour chaque convertisseur successif dans la chaîne, jusqu'au dernier.

On note que ce processus d'apprentissage est compatible avec un processus de synchronisation initié par l'unité de commande par un signal de synchronisation SYNC-m qui est synchrone ou asynchrone, comme il a été décrit supra. Les figures 8 et 9 illustrent une variante de la séquence d'apprentissage, dans laquelle l'unité de commande émet un signal de synchronisation SYNC-m asynchrone. Dans ce cas, l'unité de commande ne modifie pas le paramètre de polarité du premier convertisseur CN-ι , si son bit drapeau est activé ; elle réinitialise le bit drapeau et émet un nouveau signal de synchronisation SYNC-m asynchrone et elle répète cela jusqu'à ce que le premier convertisseur arrive à détecter correctement le signal qu'il reçoit en entrée. La séquence est inchangée pour les autres convertisseurs de la chaîne. On note que ce processus d'apprentissage n'est compatible qu'avec un processus de synchronisation initié par l'unité de commande par un signal de synchronisation SYNC-m également asynchrone. Une fois que tous les paramètres de polarité ont été configurés, on peut alors effectuer la configuration des paramètres de phase Sel-shift _j , des convertisseurs de la chaîne. En effet, tous les délais de propagation du signal de synchronisation dans la chaîne deviennent déterministes : les détections sont fiables et les signaux de synchronisation en sortie OUT des convertisseurs sont tous synchronisés sur un front actif d'horloge CLK. On peut donc déterminer le nombre de périodes horloges CLK séparant le front d'impulsion de synchronisation en sortie de chaque convertisseur d'un front d'impulsion de synchronisation en sortie d'un autre convertisseur, et ceci pour toute la chaîne. Le principe est, comme illustré sur la figure 5, de mesurer l'écart entre les fronts d'impulsion de synchronisation en sortie de deux convertisseurs, et lorsque cet écart est égal à un nombre entier M de périodes horloge CLK qui n'est pas multiple de n, la valeur du paramètre de phase du convertisseur le plus aval, est fixé à la valeur p tel que M+p est un multiple de n. p peut donc être fixé à 0, 1 , ... n-1 .

Ceci peut se faire de différentes manières par exemple par observation, à l'oscilloscope, des signaux de sortie ou des signaux de synchronisation. Ou par calcul précis du délai de propagation entre la sortie OUT d'un convertisseur et l'entrée IN du convertisseur suivant, tenant compte du matériau de conducteur, de sa longueur, des caractéristiques des soudures, des caractéristiques des étage d'entrée et sortie, .... Ou encore en utilisant des séquences de tests générés par les convertisseurs. Cette détermination n'est pas réalisée par un processus automatique géré par l'unité de commande, comme pour le paramètre de polarité. Mais lorsque cette détermination est faite, on mémorise dans l'unité de commande, la valeur du paramètre de phase ainsi déterminée pour chaque convertisseur. Ces valeurs sont utilisées pour configurer les convertisseurs à chaque mise sous tension du système.

Le registre de configuration de chaque convertisseur comprend ainsi en pratique 1 bit réservé pour le bit drapeau, 1 bit réservé pour le paramètre de polarité et r bits, avec n=2 ^r , réservé pour le paramètre de phase.

L'invention qui vient d'être décrite s'accommode aisément de toutes les formes d'arrangement des convertisseurs que l'on peut trouver dans les architectures de traitement de données dans les différents domaines applicatifs : arrangement série, parallèle, arborescence à plusieurs branches ou combinaisons de ces arrangements. Les figures 10 et 1 1 donnent de tels exemples de configuration en arbre (figure 10) ou mixte (figure 1 1 ). Le procédé de synchronisation et le procédé d'apprentissage associé qui ont été expliqués s'appliquent de la même façon sur chacune des chaînes d'un ou plusieurs convertisseurs constituées dans ces systèmes.

Elle ne se limite pas à des architectures utilisant un bus SPI en comme bus d'interface maître esclave entre l'unité de commande et les convertisseurs.