"Procédé de synchronisation de deux dispositifs électroniques d'une liaison sans fil, notamment d'un réseau de téléphonie mobile et système de mise en œuvre de ce procédé"

L' invention concerne un procédé de synchronisation de deux dispositifs électroniques d'une liaison de transmission de signaux électriques, sans fil, notamment d'un réseau de téléphonie mobile, selon lequel l'information de synchronisation est transmise d'un dispositif à l'autre. L'invention concerne également un système pour la mise en œuvre de ce procédé.

Les normes en vigueur pour des réseaux de téléphonie mobile ne tolèrent qu'une erreur de fréquence inférieure à quelques millionièmes de la fréquence des signaux. Cette exigence nécessite une synchronisation parfaite des deux dispositifs. Il est connu de réaliser la synchronisation directement sur la trame de données et de récupérer l'horloge à la réception. Mais la stabilité de fréquence ainsi obtenue s'avère être insuffisante.

L'invention a pour but de palier cet inconvénient.

Pour atteindre ce but, le procédé selon l'invention est caractérisé en ce que l'on transmet l'horloge directement d'un dispositif à l'autre et utilise cette horloge, après récupération, pour la synchronisation du dispositif de réception.

Selon une caractéristique de l'invention, le procédé est caractérisé en ce que l'on transmet le signal d'horloge sous une forme numérique.

Selon une autre caractéristique de l'invention, le procédé est caractérisé en ce que l'on établit dans le dispositif émetteur la valeur numérique du signal pilote, module la valeur numérique sur ce signal pilote et transmet ce dernier modulé par sa valeur numérique au dispositif récepteur.

Selon encore une autre caractéristique de l'invention, le procédé est caractérisé en ce que l'on

module sur le signal pilote une trame comportant en plus de la valeur numérique du signal pilote d'autres informations .

Le système pour la mise en œuvre du procédé selon l'invention est caractérisé en ce que le dispositif récepteur comprend essentiellement un composant d'oscillateur local générateur de la fréquence de référence, qui est commandé par des moyens comparateurs du signal d'horloge reçu audit signal de référence.

Selon une caractéristique de l'invention, le système est caractérisé en ce que le dispositif récepteur comporte un convertisseur analogique numérique et en ce que le composant de commande de l'oscillateur local comporte des compteurs du signal d'horloge numérique et du signal de référence et des moyens comparateurs des deux compteurs, l'oscillateur local étant commandé par un signal établi à partir du résultat du comparateur.

Selon une autre caractéristique de l'invention, le système est caractérisé en ce que, dans le cas d'un signal de fréquence de pilote élevée, le dispositif récepteur comporte un mélangeur dont l'oscillateur est contrôlé à partir de l'oscillateur générateur du signal de référence.

Selon encore une autre caractéristique de l'invention, le système est caractérisé en ce que le dispositif émetteur comporte des moyens modulateurs du signal pilote d'horloge par la valeur numérique du signal d'horloge et en ce que le dispositif récepteur comporte des moyens de démodulateurs.

Selon encore une autre caractéristique de l'invention, le système est caractérisé en ce que les moyens modulateurs du signal pilote sont adaptés pour moduler sur celui-ci une trame comportant d'autres informations en plus de la valeur numérique du signal d' horloge .

L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci

apparaîtront plus clairement dans la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels :

-la figure 1 est une vue schématique illustrant la structure d'un système de communication sans fil auquel l'invention est applicable ;

-la figure 2 est une vue schématique illustrant la disposition d'une fréquence d'horloge dans le spectre de fréquence d'une liaison bi directionnelle d'un système de communication sans fil selon la figure 1, conformément à 1' invention ;

-la figure 3 est une vue schématique d'un premier mode de réalisation d'un dispositif de synchronisation d'horloges selon l'invention ;

-la figure 4 est une vue schématique illustrant un deuxième mode de réalisation d'un dispositif de synchronisation d'horloges selon l'invention ;

-la figure 5 est une vue schématique illustrant un troisième mode de réalisation d'un dispositif de synchronisation d'horloges selon l'invention, et

-la figure 6 est une vue schématique illustrant un quatrième mode de réalisation d'un dispositif de synchronisation d'horloge selon l'invention.

Le procédé selon l'invention, dans ses différents modes de réalisation et dispositifs de mise en œuvre de ces modes de procédé est utilisable avantageusement dans le cadre d'un système de transmission sans fil tel que représenté, à titre d'exemple, à la figure 1. Cette figure illustre un système de communication entre un téléphone mobile 1 et un téléphone fixe 2 par l'intermédiaire d'un réseau de téléphonie mobile 3 et d'un réseau fixe. A l'intérieur du réseau de téléphonie mobile 3, la communication passe par une antenne relais 5 destinée à communiquer avec le téléphone mobile 1, une liaison de transmission de données 6 et une baie de radio

communication 7 appelée généralement BTS (Base Transceiver System) d'une station de base fixe qui comporte en outre une station de contrôle de base 8 appelée communément BSC (Base Station Control) et un centre de communication 9 appelé MSC (Mobile Switching Center) . La liaison sans fil entre l'antenne 5 et la baie BTS 7 comporte un dispositif électronique en forme d'un boîtier électronique 12 associé à l'antenne relais 5 et un dispositif électronique en forme d'un boîtier électronique 13 associé à la baie BTS. La transmission des signaux entre ces deux boîtiers se fait par signaux de radiofréquence, c'est à dire sans fil, comme cela est illustré par la référence 14. Un tel système est décrit dans le document WO 2005/05107.

L' invention concerne la synchronisation des deux boîtiers 12, 13 pour assurer une haute stabilité de fréquence des signaux échangés.

Comme le montre la figure 2, une liaison bidirectionnelle du type de la liaison 6 comporte au moins une voie comprenant un canal d'émission EX et un canal de réception RX et, de façon générale, une pluralité de voies bi-directionnelles à deux canaux EX, RX. Comme on le voit sur la figure, les canaux EX de ces voies, d'une part, et les canaux RX, d'autre part, sont groupés. Ainsi la figure montre un groupe de trois canaux EXl, EX2, EX3 et un groupe de trois canaux de réception RXl, RX2 et RX3.

Conformément à l'invention, la synchronisation des boîtiers électroniques 12 et 13 du réseau 3 est réalisée par la transmission directe de l'information d'horloge H d'un boîtier à l'autre, par exemple du boîtier 13 au boîtier 12 et la récupération de l'horloge à la réception afin de synchroniser le boîtier récepteur sur le boîtier émetteur. Cette transmission directe de l'horloge est faite par disposition de l'horloge H entre les deux canaux EX et RX d'une liaison à une voie et, dans le cas

d'une liaison à plusieurs voies montré sur la figure 2, entre deux canaux adjacents d'émission.

Les figures 3 à 6 illustrent plusieurs possibilités ou modes de réalisation du procédé selon l'invention, chacune consistant à envoyer directement l'horloge H du boîtier émetteur au boîtier récepteur et à la récupérer dans le boîtier de réception dans la bande RX.

Selon un premier mode de mise en œuvre de l'invention, illustré à la figure 3, le signal pilote d'horloge H est émis par exemple par le boîtier 13, placé dans la bande d'émission EX, de la manière illustrée à la figure 2, et reçu dans le boîtier électronique 12 qui comporte à cette fin, à l'entrée un filtre 15, et successivement, le cas échéant, un pré-diviseur 16 destiné à effectué une division de la fréquence si celle- ci est trop haute et une boucle à verrouillage de phase 17 à la sortie 18 de laquelle est disponible le signal de référence RS synchronisé par l'horloge H et d'une grande pureté spectrale. La boucle de verrouillage 17 comporte à cette fin un oscillateur à cristal et à commande en tension, connu sous la dénomination VCXO, qui est commandé par un composant de boucle de verrouillage de phase 20 comportant deux entrées reliées respectivement au pré-diviseur 16 et à la sortie de l'oscillateur 19, c'est-à-dire la borne de sortie 18 de la référence RS.

Le dispositif selon la figure 3 prévoit un pré diviseur parce que la fréquence de la référence à la borne de sortie 18 ne doit pas dépasser quelques centaines de MHz.

Un troisième mode de réalisation mêlant les technologies numériques et analogiques est fondé sur l'envoi d'un signal pilote H et le comptage de la fréquence. Le dispositif de mise en œuvre de ce procédé, comprend, comme le montre la figure 4 un filtre 22 du signal pilote en provenance de la boîte électronique 13 et positionné dans la bande d'émission, de la manière décrite plus haut, un convertisseur 23 qui accomplit la

conversion du signal pilote de l'analogique au numérique, un composant à logique programmable 24, appelé FPGA, qui fait partie d'une boucle comportant en outre un composant oscillateur local 25 du type VCXO, c'est-à-dire à cristal et commande en tension, qui est commandé par un composant de commande 26 du type connu sous la dénomination DAC. Le composant reçoit des ordres d'un microprocesseur 30 dont l'entrée est reliée à la sortie du composant FPGA 24. Le microprocesseur pourrait aussi être intégré au FPGA. Comme on le voit sur la figure, ce composant FPGA comporte un premier compteur 27 destiné à compter les signaux numériques en provenance du convertisseur 23, un deuxième compteur 28 destiné à compter les signaux en provenance de l'oscillateur VCXO 25 ainsi qu'un circuit 29 de comparaison des résultats des deux compteurs 27 et 28, du type à boucle de verrouillage de fréquence dont le signal de sortie est appliqué au microprocesseur 30 qui donne des ordres à l'oscillateur local à synchroniser 25, par l'intermédiaire du circuit 26, le signal de référence synchronisé RS étant disponible à la sortie 30 de l'oscillateur VCXO 25.

Ce mode de réalisation présente l'avantage de séparer les domaines fréquentiels du pilote et de la référence. Dans le cas où la vitesse de fonctionnement du composant FPGA 24 ne permet qu'un fonctionnement à des fréquences inférieures au GHz, on passera par une fréquence intermédiaire pour augmenter la fréquence de travail .

La figure 5 illustre le dispositif de récupération de la référence synchronisée RS dans le cas d'une fréquence de pilote élevé, c'est-à-dire supérieur à la fréquence typique de fonctionnement d'un composant FPGA. A cette fin, le dispositif comporte, supplémentairement au dispositif selon la figure 4, en amont du filtre 22, un mélangeur 32 d'abaissement de la fréquence du signal pilote H et, monté entre ce mélangeur 32 et l'oscillateur local VCXO 25, un composant 33 qui comprend un second

oscillateur du type VCO et une boucle de verrouillage de phase .

Le mélangeur 32 permet, d'une part, un filtrage plus aisé des signaux du pilote et, d'autre part, de travailler à une fréquence compatible avec le composant FPGA. Ce procédé permet d'obtenir une référence d'une très grande pureté spectrale et d'une très grande stabilité .

Un autre mode de réalisation, représenté à la figure 6 propose une architecture qui permet à la fois de synchroniser deux boîtiers électroniques avec une référence de très haute pureté spectrale tout en transmettant différentes informations. Ce procédé est purement numérique.

La figure 6 illustre ce procédé. On constate que l'architecture du dispositif du boîtier récepteur correspond à celle du mode de réalisation selon la figure 5. Mais, dans le boîtier émetteur 13, le pilote H est appliqué au composant FPGA noté 35 et compté par le compteur 36 et cette valeur de compteur est modulée sur le pilote et donc transmise numériquement au boîtier récepteur 12 sous forme de la modulation en amplitude du pilote .

A la réception, le pilote est transposé par le mélangeur 32 à un niveau de fréquences plus bas ce qui n'est cependant pas obligatoire dans le cas d'un calculateur très rapide. Puis le signal modulant est récupéré dans le démodulateur 38 et la valeur de compteur de la référence de synchronisation, c'est-à-dire du pilote est comparée dans le composant FPGA au compteur 28 de la référence produit par le composant VCXO 25. A partir de cette comparaison, un signal de commande est établit et appliqué à ce composant VCXO afin de corriger la fréquence de l'oscillateur local de celui-ci.

Ce mode de réalisation de l'invention permet de transmettre en plus de l'information du compte de la référence pilote de synchronisation d'autres

informations, en incluant dans le composant FPGA du boîtier émetteur 13 dans une trame indiquée en 37 en plus d'un nombre de bits réservés à ce résultat de compte un nombre prédéterminé de bits d'autres informations. Ces informations de communication notées IC sont séparées en 39 de la valeur numérique du pilote H et disponibles à la borne 40. Ainsi, il est possible de transmettre dans la trame de communication des informations comme des alarmes, des données de contrôle, des protocoles de communication entre la station de base et l'équipement d'antenne ou tout autre protocole.

Ce mode de réalisation du procédé permet de s'affranchir complètement de la stabilité du pilote et d'une partie des parasites de la communication, dans la mesure où la fréquence du pilote n' intervient pas dans la synchronisation. Seule la valeur du compteur issu de la trame de communication intervient. La transmission des données de la trame ne perturbe en aucun cas le fonctionnement du système. Il est à noter que même la perte du signal de synchronisation pendant quelques trames n'entraîne aucune dégradation de la stabilité. La solution étant de nature numérique, un codage est aisément possible pour lutter contre le brouillage ou le piratage des données.