Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
METHOD AND SYSTEM FOR CALIBRATING TIME SHIFT BETWEEN PATHWAYS OF A SYSTEM FOR MULTIPATHWAY RECEPTION OF RADIOELECTRIC SIGNALS
Document Type and Number:
WIPO Patent Application WO/2019/197566
Kind Code:
A1
Abstract:
The invention relates to a method and system for calibrating time shift between pathways (Ν1,..., VN) of a system for multipathway reception (2) of radioelectric signals, the system (2) comprising a set of radioelectric signals reception pathways (Ν1,..., VN), each comprising a reception chain (61 v., 6N) delivering an electrical signal at the input of an analogue-digital converter (81,..., 8N) having an associated sampling frequency, and an interfacing module (101,..., 10N) wired up at the output of said analogue-digital converter (81,..., 8N) and adapted to provide sets of samples of digitized signal at the input of a digital signal processing module (12-1,...,12N). The method comprises subsequent to a power-up of the reception system: - injection on all the reception pathways of one and the same random signal representing a noise obtained on the basis of a noise source (14), - for at least one pair of reception pathways comprising a first pathway and a second pathway, estimation of a time shift between digitized signal samples provided by said first and second pathways, by using a calculation of an intercorrelation function, - storage of the estimated time shift in association with said pair of pathways.

Inventors:
BRIAND, Thierry (Thales Systèmes Aéroportés 2, avenue Gay-Lussac, ELANCOURT, 78551, FR)
Application Number:
EP2019/059326
Publication Date:
October 17, 2019
Filing Date:
April 11, 2019
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
THALES (Tour Carpe Diem Place des Corolles Esplanade Nord, COURBEVOIE, 92400, FR)
International Classes:
H04W56/00; H04B17/21
Foreign References:
EP2299774A12011-03-23
US20100164782A12010-07-01
US20150255868A12015-09-10
EP2911323A12015-08-26
Other References:
None
Attorney, Agent or Firm:
HABASQUE, Etienne et al. (Lavoix, 2 place d'Estienne d'Orves, PARIS CEDEX 09, 75441, FR)
Download PDF:
Claims:
REVENDICATIONS

1 .- Procédé d’étalonnage de décalage temporel entre voies ( ,..., VN) d’un système de réception multivoies (2) de signaux radioélectriques, le système (2) comportant un ensemble de voies de réception ( ,..., VN) de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception (61 6N) délivrant un signal électrique en entrée d’un convertisseur analogique numérique (81 ,..., 8N) ayant une fréquence d’échantillonnage associée, et un module d’interfaçage (10i 10N) branché en sortie dudit convertisseur analogique numérique (81 ,..., 8N) et adapté à fournir des ensembles d’échantillons de signal numérisé en entrée d’un module (121 ,...,12N) de traitement numérique de signal comportant un ou plusieurs composants numériques programmables,

le procédé étant caractérisé en ce qu’il comporte suite à une mise sous tension du système de réception :

- une injection (40, 60) sur toutes les voies de réception d’un même signal aléatoire représentant un bruit obtenu à partir d’une source de bruit (14, 29),

- pour au moins une paire de voies de réception comportant une première voie et une deuxième voie, une estimation (52, 76) d’un décalage temporel entre échantillons de signal numérisés fournis par lesdites première et deuxième voies, en utilisant un calcul d’une fonction d’intercorrélation entre un premier ensemble d’échantillons obtenus par la première voie de réception et un deuxième ensemble d’échantillons obtenus par la deuxième voie de réception,

- une mémorisation (54) du décalage temporel estimé en association avec ladite paire de voies.

2.- Procédé selon la revendication 1 , dans lequel ledit signal aléatoire représentant un bruit injecté est un bruit analogique thermique injecté en entrée de chaque chaîne de réception (61 ,.., 6N).

3.- Procédé selon la revendication 1 , dans lequel ledit signal aléatoire représentant un bruit injecté est un bruit analogique obtenu à partir d’une séquence numérique pseudo aléatoire et injecté en entrée du convertisseur analogique-numérique (81 ., 8N) de chaque voie de réception ( ,..., VN).

4.- Procédé selon l’une quelconque des revendications 1 à 3, dans lequel l’estimation dudit décalage temporel comporte une détection d’un maximum de ladite fonction d’intercorrélation, ledit décalage temporel étant un décalage temporel numérique fonction d’un indice temporel correspondant audit maximum.

5.- Procédé selon l’une quelconque des revendications 1 à 4, mis en oeuvre dans un système de réception multivoies (2) dans lequel chaque convertisseur analogique numérique (81 ; 8N) a une même fréquence d’échantillonnage (Fe), dans lequel le calcul d’une fonction d’intercorrélation comporte des étapes de :

- acquisition (42) d’un premier ensemble d’échantillons sur ladite première voie de réception et d’un deuxième ensemble de même nombre d’échantillons sur ladite deuxième voie de réception ;

- application (44) d’une transformation de Fourier discrète sur ledit premier ensemble d’échantillons, permettant d’obtenir un premier ensemble de valeurs complexes d’échantillons transformés, et application (44) d’une transformation de Fourier discrète sur ledit deuxième ensemble d’échantillons, permettant d’obtenir un deuxième ensemble de valeurs complexes d’échantillons transformés,

- calcul (48) du produit complexe entre le premier ensemble de valeurs complexes et le complexe conjugué du deuxième ensemble de valeurs complexes,

- obtention (50) de ladite fonction d’intercorrélation par application d’une transformation de Fourier discrète inverse audit produit complexe.

6.- Procédé selon l’une quelconque des revendications 1 à 4, mis en oeuvre dans un système de réception multivoies dans lequel chaque convertisseur analogique numérique (81,..., 8N) a une fréquence d’échantillonnage (Fei,...,FeN) propre associée, dans lequel le calcul d’une fonction d’intercorrélation comporte des étapes de :

- acquisition (62) d’un premier ensemble d’un premier nombre Mi d’échantillons sur ladite première voie de réception pendant une durée (T0) prédéterminée, et acquisition (64) d’un deuxième ensemble d’un deuxième nombre M2 d’échantillons, différent du premier nombre, sur ladite deuxième voie de réception, pendant ladite durée prédéterminée,

- application (66) d’une transformation de Fourier discrète sur ledit premier ensemble d’échantillons, permettant d’obtenir un premier ensemble de Mi valeurs complexes d’échantillons transformés, et application (68) d’une transformation de Fourier discrète sur ledit deuxième ensemble d’échantillons, permettant d’obtenir un deuxième ensemble de M2 valeurs complexes d’échantillons transformés, - obtention (70) de deux ensembles de valeurs complexes de même cardinal par suppression des valeurs complexes associées aux fréquences les plus élevées dans l'ensemble de plus grand cardinal,

- calcul (72) du produit complexe entre le premier ensemble de valeurs complexes et le complexe conjugué du deuxième ensemble de valeurs complexes de même cardinal,

- obtention (74) de ladite fonction d’intercorrélation par application d’une transformation de Fourier discrète inverse audit produit.

7.- Procédé selon l’une quelconque des revendications 1 à 6, appliqué dans un système de réception multivoies comportant un nombre N de voies de réception supérieur ou égal à 2, comportant une sélection d’une voie de réception de référence, et l’estimation d’un décalage temporel pour chaque paire de voies composée de ladite voie de réception de référence et d’une deuxième voie parmi les N-1 autres voies de réception.

8.- Procédé de synchronisation entre voies d’un système de réception multivoies de signaux radioélectriques, le système comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d’un convertisseur analogique numérique ayant une fréquence d’échantillonnage associée, et un module d’interfaçage branché en sortie dudit convertisseur analogique-numérique et adapté à fournir des ensembles d’échantillons de signal numérisé en entrée d’un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables,

comportant, pour au moins une paire de voies de réception, une phase d’étalonnage de décalage temporel mettant en oeuvre un procédé conforme à l’une des revendications 1 à 7,

et une phase d’application d’une compensation du décalage temporel estimé en sortie du module d’interfaçage d’au moins une des voies de ladite paire de voies par rapport à une voie de référence, de manière à fournir des séries d’échantillons numériques synchronisés en entrée du module de traitement numérique du signal, chaque série d’échantillons numériques synchronisés comportant un nombre d’échantillons correspondant à une même durée et chaque premier échantillon de chaque série correspondant temporellement à un même instant.

9.- Système d’étalonnage de décalage temporel entre voies (V-i,..., VN) d’un système de réception multivoies (2) de signaux radioélectriques comportant un ensemble de voies de réception ( ,..., VN) de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception (61,.., 6N) délivrant un signal électrique en entrée d’un convertisseur analogique-numérique (81,..., 8N) ayant une fréquence d’échantillonnage associée, et un module d’interfaçage (10i 10N) branché en sortie dudit convertisseur analogique-numérique (81,..., 8N) et adapté à fournir des ensembles d’échantillons de signal numérisé en entrée d’un module (12) de traitement numérique de signal comportant un ou plusieurs composants numériques programmables,

le système d’étalonnage étant caractérisé en ce qu’il comporte :

- une source de bruit (14, 29) adaptée à injecter un même signal aléatoire représentant un bruit sur toutes les voies de réception ( ,..., VN),

- un module de calcul (22) adapté à estimer, pour au moins une paire de voies de réception comportant une première voie et une deuxième voie, un décalage temporel entre échantillons de signal numérisés fournis par lesdites première et deuxième voies, en utilisant un calcul d’une fonction d’intercorrélation entre un premier ensemble d’échantillons obtenus par la première voie de réception et un deuxième ensemble d’échantillons obtenus par la deuxième voie de réception,

- une mémoire (20) adaptée à mémoriser le décalage temporel estimé en association avec ladite paire de voies.

10.- Système de synchronisation entre voies d’un système de réception multivoies de signaux radioélectriques, le système de réception comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d’un convertisseur analogique-numérique ayant une fréquence d’échantillonnage associée, et un module d’interfaçage branché en sortie dudit convertisseur analogique numérique et adapté à fournir des ensembles d’échantillons de signal numérisé en entrée d’un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables,

le système de synchronisation comportant un système d’étalonnage de décalage temporel selon la revendication 9, mis en oeuvre dans une phase d’étalonnage de décalage temporel pour au moins une paire de voies de réception,

et chaque voie de réception comportant un module de compensation (261 ; ..., 26N) de décalage temporel, branché en sortie d’un module d’interfaçage (10i,..., 10N) correspondant, le module de compensation de décalage temporel d’une voie étant adapté à compenser le décalage temporel estimé par rapport à une voie de référence, de manière à fournir des séries d’échantillons numériques synchronisés en entrée du module (12) de traitement numérique du signal, chaque série d’échantillons numériques synchronisés comportant un nombre d’échantillons correspondant à une même durée et chaque premier échantillon de chaque série correspondant temporellement à un même instant.

Description:
Procédé et système d’étalonnage de décalage temporel entre voies d’un système de réception multivoies de signaux radioélectriques

La présente invention concerne un procédé d’étalonnage de décalage temporel entre voies d’un système de réception multivoies de signaux radioélectriques, et un système d’étalonnage de décalage temporel associé. Elle concerne également un procédé de synchronisation entre voies d’un système de réception multivoies de signaux radioélectriques, et un système de synchronisation associé.

L’invention se situe dans le domaine général des systèmes de réception multivoies de signaux radioélectriques, utilisés dans de nombreux domaines tels que la goniométrie d’amplitude, l’interférométrie, les systèmes radar à synthèse d’ouverture multistatique, des mesures de fréquence et l’imagerie médicale.

De manière connue, dans un système de réception multivoies, chaque voie de réception comprend une chaîne de réception délivrant un signal électrique en entrée d’un convertisseur analogique numérique ayant une fréquence d’échantillonnage associée, et un module d’interfaçage branché en sortie dudit convertisseur analogique numérique et adapté à fournir les échantillons de signal numérisé en entrée d’un module de traitement numérique du signal par paquets d'échantillons, c'est-à-dire avec un minimum de parallélisation. Cela tient au fait qu'un module de traitement numérique du signal comporte un ou plusieurs composants numériques programmables de type FPGA ( Field Programmable Gâte Arraÿ) dont la fréquence de travail est bien inférieure à la fréquence d'échantillonnage de la conversion analogique numérique.

En particulier pour des applications qui exploitent le déphasage entre voies de réception, par exemple pour l’interférométrie, il est nécessaire que les échantillons issus de chaque voie portent sur la même tranche temporelle des signaux radioélectriques captés en entrée des voies de réception, ou, en d’autres termes, que les paquets d’échantillons soient synchronisés entre voies de réception. De plus, il est nécessaire que la synchronisation entre voies de réception soit stable et reproductible.

Il existe diverses causes possibles de désynchronisation entre voies de réception.

Dans un premier cas de figure, toutes les voies de réception comportent un convertisseur analogique numérique fonctionnant à une fréquence d’échantillonnage Fe. Il s’agit du cas des chaînes de réception respectant la condition de Shannon, effectuant un filtrage de largeur de bande inférieure à Fe/2 avant la conversion numérique-analogique. La fréquence Fe est très élevée et bien supérieure à la fréquence maximum de fonctionnement des composants numériques programmables. On utilise des modules d’interfaçage, par exemple des démultiplexeurs pouvant comporter un ou plusieurs étages de démultiplexage, qui fournissent des paquets de P échantillons en parallèle, P étant un nombre entier non nul, à la fréquence Fe/P. Tout éventuel décalage temporel des démultiplexeurs, par exemple lors du démarrage, induit un décalage possible entre échantillons dans les paquets d’échantillons et les sorties des diverses voies de réception ne sont plus synchrones.

Dans ce cas de figure, on connaît dans l’état de la technique des méthodes de synchronisation basées sur l’utilisation d’architectures particulières permettant une distribution de signaux de synchronisation, ayant pour objectif d’effectuer une synchronisation des démultiplexeurs. Des architectures de distribution de signaux de synchronisation en série ou en étoile ont été proposées. De telles solutions sont complexes, et la synchronisation obtenue dépend de la synchronisation d’horloges. La fréquence d’échantillonnage Fe étant très élevée, la période correspondante est très faible, et les temps de propagation et leur dérive ne sont pas négligeables devant cette période. Les systèmes de synchronisation ainsi obtenus peuvent donc devenir instables.

Dans un autre cas de figure, les chaînes de réception ne respectent pas la condition de Shannon, effectuant un filtrage de très large bande instantanée, et les convertisseurs analogique-numérique utilisent des fréquences d’échantillonnage Fe, différentes pour résoudre la problématique de repliement de spectre due au non respect de la condition de Shannon. La synchronisation entre voies de réception à base de signaux de synchronisation n’est pas possible dans ce cas.

L’invention a pour objectif de remédier aux inconvénients de l’art antérieur, en proposant un procédé et système moins complexe, permettant d’obtenir une synchronisation temporelle robuste et reproductible, et fonctionnant également lorsque les fréquences d’échantillonnage des convertisseurs analogiques numériques du système de réception multivoies sont différentes.

A cet effet, l’invention propose un procédé d’étalonnage de décalage temporel entre voies d’un système de réception multivoies de signaux radioélectriques, le système comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d’un convertisseur analogique numérique ayant une fréquence d’échantillonnage associée, et un module d’interfaçage branché en sortie dudit convertisseur analogique numérique et adapté à fournir des ensembles d’échantillons de signal numérisé en entrée d’un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables. Ce procédé comporte suite à une mise sous tension du système de réception : - une injection sur toutes les voies de réception d’un même signal aléatoire représentant un bruit obtenu à partir d’une source de bruit,

- pour au moins une paire de voies de réception comportant une première voie et une deuxième voie, une estimation d’un décalage temporel entre échantillons de signal numérisés fournis par lesdites première et deuxième voies, en utilisant un calcul d’une fonction d’intercorrélation entre un premier ensemble d’échantillons obtenus par la première voie de réception et un deuxième ensemble d’échantillons obtenus par la deuxième voie de réception,

-une mémorisation du décalage temporel estimé en association avec ladite paire de voies.

Avantageusement, le procédé de l’invention permet d’estimer un décalage temporel entre voies de réception sans fourniture d’un signal de synchronisation à la fréquence d’échantillonnage entre voies de réception lors d’une mise sous tension du système de réception multivoies. Ainsi, l’architecture du système est simplifiée.

Le procédé d’étalonnage de décalage temporel entre voies d’un système de réception multivoies de signaux radioélectriques selon l’invention peut également présenter une ou plusieurs des caractéristiques ci-dessous, prises indépendamment ou en combinaison.

Le signal aléatoire représentant un bruit injecté est un bruit analogique thermique injecté en entrée de chaque chaîne de réception.

Le signal aléatoire représentant un bruit injecté est un bruit analogique obtenu à partir d’une séquence numérique pseudo-aléatoire et injecté en entrée du convertisseur analogique-numérique de chaque voie de réception.

L’estimation dudit décalage temporel comporte une détection d’un maximum de ladite fonction d’intercorrélation, ledit décalage temporel étant un décalage temporel numérique fonction d’un indice temporel correspondant audit maximum.

Le procédé est mis en œuvre dans un système de réception multivoies dans lequel chaque convertisseur analogique numérique a une même fréquence d’échantillonnage, et le calcul d’une fonction d’intercorrélation comporte des étapes de :

- acquisition d’un premier ensemble d’échantillons sur ladite première voie de réception et d’un deuxième ensemble de même nombre d’échantillons sur ladite deuxième voie de réception ;

- application d’une transformation de Fourier discrète sur ledit premier ensemble d’échantillons, permettant d’obtenir un premier ensemble de valeurs complexes d’échantillons transformés, et application d’une transformation de Fourier discrète sur ledit deuxième ensemble d’échantillons, permettant d’obtenir un deuxième ensemble de valeurs complexes d’échantillons transformés,

- calcul du produit complexe entre le premier ensemble de valeurs complexes et le complexe conjugué du deuxième ensemble de valeurs complexes,

- obtention de ladite fonction d’intercorrélation par application d’une transformation de Fourier discrète inverse audit produit complexe.

Le procédé est mis en œuvre dans un système de réception multivoies dans lequel chaque convertisseur analogique numérique a une fréquence d’échantillonnage propre associée, et le calcul d’une fonction d’intercorrélation comporte des étapes de :

- acquisition d’un premier ensemble d’un premier nombre Mi d’échantillons sur ladite première voie de réception pendant une durée prédéterminée, et acquisition d’un deuxième ensemble d’un deuxième nombre M 2 d’échantillons, différent du premier nombre, sur ladite deuxième voie de réception, pendant ladite durée prédéterminée,

- application d’une transformation de Fourier discrète sur ledit premier ensemble d’échantillons, permettant d’obtenir un premier ensemble de Mi valeurs complexes d’échantillons transformés, et application d’une transformation de Fourier discrète sur ledit deuxième ensemble d’échantillons, permettant d’obtenir un deuxième ensemble de M 2 valeurs complexes d’échantillons transformés,

- obtention de deux ensembles de valeurs complexes de même cardinal par suppression des valeurs complexes associées aux fréquences les plus élevées dans l'ensemble de plus grand cardinal,

- calcul du produit complexe entre le premier ensemble de valeurs complexes et le complexe conjugué du deuxième ensemble de valeurs complexes de même cardinal,

- obtention de ladite fonction d’intercorrélation par application d’une transformation de Fourier discrète inverse audit produit.

Le procédé est appliqué dans un système de réception multivoies comportant un nombre N de voies de réception supérieur ou égal à 2, comportant une sélection d’une voie de réception de référence, et l’estimation d’un décalage temporel pour chaque paire de voies composée de ladite voie de réception de référence et d’une deuxième voie parmi les N-1 autres voies de réception.

Selon un autre aspect, l’invention concerne un système d’étalonnage de décalage temporel entre voies d’un système de réception multivoies tel que brièvement décrit ci- dessus. Ce système d’étalonnage comporte :

- une source de bruit adaptée à injecter un même signal aléatoire représentant un bruit sur toutes les voies de réception, - un module de calcul adapté à estimer, pour au moins une paire de voies de réception comportant une première voie et une deuxième voie, un décalage temporel entre échantillons de signal numérisés fournis par lesdites première et deuxième voies, en utilisant un calcul d’une fonction d’intercorrélation entre un premier ensemble d’échantillons obtenus par la première voie de réception et un deuxième ensemble d’échantillons obtenus par la deuxième voie de réception,

- une mémoire adaptée à mémoriser le décalage temporel estimé en association avec ladite paire de voies.

Selon un autre aspect, l’invention concerne un procédé de synchronisation entre voies de réception d’un système de réception multivoies de signaux radioélectriques comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d’un convertisseur analogique numérique ayant une fréquence d’échantillonnage associée, et un module d’interfaçage branché en sortie dudit convertisseur analogique- numérique et adapté à fournir des ensembles d’échantillons de signal numérisé en entrée d’un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables.

Ce procédé de synchronisation comporte, pour au moins une paire de voies de réception :

- une phase d’étalonnage de décalage temporel mettant en oeuvre un procédé d’étalonnage tel que brièvement décrit ci-dessus, et

- une phase d’application d’une compensation du décalage temporel estimé en sortie du module d’interfaçage d’au moins une des voies de ladite paire de voies par rapport à une voie de référence, de manière à fournir des séries d’échantillons numériques synchronisés en entrée du module de traitement numérique du signal, chaque série d’échantillons numériques synchronisés comportant un nombre d’échantillons correspondant à une même durée et chaque premier échantillon de chaque série correspondant temporellement à un même instant.

Selon un autre aspect, l’invention concerne un système de synchronisation entre voies de réception d’un système de réception multivoies de signaux radioélectriques, le système de réception comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d’un convertisseur analogique-numérique ayant une fréquence d’échantillonnage associée, et un module d’interfaçage branché en sortie dudit convertisseur analogique numérique et adapté à fournir des ensembles d’échantillons de signal numérisé en entrée d’un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables. Ce système de synchronisation comporte un système d’étalonnage de décalage temporel tel que brièvement décrit ci- dessus, mis en oeuvre dans une phase d’étalonnage de décalage temporel pour au moins une paire de voies de réception, et chaque voie de réception comporte un module de compensation de décalage temporel, branché en sortie d’un module d’interfaçage correspondant, le module de compensation de décalage temporel d’une voie étant adapté à compenser le décalage temporel estimé par rapport à une voie de référence, de manière à fournir des séries d’échantillons numériques synchronisés en entrée du module de traitement numérique du signal, chaque série d’échantillons numériques synchronisés comportant un nombre d’échantillons correspondant à une même durée et chaque premier échantillon de chaque série correspondant temporellement à un même instant.

D’autres caractéristiques et avantages de l’invention ressortiront de la description qui en est donnée ci-dessous, à titre indicatif et nullement limitatif, en référence aux figures annexées, parmi lesquelles :

- la figure 1 illustre schématiquement un système de synchronisation entre voies de réception d’un système de réception multivoies selon un premier mode de réalisation ;

- la figure 2 illustre schématiquement un système de synchronisation entre voies de réception d’un système de réception multivoies selon un deuxième mode de réalisation;

- la figure 3 est un schéma synoptique d’un procédé d’étalonnage de décalage temporel entre voies selon mode de réalisation adapté au cas où les convertisseurs analogiques numériques sont cadencés à une même fréquence Fe ;

- la figure 4 est un schéma synoptique des principales étapes d’un procédé de synchronisation de voies selon mode de réalisation adapté au cas où les convertisseurs analogiques numériques sont cadencés à différentes fréquences d’échantillonnage Fe, ;

- la figure 5 illustre schématiquement deux ensembles d’échantillons temporels acquis sur une période temporelle donnée ;

- la figure 6 est un schéma synoptique des principales étapes d’un mode de réalisation d’un procédé de synchronisation entre voies de réception ;

- la figure 7 illustre en détail un mode de réalisation d’un dispositif de synchronisation pour une voie de réception ;

- la figure 8 représente schématiquement des paquets d’échantillons issus d’un dispositif d’interfaçage d’une voie de réception ; - les figures 9 et 10 représentent schématiquement un exemple de paquets d’échantillons issus de deux voies de réception, avant et après application de la synchronisation ;

- la figure 1 1 illustre schématiquement des premiers et deuxièmes paquets d’échantillons utilisés pour obtenir une série d’échantillons selon un mode de réalisation ;

- les figures 12 et 13 illustrent, dans un exemple, des paquets d’échantillons issus des premier et deuxième ensembles de registres du dispositif de synchronisation, et des séries synchronisées obtenues, et

- la figure 14 est un synoptique des principales étapes d’un procédé de synchronisation selon un mode de réalisation.

La figure 1 illustre schématiquement un système de synchronisation 1 de voies de réception d’un système de réception multivoies 2 de signaux radioélectriques.

Le système de réception multivoies 2 de signaux radioélectriques comprend N voies de réception \ à V N , l’une quelconque des voies de réception étant référencée ci- après V , avec i compris entre 1 et N.

Chacune des voies de réception V-i V N comprend une antenne 4 N , recevant un signal radioélectrique et délivrant un signal électrique à une chaîne de réception (CR) 6 1 à 6 N .

Chaque chaîne de réception délivre un signal électrique en entrée d’un convertisseur analogique numérique ou CAN 8 1 à 8 N ayant une fréquence d’échantillonnage associée.

Chaque CAN 8, fournit des échantillons numériques en sortie, à une cadence dictée par la fréquence d’échantillonnage Fe,, égale à une même fréquence Fe dans un mode de réalisation. Ces échantillons sont fournis à un module d’interfaçage 10, correspondant. Ce module d’interfaçage a pour fonction d’assurer la compatibilité avec un module de traitement numérique de signal 12, associé à la voie de réception et faisant partie d’un module de traitement numérique de signal 12, comportant un ou plusieurs composants numériques programmables de type FPGA, lorsque la fréquence Fe est bien supérieure à la fréquence maximale de fonctionnement du ou des composants numériques programmables.

Dans un mode de réalisation, chaque module d’interfaçage 10-i 10 N est un démultiplexeur à un ou plusieurs étages de démultiplexage, fournissant des paquets de P échantillons en parallèle, P étant un nombre entier non nul, à la fréquence Fe/P.

Dans un mode de réalisation alternatif, les modules d’interfaçage 10i à 10 N sont constitués de liens série rapides. Deux types de systèmes de réception multivoies sont envisagés.

Un premier type de système de réception est un système respectant la condition de Shannon, les chaînes de réception réalisant un filtrage de largeur de bande inférieure à Fe/2, chacun des CAN 8 1 à 8 N fonctionnant avec une même fréquence d’échantillonnage Fe. Dans les systèmes de réception de premier type, toutes les voies de réception \L à V N fournissent chacune un même nombre d’échantillons numériques pour une même durée d’acquisition de signal.

Un deuxième type de système de réception est un système ne respectant pas la condition de Shannon, les chaînes de réception réalisant un filtrage de largeur de bande supérieure à Fe/2, où Fe, est la fréquence d’échantillonnage du CAN 8,. La réalisation d’une synchronisation pour un système de réception de deuxième type est bien plus complexe que dans le cas d’un système de réception du premier type. Dans les systèmes de réception de deuxième type, toutes les voies de réception \ à V N fournissent des nombres d’échantillons numériques différents pour une même durée d’acquisition de signal.

Le système de synchronisation 1 de la figure 1 est adapté pour les systèmes de réception de premier type.

Le système de synchronisation 1 enrichit le système de réception multivoies 2 avec un système d’étalonnage de décalage temporel 3 pour réaliser l’estimation de décalages temporels entre les voies de réception et des modules de compensation de décalage temporel pour la synchronisation des voies de réception.

Le système d’étalonnage de décalages temporels 3 du système de synchronisation 1 comporte en plus une source de signal aléatoire représentant un bruit 14, branchée en entrée de modules de commutation 16i à 16 N .

Dans le mode de réalisation de la figure 1 , chaque module de commutation 16i à 16 N est branché en entrée d’une chaîne de réception correspondante 6^ à 6 N , et reçoit sur une première entrée, la sortie de l’antenne A à 4 N de la voie de réception \ à V N correspondante, et sur une deuxième entrée, le bruit issu de la source signal aléatoire représentant un bruit 14.

Chaque module de commutation 16i à 16 N est adapté à commuter entre une première position reliée à la première entrée et une deuxième position reliée à la deuxième entrée, pour transmettre soit le signal électrique délivré par l’antenne correspondante, soit le bruit issu de la source 14, en entrée du convertisseur CAN 8^ à 8 N correspondant.

Dans une phase d’étalonnage de décalage temporel, mise en œuvre lors de la mise sous tension du système, et avant une phase de traitement des signaux radioélectriques reçus, tous les modules de commutation 16i à 16 N sont en deuxième position.

Dans une phase de fonctionnement opérationnel, tous les modules de commutation 16i à 16 N sont en première position.

La source de signal aléatoire représentant un bruit 14 est par exemple une source analogique de bruit thermique.

La sortie de la source 14 est branchée en entrée de chaque module de commutation 16i à 16 N , de préférence en respectant une longueur de câble sensiblement identique pour chaque liaison, les câbles étant de même type, de manière à présenter le même bruit sans décalage temporel en entrée de chaque CAN 8^ à 8 N . Ainsi un même bruit, de même durée et sans décalage temporel est fourni en entrée de chaque CAN.

Le système 1 comprend en outre un processeur 180 et une mémoire 20, qui sont, dans un mode de réalisation, intégrés dans un module de calcul 22 qui comprend également le ou les modules de traitement numérique de signal 12.

Le processeur 180 est adapté à mettre en oeuvre des instructions de code logiciel lorsqu’il est mis sous tension, permettant de réaliser des étapes du procédé d’étalonnage de décalage temporel selon l’invention.

En phase d’étalonnage, le processeur 180 met en oeuvre un module 190 d’étalonnage de décalage temporel entre échantillons de signal numérisé fournis par une première voie de réception \L et une deuxième voie de réception V 2 qui sont distinctes, adapté à calculer un décalage temporel entre voies en utilisant un calcul d’une fonction d’intercorrélation, comme expliqué en détail ci-après.

Le module 190 d’étalonnage de décalage temporel entre voies est par exemple mis en oeuvre par des instructions de code logiciel. En variante, le module 190 est réalisé sous forme d’un composant logique programmable tel qu’un FPGA, ou encore sous forme de circuit intégré dédié tel qu’un ASIC (pour Application Spécifie Integrated Circuit).

Les ensembles d’échantillons de signal numérisés 24 1 ...24 N sont mémorisés dans la mémoire 20. Chaque ensemble d’échantillons 24 1 ...24 N comprend un nombre d’échantillons successifs correspondant à une même tranche de temps T 0

Le calcul de décalage temporel est de préférence effectué pour autant de paires de voies que nécessaire pour réaliser un étalonnage de décalage temporel r r pour chacune des voies de réception V, par rapport à une voie de référence V r , comme expliqué plus en détail ci-après.

Le processeur 180 est adapté à commander des modules de compensation de décalage temporel 26i à 26 N , pour réaliser le décalage temporel en phase opérationnelle, de la valeur de décalage temporel t 1>G à t N n préalablement calculé et mémorisé pour chacune des voies de réception \ à V N .

Avantageusement, le système de l’invention permet de réaliser une synchronisation sans fourniture d’un signal de synchronisation entre voies de réception lors d’une mise sous tension du système.

La figure 2 illustre schématiquement un deuxième mode de réalisation d’un système de synchronisation 1 1 de système de réception multivoies.

Les références communes avec les éléments de la figure 1 sont conservées. Le système de réception multivoies est analogue à celui décrit en référence à la figure 1 .

La principale différence avec le premier mode de réalisation est que le système d’étalonnage de décalage temporel 30 comporte une source de signal aléatoire représentatif d’un bruit 29 branchée de manière à fournir un bruit analogique en entrée de chaque CAN 8 1 à 8 N .

Dans ce mode de réalisation les modules de commutation 16i à 16 N sont insérés entre la sortie de la chaîne de réception 6 1 à 6 N et l’entrée du CAN 8 1 à 8 N correspondant pour chaque voie de réception \L à V N .

En phase d’étalonnage, les modules de commutation 16, sont en deuxième position reliant la deuxième entrée de chaque module, branchée à la source de signal aléatoire représentatif d’un bruit 29, à l’entrée du CAN 8, correspondant.

Dans ce mode de réalisation, la source de bruit 29 est par exemple réalisée par un générateur pseudo-aléatoire utilisant par exemple des registres à décalage et un rebouclage par « ou exclusif », ou bien avec un bloc mémoire contenant une séquence numérique pseudo-aléatoire. Dans les deux cas, le signal numérique est transformé en signal analogique par un dispositif d’interfaçage numérique-analogique. Le signal analogique issu de telles sources 29 a des caractéristiques de bruit blanc, à fonction d’autocorrélation de type Dirac.

De préférence, la fréquence d’horloge de la séquence pseudo-aléatoire est égale à la fréquence d’échantillonnage Fe lorsque le système de réception 2 est un système de premier type.

Lorsque le système de réception 2 est un système de deuxième type, la fréquence d’horloge de la séquence pseudo-aléatoire est par exemple choisie égale à la plus petite fréquence d’échantillonnage Fe,.

Comme dans le mode de réalisation de la figure 1 , le branchement de la source de bruit 29 en entrée des CAN 8, est effectué de manière à s’assurer de l’absence de décalage temporel entre les bruits injectés en entrées des CAN 8, des différentes voies de réception. Le système d’étalonnage de décalage temporel 30 et le système de synchronisation 1 1 sont adaptés à fonctionner à la fois avec un système de réception multivoies de premier type et avec un système de réception multivoies de deuxième type.

La figure 3 est un schéma synoptique des principales étapes d’un procédé d’étalonnage de décalage temporel entre voies de réception mis en oeuvre avec un système de réception multivoies de premier type.

Comme expliqué ci-dessus, dans un système de réception multivoies de premier type, tous les convertisseurs analogique-numérique 8, utilisent une même fréquence d’échantillonnage Fe.

Les étapes de calcul de ce procédé sont mises en oeuvre par le module de calcul 22, par exemple en partie par un module de traitement numérique de signal de type FPGA, et en partie par un module d’instructions de code logiciel implémentées dans un processeur 180.

Le procédé d’étalonnage est mis en oeuvre dans une phase d’étalonnage de décalage temporel lors de la mise sous tension du système, avant son utilisation opérationnelle.

Lors d’une première étape le procédé comprend la commande 40 de l’injection d’un bruit analogique, soit en entrée de la chaîne de réception correspondante selon le mode de réalisation de la figure 1 , soit en entrée du convertisseur analogique-numérique correspondant selon le mode de réalisation de la figure 2.

Lors d’une première étape d’acquisition 42 est effectuée l’acquisition synchrone d’un ou plusieurs premiers ensembles d’échantillons numériques en sortie des modules d’interfaçage 10i à 10 N . Le nombre d’échantillons est par exemple M=4096.

A l’étape 44, par application d’une transformation de Fourier discrète (TFD), on obtient, pour chaque ensemble d’échantillons acquis, un ensemble de M valeurs complexes d’échantillons transformés.

De préférence le nombre M d’échantillons est de la forme M=2 q , et une TFD optimisée est appliquée par un composant numérique programmable FPGA 12. De préférence, les TFD appliquées en mode opérationnel sont utilisées.

De préférence, les étapes d’acquisition 42 et d’application d’une TFD 44 sont appliquées simultanément pour toutes les voies de réception.

Le procédé comprend ensuite une étape 46 de sélection d’une première voie de réception \ et d’une deuxième voie de réception V 2 , formant une paire de voies de réception (V 1 ; V 2 ) à traiter. Lorsque N=2, le système comporte une seule paire de voies qui forme la paire de voies à traiter. Optionnellement, une voie de réception donnée est choisie comme voie de référence, qui est réutilisée dans chaque paire de voies à traiter.

Pour la première voie de réception \ on a obtenu et mémorisé un premier ensemble TFD Ï de M valeurs complexes d’échantillons transformés, notées TFD l t à TFD 1M .

Pour la deuxième voie de réception V 2 on a obtenu et mémorisé un deuxième ensemble TFD 2 de M valeurs complexes d’échantillons transformés, notées TFD 2 1 à FD 2

Le procédé comprend ensuite un calcul 48 du produit complexe entre le premier ensemble TFDi de valeurs complexes {TFD l t , ... , TFD 1 M } et le complexe conjugué TFD 2 * du deuxième ensemble de valeurs complexes, puis l’application 50 d’une transformation de Fourier discrète inverse sur le résultat du calcul de l’étape 48.

On entend ici par calcul du produit entre le premier ensemble de valeurs complexes TFD Ï et le complexe conjugué TFD 2 * du deuxième ensemble de valeurs complexes le produit effectué entre valeurs de même rang : TFD l k x TDF 2 k pour chaque indice k compris entre 1 et M.

Par application de la TFD inverse, on obtient la fonction d’intercorrélation sur M points de la paire de voies de réception traitée. Le procédé comprend ensuite une détermination 52 du maximum de la fonction d’intercorrélation sur M points, en d’autres termes, la détermination de l’indice temporel k correspondant à la valeur maximale de la fonction d’intercorrélation. Le décalage temporel entre les voies \ et V 2 est obtenu par multiplication de la valeur de l’indice temporel correspondant par la période d'échantillonnage 1/Fe ou T 0 /M.

L’indice k correspondant au décalage temporel obtenu pour la paire de voies traitée est mémorisé à l’étape 54. En alternative, le décalage temporel obtenu est mémorisé à l’étape 54.

Le procédé retourne à l’étape 46 pour sélection d’une nouvelle paire de voies à traiter, et les étapes 48 à 54 sont répétées jusqu’à ce qu’un décalage temporel soit déterminé pour chacune des voies par rapport à au moins une autre voie de réception, le procédé d’étalonnage de décalage prend alors fin.

La figure 4 est un schéma synoptique d’étapes d’un procédé d’étalonnage de décalage temporel entre voies de réception mis en oeuvre avec un système de réception multivoies de deuxième type, dans lequel les CAN, ont des fréquences d’échantillonnage Fe, différentes. Le procédé comprend une première étape d’injection de bruit analogique 60, analogue à l’étape 40 précédemment décrite en référence à la figure 3.

Optionnellement, une sélection de paire de voies de réception à traiter est également effectuée. Lorsque N=2, le système comporte une seule paire de voies qui forme la paire de voies à traiter.

Des étapes 62, 64 d’acquisition d’ensembles d’échantillons sur une première voie Vi et une deuxième voie V 2 formant une paire de voies, sur une tranche temporelle d’acquisition T 0 .

On acquiert Mi échantillons sur la première voie et M 2 échantillons sur la deuxième voie, avec Mi différent de M 2 , et M^Fe To et M 2 =Fe 2 .T 0 .

Ainsi, avantageusement, même si le nombre de points acquis respectivement sur la première voie de réception diffère du nombre de points acquis sur la deuxième voie de réception, la résolution spectrale de chaque TFD est égale à 1/T 0 .

La figure 5 illustre schématiquement un exemple de points correspondant à Mi et M 2 échantillons temporels acquis respectivement sur une première voie \ avec une fréquence d’échantillonnage Fei et une deuxième voie V 2 avec une fréquence d’échantillonnage Fe 2 , avec un nombre M^I L dans cet exemple.

De retour à la figure 4, suite à l’acquisition de Mi échantillons sur la première voie Vi et de M 2 échantillons sur la deuxième voie V 2 , on applique une transformation de Fourier discrète sur chacune des voies (étapes 66, 68).

La TFD appliquée à l’étape 66 aux Mi échantillons de la première voie permet d’obtenir un premier ensemble de Mi valeurs complexes d’échantillons transformés, noté TFD ! : {TFD 1 . TFD 1 .

La TFD appliquée à l’étape 68 aux M 2 échantillons de la deuxième voie permet d’obtenir un deuxième ensemble de M 2 valeurs complexes d’échantillons transformés, noté TFD 2 : {TFD 1 , ... , TFD 1M2 ).

En variante, les TFD des étapes 66 et 68 ne retiennent que la moitié (I 2 et M 2 /2) des valeurs complexes des TFD, étant donnée la propriété de symétrie hermitienne du spectre d’un signal réel.

Il est à noter que les transformations de Fourier discrètes appliquées aux étapes 66, 68 sont de tailles différentes, et sont de préférence appliquées par calcul logiciel par le processeur 180.

Une étape suivante 70 consiste à déterminer le nombre le plus grand d’échantillons fournis, M max =Max(M 1 , M 2 ), qui est M 2 dans l'exemple de la figure 4, et à supprimer dans l’ensemble de valeurs complexes de TFD 2 , les I ^-Mi valeurs correspondant aux fréquences les plus grandes du domaine réel. On obtient un deuxième ensemble de valeurs complexes tronqué, TFD’ 2 , de même cardinal M min =M 1 que le premier ensemble de valeurs complexes.

Bien entendu, le procédé s’applique de manière analogue si le nombre d’échantillons Mi fournis sur la première voie est supérieur au nombre d’échantillons M 2 fournis sur la deuxième voie, avec M max =M 1 et M min =M 2 .

A l’issue de l’étape 70 on dispose de deux ensembles de valeurs complexes de même cardinal M min , égal au nombre le plus petit entre Mi et M 2 .

On applique ensuite à l’étape 72 un calcul du produit complexe entre le premier ensemble de valeurs complexes TFD Ï et le complexe conjugué TFD’ 2 * du deuxième ensemble de valeurs complexes tronqué, puis une transformation de Fourier discrète inverse (étape 74) sur le résultat du calcul 72.

De manière analogue au mode de réalisation de la figure 3, le produit est effectué entre valeurs de même rang : TFD l k x TDF 2 ' * fc pour chaque indice k compris entre 1 et

Mmin·

Finalement, une fonction d’intercorrélation 76, sur M min =rnin(M 1 , M 2 ) points, est obtenue.

Le procédé se poursuit alors pour rechercher le maximum de la fonction d’intercorrélation, comme décrit ci-dessus en référence à l’étape 52 de la figure 3.

La figure 6 est un schéma synoptique des principales étapes d’un procédé de synchronisation entre voies de réception d’un système de réception multivoies, dans un mode de réalisation.

Le procédé comprend une étape 80 d’acquisition, en sortie des modules d’interfaçage 10,, d’ensembles d’échantillons de signaux numériques fournis par les voies de réception \L à V N , lorsque les modules de commutation 16i à 16 N sont en première position.

L’étape 80 est suivie d’une lecture 82 des décalages temporels mémorisés à appliquer à chacune des voies de réception.

Ensuite, une compensation de décalage temporel est appliquée à l’étape 84, de manière à fournir en entrée du module de traitement numérique des séries d’échantillons numériques synchronisés temporellement sur une durée dite de synchronisation donnée.

Par exemple, la compensation de décalage temporel est effectuée par la mise en oeuvre de dispositifs de synchronisation tels que décrits ci-dessous, adaptés pour fonctionner à la fois avec un système de réception de premier type et un système de réception de deuxième type.

En particulier, on décrit ci-dessous en référence aux figures 7 à 15 un mode de réalisation d’un module de compensation de décalage temporel 26,, appelé également dispositif de synchronisation, adapté notamment pour un système de réception de deuxième type, dans lequel les fréquences d’échantillonnage Fe sont différentes.

Chaque fréquence d'échantillonnage Fe i est bien supérieure à la fréquence maximale de fonctionnement des composants numériques programmables (FPGA) situés en aval des CAN, en particulier dans le module de traitement numérique de signal 12.

Le module d’interfaçage 10, a pour fonction de transformer le flux d'échantillons série au rythme Fe i en flux série de paquets de P échantillons en parallèle à la première fréquence - -, P étant un nombre entier non nul, cette première fréquence étant plus lente et compatible avec la deuxième fréquence ou fréquence de travail des composants numériques programmables F T . On désigne par 5 ¾ (t) le signal numérique délivré par le module d’interfaçage 10,, issu d’un signal analogique sJt) correspondant.

Le module d’interfaçage 10, est, dans ce mode de réalisation, un démultiplexeur à un ou plusieurs étages de démultiplexage, fournissant des paquets de P échantillons en parallèle. Les démultiplexeurs 10, des différentes voies de réception ne sont pas synchronisés, et ne sont pas synchronisables car les fréquences Fe sont différentes, et

Fe- par conséquent les valeurs - - sont egalement differentes.

Le dispositif de synchronisation 26,, branché entre le module d’interfaçage 10, et le module de traitement numérique 12,, a pour fonction, à partir d'un flux d'entrée série de paquets de P échantillons successifs passés en parallèle, les échantillons étant obtenus à une fréquence d'échantillonnage Fe et ayant subi un possible décalage de temps lié à la voie i, de former des séries de Ni échantillons successifs, toujours formatées en paquets de P échantillons successifs en parallèle, dont le premier échantillon desdites séries correspond, quel que soit i, au même temps absolu, c'est-à-dire au temps courant dans le flux d'entrée corrigé du décalage temporel à appliquer.

Chaque dispositif de synchronisation 26, reçoit en entrée une valeur de décalage temporel bx i r entre la voie V, et la voie de référence V r , calculé par le procédé décrit ci- dessus.

Le système de synchronisation comprend un module de comptage 100, qui est, dans le mode de réalisation préféré un module de comptage commun à tous les dispositifs de synchronisation 26,, qui distribue une même valeur de compteur à un instant donné à chaque dispositif de synchronisation.

En variante, le module de comptage 100 est adapté à effectuer une synchronisation des compteurs des dispositifs de synchronisation 26,, par exemple par une remise à zéro initiale, de façon à ce que chacun des compteurs délivre une même valeur de compteur à chaque dispositif de synchronisation 26,. Chaque module de traitement numérique 12, peut, par exemple, réaliser une transformée de Fourier discrète (TFD) sur les Ni échantillons successifs d'une série, correspondant à une durée de signal AT qui est la même pour toutes les voies de réception. Ainsi, quel que soit i :

En particulier pour des applications interférométriques, il est nécessaire que les séries de N t échantillons successifs pour des valeurs de i différentes, correspondent toutes au même intervalle de temps absolu pour que le déphasage entre fin de voies, entre deux voies données, soit représentatif de celui en sortie des antennes desdites deux voies sur un même signal incident.

La figure 7 illustre en détail un dispositif de synchronisation 26, faisant partie de la voie de réception V,.

Le dispositif de synchronisation 26, reçoit en entrée des paquets de P échantillons a la première fréquence - -, et fournit en sorties des sériés de Ni échantillons, par paquets de P échantillons.

La figure 8 illustre un premier problème à résoudre du fait que le nombre N t n’est pas, généralement, un multiple de P.

La figure 8 illustre la parallélisation du flux d’échantillons en P lignes parallèles, réalisée par le démultiplexeur 10,. Chaque échantillon est symbolisé par une case 140. Ces échantillons sont illustrés dans un diagramme à deux axes temporels Ti et T 2 . Les paquets 150 de P échantillons sont référencés par un indice Ç j . La durée correspondant à un paquet est de PTe t = ^· Les flèches recourbées 160 indiquent la continuité des échantillons dans le temps.

Les séries 18 à fournir en sortie sont des séries de N t échantillons, référencées par un indice / , montrées en en traits épais. Cependant, le nombre N t n’étant pas un multiple de P, chaque série 18 ne commencent pas systématiquement par un paquet de P échantillons lui appartenant intégralement, comme illustré à la figure 8 par l’échantillon d’indice 0 de chaque paquet.. La position du premier échantillon d’une série 18 dans un paquet de P échantillons 150 évolue dans le temps, et dépend du reste P j de la division euclidienne de N t par P.

Le nombre N t s’écrit sous la forme :

N t = M x P + Ri (EQ 2) avec 0 < Ri < P, M étant la partie entière de Ni divisé par P, M = Ent ), Ent(. ) étant la fonction partie entière, et ff j le reste de la division euclidienne de Ni par P.

En utilisant l’opérateur modulo Mod(. , . ) on écrit :

Ri = ModOV j . P) (EQ3)

Les figures 9 et 10 illustrent chacune des échantillons issus de deux voies de réception V, et V j , à synchroniser entre elles, selon un double axe temporel de manière analogue à la représentation de la figure 8, par paquets de P échantillons correspondant à une même abscisse sur l’axe TV

Les fréquences d’échantillonnage sont respectivement égales à Fe et Fe j , elles sont différentes, et de plus il y un décalage temporel, noté ici AT j , entre les deux voies, comme illustré à la figure 9.

Une de ces deux voies de réception est la voie de référence.

La voie de référence est choisie comme étant la voie qui véhicule le signal reçu avec un retard de temps par rapport à toutes les autres voies.

Les séries d’échantillons 18, ,i et 18 j,i comprenant respectivement Ni et N j échantillons sont à synchroniser en sortie comme expliqué ci-dessus et comme illustré schématiquement par la figure 10.

En effet, les séries référencées 18\i et 18’ j,i sont composées de mêmes échantillons de signal que les séries correspondantes respectives 18, ,i et 18 j,i de la figure 9. Les séries 18\i et 18’ j,i sont obtenues en sortie des dispositifs de synchronisation 26, et 26 j mis en œuvre sur chacune des voies V, et V j .

Comme illustré à la figure 7, le dispositif de synchronisation 26, d’une voie de réception V, comporte une mémoire 21 , accessible en écriture et en lecture par des accès indépendants, dans laquelle sont mémorisés des paquets 150 d’entrée de P échantillons du signal S t numérisé fournis par le module 10,, écrits dans la mémoire 21 à la première fréquence Fe P.

Le dispositif de synchronisation comprend également deux ensembles de registres 23, et 25i, chaque ensemble comprenant un nombre de registres égal à P fois le nombre de bits des échantillons. Le premier ensemble de registres 23, est alimenté par des premiers paquets de P échantillons lus dans la mémoire 21 , à la deuxième fréquence F T , qui est la fréquence de travail.

Le deuxième ensemble de registres 25, est branché en sortie du premier ensemble de registres 23, et est adapté à mémoriser des deuxièmes paquets de P échantillons. Chaque deuxième paquet est décalé d’une période d’horloge 1/F T par rapport à un premier paquet de P échantillons correspondant. En notant S u le signal numérisé de sortie du premier ensemble de registres 23, et S 2 i le signal numérisé de sortie du deuxième ensemble de registres 25, la relation suivante est vérifiée :

¾(t) = ¾ (t - ) (EQ4)

En d’autres termes, et comme illustré à la figure 1 1 , à un instant donné, les sorties des deux ensembles de registres 25, et 23, forment un paquet double 17 de 2 P échantillons successifs. Par exemple, le paquet 17 est formé des paquets 17 ! et 17 2 . Le paquet 17 2 d’échantillons issus du deuxième ensemble de registres 25, comporte les échantillons d’indices {L k. , .... , L k. + P - l] et le paquet 17-i d’échantillons issus du premier ensemble de registres 23, comporte les échantillons d’indices {. L k . + P, .... , L k. + 2P - l}.

Les sorties des premier et deuxième ensembles de registres sont branchés en entrée d’un multiplexeur 27,, adapté à sélectionner P échantillons consécutifs parmi les 2 P échantillons d'un paquet double en utilisant une adresse de multiplexage, pour former un troisième paquet de P échantillons.

Le dispositif de synchronisation 26, comprend un automate 28, qui est un module programmable comportant au moins un processeur de calcul et un élément de mémoire adapté à mémoriser des valeurs de paramètres.

Dans un mode de réalisation, l’automate est réalisé à l'aide de circuits numériques. Dans un autre mode de réalisation, l'automate est réalisé dans le FPGA dédié à la réalisation du module 12,.

L'automate 28, qui reçoit en entrée la valeur de décalage temporel Dt ί · à appliquer et une valeur q d’un compteur courant à la deuxième fréquence F T et comptant en permanence cycliquement de 0 à Q A - 1, Q A correspondant au nombre d'états du compteur qui vaut précisément (M + 1) x P, la période de ce cycle valant donc :

T A =— pp = P x AT (EQ5)

En pratique, il est usuel de choisir P = 2 B où B est une valeur entière, par exemple

B = 3.

En variante, la valeur de compteur q est calculée par l’automate 28, à partir d’une horloge interne de cet automate (non représentée en figure 7).

L’automate 28, est adapté à calculer, en temps réel, pour chaque valeur courante q, une adresse de lecture dans la mémoire 21 ,, AM(q), et une adresse de multiplexage du multiplexeur 27,, AX(q). Il est à noter que l’indice i a été omis pour simplifier les notations. Les adresses de multiplexage sont comprises entre 0 et P - 1, et sont calculées modulo P. Plusieurs exemples d’adresses de multiplexage AX(q ) sont montrés à la figure 1 1 .

L’automate 28, calcule également un indicateur de maintien I AM (q ) de l’adresse de lecture en mémoire courante, qui est mis en œuvre lorsqu’une adresse de multiplexage courante est inférieure à une adresse de multiplexage précédente.

Les valeurs calculées par l’automate 28, sont, dans le mode de réalisation préféré, données par les formules suivantes.

Après initialisation, les formules récurrentes suivantes sont appliquées :

AX(q) = Mod ( Ent (Q X (P - R t ) - Moά(

hmiq) = 0 si AX{q) ³ AX{q - 1) (EQ10)

I AM (q) = l S\ AX(q) < AX q - l) (EQ1 1 )

AM{q) = Mod(AM(q - 1) + 1 - I AM q), N t ) (EQ12)

Le décalage temporel At^ est une donnée d'entrée prise en compte à chaque début de période d’automate T A .

Les figures 12 et 13 illustrent un exemple de synchronisation entre deux voies sur une période d’automate T A . Dans l’exemple, P = 8, Ni = 62, N j = 63 et At 1 } valant

14 14

sensiblement— SFf ou— Fet .

Les séries synchronisées 18,, 18 j sont entourées d’un cadre en traits épais à la figure 13. Les colonnes 19 de la figure 13 indiquent le maintien de l’adresse de lecture en mémoire précédente.

La figure 14 est un logigramme des principales étapes d’un procédé de synchronisation mis en œuvre par un dispositif de synchronisation 26, tel que décrit ci- dessus.

Le procédé est mis en œuvre en parallèle sur toutes les voies de réception. Les étapes décrites ci-après concernent une seule voie de réception V,. Les mêmes étapes sont effectuées sur toutes les voies de réception.

Le procédé comprend une première étape 101 de réception et mémorisation du décalage temporel Ar r par rapport à la voie de référence à appliquer. À l’étape d’initialisation 102, les valeurs d’adresse de lecture AM(q ) , d’adresse de multiplexage AX(q ) et d’indicateur de maintien I AM (q) sont initialisées et mémorisées selon les formules (EQ6) à (EQ8) ci-avant définies.

À l’étape 104, la valeur q de compteur courant est reçue.

Comme expliqué précédemment, chaque automate de chaque voie de réception utilise la même valeur de compteur courant q au même instant temporel, grâce à la mise en oeuvre du module de comptage 100.

À l’étape 106 est calculée et mémorisée l’adresse de multiplexage AX(q ) courante, selon la formule (EQ9), et à l’étape suivante 108 l’adresse de multiplexage AX q ) courante est comparée à l’adresse de multiplexage précédente mémorisée.

L’indicateur de maintien I AM (cf) est ensuite calculé et mémorisé à l’étape 1 10, le calcul étant effectué en fonction du résultat de l’étape de comparaison précédente selon les formules (EQ10) et (EQ1 1 ). L’adresse de lecture AM(q ) est également calculée selon la formule (EQ12), et mémorisée.

Ensuite on obtient à l’étape 1 12, à partir des premier ensemble de registres et deuxième ensemble de registres, les paquets de P échantillons correspondant à l’adresse de lecture AM(q ) calculée.

Ensuite à l’étape 1 14 est appliquée l’adresse de multiplexage calculée AX(q ) pour obtenir un troisième paquet de P échantillons faisant partie de la série courante de Ni échantillons.

Le procédé retourne ensuite à l’étape 104 de réception d’une valeur de compteur courant.

En d’autres termes, à chaque coup d'horloge de deuxième fréquence F T , la valeur de q s'incrémente de 1, et on calcule AX(q ), I AM (q ) et AM(q).

Ces valeurs calculées sont ensuite appliquées pour la formation d’une série de Ni échantillons comme expliqué en détail ci-dessus.

Il est entendu que le dispositif et procédé de synchronisation décrits ci-dessus s’appliquent également dans le cas dans lequel chaque voie de réception comporte un convertisseur analogique-numérique fonctionnant à une même fréquence d’échantillonnage Fe.