本发明涉及移动通信领域的数字信号处理技术 ， 特别涉及一种提高数 字预失真性能的技术。 皆景技术

随着移动通信迅速发展， 无线通信频段变得越来越拥挤， 频带资源越 来越紧张， 为了改变这种局面， 在有限的频谱范围内容纳更多的通信信道， 必须提高现有频段的频谱效率， 为此人们应用了许多新的宽带数字传输技 术, 如多载波全球移动通信系统 ( global system for mobile communications , GSM )、正交频分复用（ Orthogonal Frequency Division Multiplexing, OFDM ) 和宽带码分多址（ Wideband Code Division Multiple Access, WCDMA )等和 高频谱效率的调制方式， 如四相相移键控 ( Quadrature Phase Shift Keying,

QPSK )和多进制的正交振幅调制（ Quadrature Amplitude Modulation, QAM ) 等， 以求达到更高的频谱利用密度和更广泛的信道 空间分配。 这些高效的 数字调制传输技术几乎都是基于非恒定包络的 ， 例如， 第三代移动通信系 统 (3G)采用 16QAM或 QPSK等数字调制方式，这种数字调制产生的信� �波 形是非恒定包络的调相信号， 而且系统又是多载波 /多信道同时工作。 这些 措施都能有效提高频谱的使用效率， 因此现代通信系统的信息传输技术正 朝着多载波、 多电平、 宽频带和高峰均比的方向发展。

随着信道宽度的减小， 频谱利用率的提高， 随之而来的问题是带外辐 射的增加， 造成对邻道干扰增加。 出现这种情况的主要原因是在许多无线 通信系统中， 为提供足够高的输出功率和实现最大输出， 功率放大器常常 工作在非线性区甚至工作在饱和区的附近， 此时功率放大器呈现出很强的 非线性特性。

为了解决此类问题， 数字预失真技术被广泛的采用来补偿功放的非 线 性特性。 而常规的数字预失真技术对多载波、 宽带宽的信号难以达到最佳 的矫正效果。 大量改进的数字预失真技术， 以其良好的硬件复杂度、 稳定 性以及高效性成为目前主流的功放线性化技术 。 发明内容

本发明的目的在于提供一种提高数字预失真性 能的方法和系统， 用于 进一步提高数字预失真性能。

根据本发明的一个方面， 提供的一种提高数字预失真性能的方法， 包 括：

A )将数字信号进行分段和预失真处理， 并根据预失真信号和模拟信号 处理模块的反馈信号， 生成第一预失真模型；

B )将数字信号进行分段和预失真处理， 并根据预失真前信号和模拟信 号处理模块的反馈信号， 生成第二预失真模型；

C )利用第一预失真模型和第二预失真模型， 对数字信号进行预失真处 理。

所述步驟 C)具体为：

将第二预失真模型更新至第一预失真模型中， 或将第二预失真模型合 并至第一预失真模型中， 以便对数字信号进行预失真处理。

根据本发明的另一个方面， 提供的一种提高数字预失真性能的方法， 包括：

A )将数字信号进行分段和预失真处理， 并根据预失真信号和模拟信号 处理模块的反馈信号， 生成第一预失真模型；

B )将数字信号进行分段和预失真处理后， 再次经由第一预失真模型进 行预失真处理， 根据第一预失真模型的输入信号和模拟信号处 理模块的反 馈信号， 生成第三预失真模型；

C)利用第一预失真模型和第三预失真模型， 对数字信号进行预失真处 理。

所述方法还包括：

将数字信号进行分段处理后， 依次经由第三预失真模块和第一预失真 模块进行预失真处理；

根据预失真前信号和模拟信号处理模块的反馈 信号， 得到第二预失真 模型；

利用第一预失真模型、 第二预失真模型和第三预失真模型， 对数字信 号进行预失真处理。

进一步地， 预失真信号的生成步驟具体为：

设置段位门限， 并根据段位门限， 查找不同段位的数字信号对应的预 失真模型表格组或预失真模型系数组， 得到预失真信号。

进一步地， 第一预失真模型的生成步驟具体为：

A1 )将输入的数字信号进行分段和预失真处理， 根据预失真信号和模 拟信号处理模块的反馈信号， 生成预失真模型；

A2 ) 利用得到的预失真模型对分段处理后的数字信 号再次进行预失真 处理， 并根据预失真信号和模拟信号处理模块的反馈 信号， 生成预失真模 型；

A3 )重复执行步驟 A2 ), 直至得到迭代收敛的第一预失真模型。

进一步地， 第二预失真模型的生成步驟具体为：

B1 )将输入的数字信号进行分段和预失真处理， 根据预失真前信号和 模拟信号处理模块的反馈信号， 生成预失真模型；

B2 ) 利用得到的预失真模型对预失真前信号再次进 行预失真处理， 并 根据预失真前信号和模拟信号处理模块的反馈 信号， 生成预失真模型； B3 )重复执行步驟 B2 ), 直至得到迭代收敛的第二预失真模型。

进一步地， 第三预失真模型的生成步驟具体为：

C1 )将数字信号进行分段和预失真处理后经由第� �预失真模型进行预 失真处理 , 根据第一预失真模型的输入信号和模拟信号处 理模块的反馈信 号， 生成预失真模型；

C2 ) 利用得到的预失真模型对分段处理后的数字信 号再次进行预失真 处理后， 经由第一预失真模型进行预失真处理， 根据第一预失真模型的输 入信号和模拟信号处理模块的反馈信号， 生成预失真模型；

C3 ) 重复执行步驟 C2 ), 直至得到迭代收敛的第二预失真模型。

根据本发明的另一方面， 提供了一种提高数字预失真性能的系统， 包 括：

第一预失真模型生成和处理模块， 用于将数字中频信号进行分段和预 失真处理， 根据预失真信号和模拟信号处理模块的反馈信 号， 生成第一预 失真模型， 并对数字信号进行预失真处理；

第二预失真模型生成和处理模块， 用于将数字中频信号进行分段和预 失真处理， 根据预失真前信号和模拟信号处理模块的反馈 信号， 生成第二 预失真模型， 并对数字信号进行预失真处理。

根据本发明的另一方面， 提供了一种提高数字预失真性能的系统， 包 括：

第一预失真模型生成模块， 用于将数字信号进行分段和预失真处理， 根据预失真信号和模拟信号处理模块的反馈信 号， 生成第一预失真模型， 并对数字信号进行预失真处理；

第三预失真模型生成模块， 用于将数字信号进行分段和预失真处理后 再次经由第一预失真模型进行预失真处理， 根据第一预失真模型的输入信 号和模拟信号处理模块的反馈信号， 生成第三预失真模型， 并对数字信号 进行预失真处理。

所述装置还包括：

第二预失真模型生成模块， 用于将数字信号进行分段处理后， 依次经 由第三预失真模块和第一预失真模块进行预失 真处理， 根据预失真前信号 和模拟信号处理模块的反馈信号， 得到第二预失真模型， 并对数字信号进 行预失真处理。

进一步地， 所述第一预失真模型生成模块包括：

分段模块， 用于对输入的数字信号进行分段处理；

第一预失真模块提取模块， 用于根据预失真信号和模拟信号处理模块 的反馈信号， 生成第一预失真模型， 并将所述预失真模型复制到第一预失 真模块中；

第一预失真模块， 用于利用所述第一预失真模型， 对分段后的数字信 号进行预失真处理。

进一步地， 所述第二预失真模型生成模块包括：

分段模块， 用于对输入的数字信号进行分段处理；

第二预失真模块提取模块， 用于根据预失真前信号和模拟信号处理模 块的反馈信号， 生成第二预失真模型， 并将所述第二预失真模型复制到第 二预失真模块中或将所述第二预失真模型更新 到第一预失真模块中；

第二预失真模块， 用于利用所述第二预失真模型， 对分段后的数字信 号进行预失真处理。

进一步地， 所述第三预失真模型生成模块：

分段模块， 用于对输入的数字信号进行分段处理；

第三预失真模块提取模块， 用于根据第一预失真模块处理前的信号和 模拟信号处理模块的反馈信号， 生成第三预失真模型， 并将所述第三预失 真模型复制到第三预失真模块中； 第三预失真模块， 用于利用所述第三预失真模型， 对分段后的数字信 号进行预失真处理。

与现有技术相比较， 本发明的有益效果在于： 本发明通过分段技术以 及累计迭代预失真技术， 提高了预失真参数提取的精度， 在传统的预失真 基础上进一步提高了预失真的性能， 同时不增加逻辑实现的资源， 使本发 明更适用于宽带信号及高性能指标要求的数字 预失真处理。 附图说明

图 1是本发明实施例提供的一种提高数字预失真� �能的方法流程图； 图 2是本发明实施例提供的另一种提高数字预失� �性能的方法流程图； 图 3是本发明实施例提供的累计迭代的提高数字� �失真性能的系统示 意图；

图 4是本发明实施例提供的并联方式的提高数字� �失真性能的系统示 意图；

图 5 是本发明实施例提供的串联方式的提高数字预 失真性能的系统示 意图；

图 6是本发明实施例提供的混联方式的提高数字� �失真性能的系统示 意图；

图 7是本发明实施例提供的使用分段技术得到预� �真信号的装置结构 示意图；

图 8是本发明实施例提供的累计迭代技术实现方� �示意图；

图 9是本发明实施例提供的预失真模型 A提耳 4莫块示意图；

图 10是本发明实施例提供的预失真模型 B提取模块示意图；

图 11 是本发明实施例提供的预失真模型 C提耳 4莫块示意图。 具体实施方式

以下结合附图对本发明的优选实施例进行详细 说明， 应当理解， 以下 所说明的优选实施例仅用于说明和解释本发明 ， 并不用于限定本发明。

图 1 显示了本发明实施例提供的一种提高数字预失 真性能的方法流程 图， 如图 1所示， 步驟包括：

步驟 101 : 将数字信号进行分段和预失真处理， 并根据预失真信号和模 拟信号处理模块的反馈信号， 生成第一预失真模型；

步驟 102: 将数字信号进行分段和预失真处理， 并根据预失真前信号和 模拟信号处理模块的反馈信号， 生成第二预失真模型；

步驟 103: 利用第一预失真模型和第二预失真模型，对数 字信号进行预 失真处理。

所述步驟 103具体为：

将第二预失真模型更新至第一预失真模型中， 或将第二预失真模型合 并至第一预失真模型中， 以便对数字信号进行预失真处理。

进一步地， 所述步驟 101具体为：

步驟 1011: 将输入的数字信号进行分段和预失真处理， 根据预失真信 号和模拟信号处理模块的反馈信号， 生成预失真模型；

步驟 1012: 利用得到的预失真模型对分段处理后的数字信 号再次进行 预失真处理， 并根据预失真信号和模拟信号处理模块的反馈 信号， 生成预 失真模型；

步驟 1013:重复执行步驟 1012,直至得到迭代收敛的第一预失真模型。 进一步地， 所述步驟 102具体为：

步驟 1021: 将输入的数字信号进行分段和预失真处理， 根据预失真前 信号和模拟信号处理模块的反馈信号， 生成预失真模型；

步驟 1022: 利用得到的预失真模型对预失真前信号再次进 行预失真处 理， 并根据预失真前信号和模拟信号处理模块的反 馈信号， 生成预失真模 型；

步驟 1023:重复执行步驟 1022,直至得到迭代收敛的第二预失真模型。 进一步地， 预失真信号的生成步驟具体为：

设置段位门限， 并根据段位门限， 查找不同段位的数字信号对应的预 失真模型表格组或预失真模型系数组， 得到预失真信号。

根据上述方法， 本实施例提供了一种提高数字预失真性能的系 统， 包 括：

第一预失真模型生成和处理模块， 用于将数字中频信号进行分段和预 失真处理， 根据预失真信号和模拟信号处理模块的反馈信 号， 生成第一预 失真模型， 并对数字信号进行预失真处理；

第二预失真模型生成和处理模块， 用于将数字中频信号进行分段和预 失真处理， 根据预失真前信号和模拟信号处理模块的反馈 信号， 生成第二 预失真模型， 并对数字信号进行预失真处理。

进一步地， 所述第一预失真模型生成模块包括：

分段模块， 用于对输入的数字信号进行分段处理；

第一预失真模块提取模块， 用于根据预失真信号和模拟信号处理模块 的反馈信号， 生成第一预失真模型， 并将所述预失真模型复制到第一预失 真模块中；

第一预失真模块， 用于利用所述第一预失真模型， 对分段后的数字信 号进行预失真处理。

进一步地， 所述第二预失真模型生成模块包括：

分段模块， 用于对输入的数字信号进行分段处理；

第二预失真模块提取模块， 用于根据预失真前信号和模拟信号处理模 块的反馈信号， 生成第二预失真模型， 并将所述第二预失真模型复制到第 二预失真模块中或将所述第二预失真模型更新 到第一预失真模块中； 第二预失真模块， 用于利用所述第二预失真模型， 对分段后的数字信 号进行预失真处理。

图 2显示了本发明实施例提供的另一种提高数字� �失真性能的方法流 程图， 如图 2所述， 步驟包括：

步驟 201 : 将数字信号进行分段和预失真处理， 并根据预失真信号和模 拟信号处理模块的反馈信号， 生成第一预失真模型；

步驟 202: 将数字信号进行分段和预失真处理后， 再次经由第一预失真 模型进行预失真处理 , 根据第一预失真模型的输入信号和模拟信号处 理模 块的反馈信号， 生成第三预失真模型；

步驟 203: 利用第一预失真模型和第三预失真模型，对数 字信号进行预 失真处理。

所述方法还包括步驟 204:

将数字信号进行分段处理后， 依次经由第三预失真模块和第一预失真 模块进行预失真处理；

根据预失真前信号和模拟信号处理模块的反馈 信号， 得到第二预失真 模型；

利用第一预失真模型、 第二预失真模型和第三预失真模型， 对数字信 号进行预失真处理。

进一步地， 所述步驟 201具体为：

步驟 2011: 将输入的数字信号进行分段和预失真处理， 根据预失真信 号和模拟信号处理模块的反馈信号， 生成预失真模型；

步驟 2012: 利用得到的预失真模型对分段处理后的数字信 号再次进行 预失真处理， 并根据预失真信号和模拟信号处理模块的反馈 信号， 生成预 失真模型； 步驟 2013:重复执行步驟 2012,直至得到迭代收敛的第一预失真模型。 进一步地， 所述步驟 202具体为：

步驟 2021 : 将输入的数字信号进行分段和预失真处理， 根据预失真前 信号和模拟信号处理模块的反馈信号， 生成预失真模型；

步驟 2022: 利用得到的预失真模型对预失真前信号再次进 行预失真处 理， 并根据预失真前信号和模拟信号处理模块的反 馈信号， 生成预失真模 型；

步驟 2023:重复执行步驟 2022,直至得到迭代收敛的第二预失真模型。 进一步地， 所述步驟 203具体为：

步驟 2031 : 将数字信号进行分段和预失真处理后经由第一 预失真模型 进行预失真处理， 根据第一预失真模型的输入信号和模拟信号处 理模块的 反馈信号， 生成预失真模型；

步驟 2032利用得到的预失真模型对分段处理后的数� �信号再次进行预 失真处理后， 经由第一预失真模型进行预失真处理， 根据第一预失真模型 的输入信号和模拟信号处理模块的反馈信号， 生成预失真模型；

步驟 2033:重复执行步驟 2032,直至得到迭代收敛的第二预失真模型。 进一步地， 预失真信号的生成步驟具体为：

设置段位门限， 并根据段位门限， 查找不同段位的数字信号对应的预 失真模型表格组或预失真模型系数组， 得到预失真信号。

根据上述方法， 本实施例提供了一种提高数字预失真性能的系 统， 包 括：

第一预失真模型生成模块， 用于将数字信号进行分段和预失真处理， 根据预失真信号和模拟信号处理模块的反馈信 号， 生成第一预失真模型， 并对数字信号进行预失真处理；

第三预失真模型生成模块， 用于将数字信号进行分段和预失真处理后 再次经由第一预失真模型进行预失真处理， 根据第一预失真模型的输入信 号和模拟信号处理模块的反馈信号， 生成第三预失真模型， 并对数字信号 进行预失真处理。

所述装置还包括：

第二预失真模型生成模块， 用于将数字信号进行分段处理后， 依次经 由第三预失真模块和第一预失真模块进行预失 真处理， 根据预失真前信号 和模拟信号处理模块的反馈信号， 得到第二预失真模型， 并对数字信号进 行预失真处理。

进一步地， 所述第一预失真模型生成模块包括：

分段模块， 用于对输入的数字信号进行分段处理；

第一预失真模块提取模块， 用于根据预失真信号和模拟信号处理模块 的反馈信号， 生成第一预失真模型， 并将所述预失真模型复制到第一预失 真模块中；

第一预失真模块， 用于利用所述第一预失真模型， 对分段后的数字信 号进行预失真处理。

进一步地， 所述第二预失真模型生成模块包括：

分段模块， 用于对输入的数字信号进行分段处理；

第二预失真模块提取模块， 用于根据预失真前信号和模拟信号处理模 块的反馈信号， 生成第二预失真模型， 并将所述第二预失真模型复制到第 二预失真模块中或将所述第二预失真模型更新 到第一预失真模块中；

第二预失真模块， 用于利用所述第二预失真模型， 对分段后的数字信 号进行预失真处理。

进一步地， 所述第三预失真模型生成模块：

分段模块， 用于对输入的数字信号进行分段处理；

第三预失真模块提取模块， 用于根据第一预失真模块处理前的信号和 模拟信号处理模块的反馈信号， 生成第三预失真模型， 并将所述第三预失 真模型复制到第三预失真模块中；

第三预失真模块， 用于利用所述第三预失真模型， 对分段后的数字信 号进行预失真处理。

以下通过图 3至图 6详细描述本发明的具体应用：

图 3显示了本发明实施例提供的累计迭代的提高� �字预失真性能的系 统示意图， 如图 3所示， 系统包括数字信号处理模块和模拟信号处理模 块。 其中：

所述数字信号处理模块包括：

数字信号发生模块， 用于生成数字信号；

分段模块 A和分段模块 B, 用于将所述数字信号发生模块生成的数字 信号按照幅度或功率进行预失真前的分段处理 ；

预失真模块 A (第一预失真模型）， 用于根据分段数字信号， 生成预失 真信号， 所述预失真模块 A是前向链路的预失真模型；

预失真模型 A提取模块， 用于生成预失真模型 A, 并将生成的预失真 模型 A复制到预失真模块 A中；

开关模块， 用于启动预失真模块进行处理；

预失真模型 B (第二预失真模型）提取模块， 用于生成预失真模型 B, 并将预失真模型 B更新到预失真模块 A中。

所述模拟信号处理模块包括：

DAC模块， 用于将预失真模块 A输出的预失真信号转换成模拟信号； 上变频模块， 用于将中频的模拟信号转换为射频的模拟信号 ；

LO模块， 用于产生本振信号；

功率放大器 PA, 用于将所述射频的模拟信号进行功率放大；

耦合器， 用于获取反馈信号； 衰减器， 用于去除反馈信号的放大器增益；

下变频模块， 用于将射频的反馈信号转换为中频的反馈信号 ；

ADC模块， 用于将模拟的反馈信号进行模数转换， 转换为数字的反馈 信号。

所述累计迭代的提高数字预失真性能的系统的 工作流程如下： 步驟 301 : 数字信号发生模块生成数字信号；

步驟 302: 开关模块断开；

步驟 303: 所述数字信号经过幅度或功率分段后， 进入预失真模块 A, 得到预失真信号， 所述预失真信号依次经过 DAC模块的数模转换处理， 上 变频模块的中频向射频的转换处理， 最后进入功率放大器模块；

步驟 304:功率放大器输出的模拟高频信号经过耦合� �耦合回来得到模 拟高频的反馈信号， 所述反馈信号依次经过衰减器的去除放大器增 益处理， 下变频模块的射频向中频的转换处理， ADC模块的模数转换处理， 得到数 字中频的反馈信号；

步驟 305: 预失真模型 A提取模块根据所述反馈信号和预失真信号， 生成预失真模型 A, 并将所述预失真模型 A复制到预失真模块 A中；

步驟 306: 重复步驟 301至步驟 305若干次， 直至使预失真模型 A迭 代收敛， 预失真模型 A提取模块停止计算和复制；

步驟 307: 使开关模块闭合；

步驟 308: 将预失真前的数字信号按幅度或功率进行分段 后，预失真模 型 B提取模块根据分段后的信号和反馈信号， 生成预失真模型 B , 并将所 述预失真模型 B更新至预失真模块 A中；

步驟 309: 重复步驟 307至 308若干次， 完成高性能预失真处理。

上述步驟 308中， 也可以使用预失真模块 B , 所述预失真模块 B将预 失真模型 B提取模块生成并复制进来的预失真模型更新� �预失真模块 A中。 图 3中， X '(")为经过预失真模型 A处理后的信号：

X n) =F _dpdl (X) = X (n) * (f ₁ (P _n ) + f ₂ (P^ )) + X (n - l) * f ₃ (P^ )

其中， /0P)、 广 OP)表示与功率或幅度 ⁵ 相关的预失真 （DPD ) 函数， 此函数模型可为多种， 如 Volterra级数,记忆多项式等。 上述公式只以记忆 深度为 1为例实际可有多重记忆深度。

图 4显示了本发明实施例提供的并联方式的提高� �字预失真性能的系 统示意图， 如图 4所示， 系统包括数字信号处理模块和模拟信号处理模 块。 其中：

所述数字信号处理模块包括：

数字信号发生模块， 用于生成数字信号；

分段模块八、 分段模块^ 分段模块 B，， 用于将所述数字信号发生模 块生成的数字信号按照幅度或功率进行预失真 前的分段处理， 得到分段数 字信号；

预失真模块 A、预失真模块 B, 用于根据分段数字信号， 生成预失真信 预失真模型 Α提取模块， 用于生成预失真模型 A, 并将生成的预失真 模型 A复制至预失真模块 A中；

开关模块， 用于启动预失真模块进行处理；

预失真模型 B提取模块， 用于生成预失真模型 B, 并将预失真模型 B 复制到预失真模块 B里；

合入器， 用于组合预失真模型 A和预失真模型 B输出的预失真信号。 所述模拟信号处理模块与累计迭代的提高数字 预失真性能的系统中的 模拟信号处理模块的结构相同。

所述并联方式的提高数字预失真性能的系统的 工作流程如下： 步驟 401至步驟 406与累计迭代的提高数字预失真性能的系统工 作流 程的步驟 301至步驟 306相同；

步驟 407: 开关模块闭合；

步驟 408: 预失真前的数字信号按幅度或功率分别进行分 段后， 分别进 入预失真模型 A和预失真模型 B进行预失真处理， 得到两路预失真信号， 将两路预失真信号依次经过合入器的合并处理 、 DAC模块的数模转换处理， 上变频模块的中频向射频的转换处理， 最后进入功率放大器模块（PA )进 行放大处理；

步驟 409:功率放大器输出的模拟信号经过耦合器耦� �回来得到模拟的 反馈信号， 所述反馈信号依次经过衰减器的去除放大器增 益处理， 下变频 模块的射频向中频转换处理， ADC模块的模数转换处理， 得到数字中频的 反馈信号；

步驟 410: 预失真模型 B提取模块根据分段后的信号 （预失真前信号 ) 和反馈信号， 生成预失真模型 B , 并将所述预失真模型 B复制到预失真模 块 B内；

步驟 411 : 重复步驟 408至步驟 410若干次，直至使预失真模型 B迭代 收敛， 预失真模型 B提取模块停止计算和复制， 完成高性能预失真处理。

本实施例中预失真模块 B作为一条并联子链路加入到系统中， 预失真 模块 B的输出通过合入器加到主链路中，其中并联� �链路的个数可有多个。 与图 3 所述实施例的主要区别在于， 本实施例采用并联支路方式实现预失 真性能的提高， 而不需要使用预失真模型 B更新预失真模型 A的步驟。 在 具体实现时， 主链路也可无预失真模块 A, 而直接使用预失真模块 B进行 处理。

图 4中， X'(«)为经过预失真模型 A处理后的信号：

X'(n)=F _dpd1 (X)= X(n)* (f ₁ (P _n ) ₊ f ₂ (P _n - ₁ )) ₊ X(n- 1 )* f ₃ (P _n . ₁ )

所述 X"(n)为经过预失真模块 B处理后的信号： X"(n)=F _dpd2 (X)= X(n)* (f/(P _n )+ f^P^ ))+ X(n - 1 )* f^P^ )

经过合入器组合后的信号 X _all (n)为：

其中 f(P) , f'(P)表示与功率或幅度 P相关的 DPD函数， 此函数模型可为 多种， 如 Volterra级数,记忆多项式等。 公式只以记忆深度为 1为例实际可 有多重记忆深度。

图 5显示了本发明实施例提供的串联方式的提高� �字预失真性能的系 统示意图， 如图 5所示， 系统包括数字信号处理模块和模拟信号处理模 块。 其中：

所述数字信号处理模块包括：

数字信号发生模块， 用于生成数字信号；

分段模块 、分段模块 C,用于将所述数字信号发生模块生成的数字信 号按照幅度或功率进行预失真前的分段处理， 得到分段数字信号；

预失真模块 A、 预失真模块 C (第三预失真模型）， 用于根据分段数字 信号， 生成预失真信号；

预失真模型 A提取模块， 用于生成预失真模型 A, 并将生成的预失真 模型 A复制到预失真模块 A中；

开关模块， 用于启动预失真模块进行处理；

预失真模型 C提取模块， 用于生成预失真模型 C, 并将预失真模型 C 复制到预失真模块 C里。

所述模拟信号处理模块与累计迭代的提高数字 预失真性能的系统中的 模拟信号处理模块的结构相同。

所述串联方式的提高数字预失真性能的系统的 工作流程如下： 步驟 501至步驟 506与累计迭代的提高数字预失真性能的系统工 作流 程的步驟 301至步驟 306相同； 步驟 507: 开关模块闭合；

步驟 508: 预失真前的数字信号按幅度或功率进行分段后 ，依次进入预 失真模型 C和预失真模型 A, 将从所述预失真模型 A输出的预失真信号依 次经过 DAC模块的数模转换处理， 上变频模块的中频向射频的转换处理， 最后进入功率放大器模块进行放大；

步驟 509:功率放大器输出的信号经过耦合器耦合回� �得到模拟高频的 反馈信号， 所述反馈信号依次经过衰减器的去除放大器增 益处理， 下变频 模块的射频向中频的转换处理， ADC模块的模数转换处理， 得到数字中频 的反馈信号；

步驟 510: 预失真模型 C提取模块根据预失真模块 C输出的预失真信 号 （预失真模块 A的输入信号）和反馈信号， 生成预失真模型 C, 并将所 述预失真模型 C复制到预失真模块 C中；

步驟 511 : 重复步驟 508至步驟 510若干次，直至使预失真模型 C迭代 收敛， 预失真模型 C提取模块停止计算和复制， 完成高性能预失真处理。

本实施例中预失真模块 C作为一条串联子链路加入到系统中， 预失真 模块 C的输出进入到预失真模块 A中， 其中串联子链路的个数可有多个。 与图 3所述实施例相比较， 本实施例在预失真模块 A迭代收敛后不再进行 预失真模型 A的更新， 而是启动预失真模型 C的更新， 完成预失真系统的 处理。

图 5中， X'(«)为经过预失真模型 A处理后的信号：

X'(n)=F _dpd1 (X)= X(n)* (f ₁ (P _n ) ₊ f ₂ (P _n - ₁ )) ₊ X(n- 1 )* f ₃ (P _n . ₁ )

所述 X''(n)为经过预失真模块 B处理后的信号： X"(n)=F _dpd1 (X)= X'(n)* (f/(P _n )+ f ₂ '(P _n — ))+ X'(n- 1 )* f ₃ '(P _n — )

= (X(n)*(f ₁ (P _n )+f ₂ (P _n - ₁ ))+X(n-1)*f ₃ (P _n . ₁ ))*(f;(P _n )+f ₂ '(P _n - ₁ ))

₊ (X(n-1)*(f ₄ (P _n - ₁ )+f ₅ (Pn- ₂ ))+X(n-2)*f ₆ (P _n . ₂ )) ₃ '(P _n . ₁ )

= X(n)*(f ₁ (P _n )*f;(P _n ) ₊ f ₂ (P _n . ₁ ) ;(P _n ) ₊ f ₁ (P _n )*f ₂ '(P _n . ₁ )+f ₂ (P _n . ₁ ) ₂ '(P _n . ₁ ))

₊ X( _n -1)*(f ₃ (P _n _ ₁ )*f ₁ '(P _n ) ₊ f ₃ (P _n _ ₁ )*f ₂ '(P _n _ ₁ ) ₊ f ₄ (P _n _ ₁ )*f ₃ '(P _n _ ₁ ) ₊ f ₅ (P _n _ ₂ )*f ₃ '(P _n _ ₁ ))

₊ X(n-2)*f ₆ (P _n . ₂ )*f ₃ '(P _n . ₁ )

其中 f(P), f'(P)表示与功率或幅度 P相关的 DPD函数， 此函数模型可为 多种， 如 Volterra级数,记忆多项式等。 公式只以记忆深度为 1为例实际可 有多重记忆深度。

图 6显示了本发明实施例提供的混联方式的提高� �字预失真性能的系 统示意图， 如图 6所示， 系统包括数字信号处理模块和模拟信号处理模 块。 其中：

所述数字信号处理模块包括：

数字信号发生模块， 用于生成数字信号；

分段模块 、 分段模块^ 分段模块 B，、 分段模块 C, 用于将所述数 字信号发生模块生成的数字信号按照幅度或功 率进行预失真前的分段处 理， 得到分段数字信号；

预失真模块 A、预失真模型 B、预失真模块 C,用于根据分段数字信号， 生成预失真信号；

预失真模型 A提取模块， 用于生成预失真模型 A, 并将生成的预失真 模型 A复制到预失真模块 A中；

开关模块， 用于启动预失真模块进行处理；

预失真模型 B提取模块， 用于生成预失真模型 B, 并将预失真模型 B 复制到预失真模块 B中；

合入器， 用于组合预失真模型 A和预失真模型 B输出的预失真信号； 预失真模型 C提取模块， 用于生成预失真模型 C, 并将预失真模型 C 复制到预失真模块 C中。 所述模拟信号处理模块与累计迭代的提高数字 预失真性能的系统中的 模拟信号处理模块的结构相同。

所述混联方式的提高数字预失真性能的系统的 工作流程如下： 步驟 601至步驟 606与累计迭代的提高数字预失真性能的系统工 作流 程的步驟 301至步驟 306相同；

步驟 607: 将串联子链路的开关模块闭合；

步驟 608: 预失真前的数字信号按幅度或功率进行分段后 ，依次进入预 失真模型 C和预失真模型 A, 将从所述预失真模型 A输出的预失真信号依 次经过 DAC模块的数模转换处理，再经过上变频模块的 中频向射频的转换 处理， 最后进入功率放大器模块进行放大；

步驟 609:功率放大器的输出信号经过耦合器耦合回� �得到模拟高频的 反馈信号， 所述反馈信号依次经过衰减器的去除放大器增 益处理， 下变频 模块的射频向中频的转换处理， ADC模块的模数转换处理， 得到数字中频 的反馈信号；

步驟 610: 预失真模型 C提取模块根据预失真模块 C输出的预失真信 号 （预失真模型 A的输入信号）和反馈信号， 生成预失真模型 C, 并将所 述预失真模型 C复制到预失真模块 C中；

步驟 611: 重复步驟 608至步驟 610若干次，直至使预失真模型 C迭代 收敛， 预失真模型 C提取模块停止计算和复制；

步驟 612: 将并联子链路的开关模块闭合；

步驟 613: 预失真前的数字信号按幅度或功率分别进行分 段， 并进入预 失真模型 C和预失真模型 A、 预失真模型 B, 得到两路预失真信号， 并将 所述两路预失真信号依次经过合入器的合并处 理、 DAC模块的数模转换处 理， 上变频模块的中频向射频的转换处理， 最后进入功率放大器模块进行 放大； 步驟 614:功率放大器的输出信号经过耦合器耦合回� �得到模拟高频的 反馈信号， 所述反馈信号依次经过衰减器的去除放大器增 益处理， 下变频 模块的射频向中频的转换处理， ADC模块的模数转换处理， 得到数字中频 的反馈信号；

步驟 615: 预失真模型 B提取模块根据分段后的信号 （预失真前信号 ) 和反馈信号， 生成预失真模型 B, 并将所述预失真模型 B复制到预失真模 块 B中；

步驟 616: 重复步驟 613至步驟 615若干次， 直至使预失真模型 B迭 代收敛， 预失真模型 B提取模块停止计算和复制， 完成高性能预失真处理。

混联方式的提高数字预失真性能的系统中， 既包括串联子链路 C, 又 包括并联子链路 B, 各子路可有多个。 所述系统在实现时可先完成串联方 式处理再进行并联方式处理， 也可先完成并联方式处理再进行图串联方式 处理。

图 6 中的公式可参考串联方式和并联方式的提高数 字预失真性能的系 统， 这里不再赘述。

图 7显示了本发明实施例提供的使用分段技术得� �预失真信号的装置 结构示意图， 如图 7所示， 步驟包括：

首先， 对数字信号进行功率或幅度分段， 得到多段数字信号， 设置每 个段的段位门限。

其次， 根据所述段位门限， 将不同功率或幅度的数据索引指向不同预 失真模型表格组或预失真模型系数组（LutSn/Coe fSn )。 也就是说， 通过选 择器选出每段数字信号需要使用的预失真模型 表格或预失真模型系数；

最后， 不同段位的数据经过不同段位对应的预失真模 型表格组或预失 真模型系数组， 得到预失真前信号。 也就是说， 利用乘法器将每段数字信 号与其对应的预失真模型表格或预失真模型系 数相乘， 得到预失真信号。 所述表格组或系数组通过采用 LS算法或 LMS算法或 RLS算法提取得 到。

图 8显示了本发明实施例提供的累计迭代技术实� �方式示意图，如图 8 所示， 累计迭代技术的实现过程如下：

首先， 预失真模型 B提取模块采集预失真前的数字信号 X与模拟信号 处理模块输出的反馈信号 Y;

其次， 预失真模块 B提取模块根据 X和 Y, 生成预失真模型 B;

最后， 预失真模块 B提取模块将预失真模型 B更新至原预失真模型 A 中。

图 9显示了本发明实施例提供的预失真模型 A提耳 4莫块示意图， 如图 9所示， 提取预失真模型 A过程如下：

首先， 采集预失真模型 A输出的预失真信号与模拟信号处理模块输出 的反馈信号；

其次， 将所述预失真信号和经过求模模块处理后的所 述反馈信号输入 至预失真参数 A估计模块中， 其中加入分段技术；

最后 , 所述预失真参数 A估计模块输出预失真模型系数或预失真模型 表格。

预失真模型 A提取模块的收敛算法采用 LS算法或 LMS算法或 RLS算 法。

图 10显示了本发明实施例提供的预失真模型 B提取模块示意图，如图 10所示， 提取预失真模型 B过程如下：

首先， 采集预失真前信号与模拟信号处理模块输出的 反馈信号； 其次， 将所述反馈信号和经过求模模块处理后的所述 预失真前信号输 入至预失真参数 B估计模块中， 其中加入分段技术；

最后，预失真参数 B估计模块输出预失真模型系数或预失真模型� �格。 预失真模型 B提取模块的收敛算法采用 LS算法或 LMS算法或 RLS算 法。

图 11显示了本发明实施例提供的预失真模型 C提耳 4莫块示意图，如图 11所示， 提取预失真模型 C过程如下：

首先， 采集预失真模型 C输出的预失真信号与模拟信号处理模块输出 的反馈信号；

其次， 将所述预失真信号和经过求模模块处理后的所 述反馈信号输入 至预失真参数 C估计模块中， 其中加入分段技术；

最后 ,预失真参数 C估计模块输出预失真模型系数或预失真模型� �格。 预失真模型 C提取模块的收敛算法采用 LS算法、 LMS算法或 RLS算法。 综上所述， 本发明通过分段技术以及累计迭代预失真技术 估计预失真 模型系数或预失真模型表格， 然后通过更新并查找预失真模型系数或预失 真模型表格的方式对前向信号进行预失真处理 ， 大大改善了发射机的功放 线性性能，可以对 GSM多载波信号， 以及 TDS_CDMA信号、 UMTS信号、 LTE信号、 WiMAX、LTE&UMTS混模等宽带信号进行预失真，� ��用于 GSM、 UMTS, LTE、 WiMAX和 TD-SCDMA单模或双模等宽带系统。

尽管上文对本发明进行了详细说明， 但是本发明不限于此， 本技术领 域技术人员可以根据本发明的原理进行各种修 改。 因此， 凡按照本发明原 理所作的修改， 都应当理解为落入本发明的保护范围。 工业实用性 本发明通过分段技术以及累计迭代预失真技术 ， 提高了预失真参数提 取的精度， 在传统的预失真基础上进一步提高了预失真的 性能， 同时不增 加逻辑实现的资源， 使本发明更适用于宽带信号及高性能指标要求 的数字 预失真处理。