并行模拟多个处理器的方法及系统、 调度器 技术领域

本发明实施例涉及模拟技术， 尤其涉及一种并行模拟多个处理器的方法 及系统、 调度器。 背景技术

SIMICS模拟器是一款高性能的系统模拟器，可以 模拟单处理器系统和多 处理器系统。 SIMICS模拟器模拟多处理器系统时，釆用单一处 理器调度方式 进行调度， 即每次调度一个处理器执行相应的指令， 以实现串行模拟多个处 理器。

然而， 由于每次调度一个处理器， 所以无法实现并行模拟多个处理器， 导致了模拟效率的降低。 发明内容

本发明实施例提供一种并行模拟多个处理器的 方法及系统、 调度器， 用 以提高模拟效率的降低。

一方面提供了一种并行模拟多个处理器的方法 ， 包括：

调度器利用主线程创建至少一个从线程， 并确定所述主线程和所述至少 一个从线程对应的待模拟的处理器， 得到确定的对应的待模拟的处理器； 所述调度器利用所述主线程和所述至少一个从 线程， 通过第一运行接口 调用所述确定的对应的待模拟的处理器执行相 应的指令， 所述第一运行接口 为所述确定的对应的待模拟的处理器向所述调 度器注册的。

另一方面提供了一种调度器， 包括：

创建单元， 用于利用主线程创建至少一个从线程， 并确定所述主线程和 所述至少一个从线程对应的待模拟的处理器， 得到确定的对应的待模拟的处 理器；

调用单元， 用于利用所述主线程和所述创建单元创建的所 述至少一个从 线程， 通过第一运行接口调用所述创建单元确定的对 应的待模拟的处理器执 行相应的指令， 所述第一运行接口为所述确定的对应的待模拟 的处理器向所 述调度器注册的。

另一方面提供了一种并行模拟多个处理器的系 统， 包括待模拟的处理器， 还包括上述调度器。

由上述技术方案可知， 本发明实施例通过调度器利用主线程创建至少 一 个从线程，并确定上述主线程和上述至少一个 从线程对应的待模拟的处理器， 使得调度器能够利用上述主线程和上述至少一 个从线程， 通过上述确定的对 应的待模拟的处理器向上述调度器注册的第一 运行接口， 调用上述确定的对 应的待模拟的处理器执行相应的指令， 由于每次能够利用主线程和至少一个 从线程调度待模拟的处理器， 所以能够实现并行模拟多个处理器， 避免了现 有技术中由于每次调度一个待模拟的处理器而 导致的无法实现并行模拟多个 处理器的问题， 从而提高了模拟效率； 同时能够充分利用调度器所在宿主机 的处理器资源， 从而提高了资源利用效率。 附图说明

为了更清楚地说明本发明实施例或现有技术中 的技术方案， 下面将对实 施例或现有技术描述中所需要使用的附图作一 简单地介绍， 显而易见地， 下 面描述中的附图是本发明的一些实施例， 对于本领域普通技术人员来讲， 在 不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。

图 1为本发明一实施例提供的并行模拟多个处理� �的方法的流程示意图； 图 2为本发明另一实施例提供的并行模拟多个处� �器的方法的流程示意图； 图 3为图 2对应的实施例所适用的系统架构示意图； 图 4为本发明另一实施例提供的调度器的结构示� �图；

图 5为本发明另一实施例提供的调度器的结构示� �图；

图 6为本发明另一实施例提供的并行模拟多个处� �器的系统的结构示意图。 具体实施方式

为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完整地描述， 显然， 所描述的实施例是本发明一部分实施例， 而不是全部的实施例。 基于 本发明中的实施例， 本领域普通技术人员在没有作出创造性劳动前 提下所获 得的所有其他实施例， 都属于本发明保护的范围。

图 1 为本发明一实施例提供的并行模拟多个处理器 的方法的流程示意 图， 如图 1所示， 本实施例的并行模拟多个处理器的方法可以包 括：

101、调度器利用主线程创建至少一个从线程， 并确定上述主线程和上述 至少一个从线程对应的待模拟的处理器，得到 确定的对应的待模拟的处理器； 其中， 主线程只有一个， 从线程最多可以等于调度器所在宿主机的处理 器的个数减去 1 , 以使得每个线程对应一个宿主机的处理器。

具体地， 调度器可以根据配置文件， 利用主线程创建至少一个从线程， 并确定上述主线程和上述至少一个从线程对应 的待模拟的处理器。 配置文件 中可以包括但不限于创建从线程的个数和线程 （主线程或从线程） 与待模拟 的处理器的映射关系。

102、上述调度器利用上述主线程和上述至少一 个从线程，通过第一运行 接口（ execute interface )调用上述确定的对应的待模拟的处理器执行� �应的 指令。

其中， 上述第一运行接口为上述确定的对应的待模拟 的处理器向上述调 度器注册的。

可以理解的是： 每个线程可以对应一个待模拟的处理器， 或者还可以对 应多个待模拟的处理器， 本实施例对此不进行限定。 如果每个线程对应多个 待模拟的处理器， 在 102中， 调度器每次通过主线程和从线程调度待模拟的 处理器执行相应的指令时， 则可以先并行调度每个线程中的一个待模拟的 处 理器， 然后在每个线程内部再串行调度该线程中的其 他待模拟的处理器。 的指令， 用于访问同一内存或不同内存的指令； 访问外设的指令， 用于访问 同一外设或不同外设的指令。

可选地， 上述指令还可以为原子指令， 则在 102中， 调度器具体可以利 用互斥锁操作， 调用上述确定的对应的待模拟的处理器执行相 应的指令。

可选地， 本实施例中， 调度器还可以进一步利用上述主线程和上述至 少 一个从线程， 通过第一周期接口 （cycle interface )向上述确定的对应的待模 拟的处理器下发周期参数， 以控制上述调度器利用上述主线程和上述至少 一 个从线程同步调用确定的对应的待模拟的处理 器， 从而保证了上述确定的待 模拟的处理器在线程之间的调度一致。 其中， 上述第一周期接口为上述确定 的对应的待模拟的处理器向上述调度器注册的 。

可选地， 上述 101 ~102的执行主体调度器可以为 SIMICS模拟器中的调 度单元。

可选地，上述 101 ~102的执行主体调度器还可以为一个独立设置� �控制 单元。 进一步地， 调度器还可以进一步向 SIMICS模拟器中的调度单元注册 对应的第二运行接口， 以使上述调度单元通过上述第二运行接口调度 上述调 度器利用主线程创建至少一个从线程。 相应地， 调度器还可以进一步向上述

SIMICS模拟器中的调度单元注册对应的第二周 期接口，以使上述调度单元利 用上述主线程， 通过上述第二周期接口向上述调度器下发周期 参数， 以使上 述调度器利用上述主线程和上述至少一个从线 程， 通过第一周期接口向上述 确定的对应的待模拟的处理器下发上述周期参 数， 以控制上述调度器利用上 述主线程和上述至少一个从线程同步调用确定 的对应的待模拟的处理器， 上 述第一周期接口为上述确定的对应的待模拟的 处理器向上述调度器注册的。 本实施例中， 通过调度器利用主线程创建至少一个从线程， 并确定上述 主线程和上述至少一个从线程对应的待模拟的 处理器， 使得调度器能够利用 上述主线程和上述至少一个从线程， 通过上述确定的对应的待模拟的处理器 向上述调度器注册的第一运行接口， 调用上述确定的对应的待模拟的处理器 执行相应的指令， 由于每次能够利用主线程和至少一个从线程调 度待模拟的 处理器， 所以能够实现并行模拟多个处理器， 避免了现有技术中由于每次调 度一个待模拟的处理器而导致的无法实现并行 模拟多个处理器的问题， 从而 提高了模拟效率； 同时能够充分利用调度器所在宿主机的处理器 资源， 从而 提高了资源利用效率。

为使得本发明实施例提供的方法更加清楚， 下面将以 101 ~102的执行主 体调度器为一个独立设置的控制（Controller )单元作为举例。 图 2为本发明 另一实施例提供的并行模拟多个处理器的方法 的流程示意图， 本实施例所适 用的系统架构可以如图 3所示。 如图 2所示， 本实施例的并行模拟多个处理 器的方法可以包括：

201、控制单元向 SIMICS模拟器中的调度单元注册该控制单元对应 的运 行接口和周期接口；

202、待模拟的处理器向控制单元注册该待模拟 的处理器对应的运行接口 和周期接口；

203、控制单元根据配置文件， 利用主线程创建至少一个从线程， 并确定 上述主线程和上述至少一个从线程对应的待模 拟的处理器， 以及在所在宿主 机上为待模拟的处理器申请内存；

例如： 主线程对应待模拟的处理器 0和待模拟的处理器 6;

从线程 1对应待模拟的处理器 1和待模拟的处理器 3;

从线程 2对应待模拟的处理器 2和待模拟的处理器 4;

从线程 3对应待模拟的处理器 5和待模拟的处理器 7。 可选地， 控制单元可以在所在宿主机上为待模拟的处理 器申请同一个内 存， 用以实现模拟多个待模拟的处理器共同访问同 一内存， 或者还可以在所 在宿主机上为待模拟的处理器申请不同内存， 用以实现模拟多个待模拟的处 理器访问不同内存。

204、 调度单元利用主线程， 调用控制单元注册的运行接口；

205、控制单元利用主线程和创建的至少一个从 线程，调用待模拟的处理 器注册的运行接口， 以调用对应的待模拟的处理器执行相应的指令 。

例如： 控制单元利用主线程， 调用待模拟的处理器 0注册的运行接口， 再调用待模拟的处理器 6注册的运行接口；

控制单元利用从线程 1 , 调用待模拟的处理器 1 注册的运行接口， 再调 用待模拟的处理器 3注册的运行接口；

控制单元利用从线程 2, 调用待模拟的处理器 2注册的运行接口， 再调 用待模拟的处理器 4注册的运行接口；

控制单元利用从线程 3, 调用待模拟的处理器 5注册的运行接口， 再调 用待模拟的处理器 7注册的运行接口。

可选地， 在 204中， 调度单元还可以进一步利用主线程， 调用控制单元 注册的周期接口， 以向控制单元下发周期参数 （例如： 处理器切换时间 ( cpu-switch-time )参数， 用于指示执行指令的指定条数等） ， 以使该控制 单元进一步利用主线程和创建的至少一个从线 程， 调用待模拟的处理器注册 的周期接口， 以向待模拟的处理器下发时间推进的目标值， 用以控制上述主 线程和上述至少一个从线程调用对应的待模拟 的处理器的同步， 例如： 从线 程上的待模拟的处理器执行完指定条数的指令 之后通知主线程上的控制单 元， 并进入睡眠状态； 主线程上的控制单元接收到全部的从线程上的 待模拟 的处理器的通知之后， 退出运行接口， 等待重新执行 204。

本实施例中， 通过控制单元被 SIMICS模拟器中的调度单元调用之后利 用主线程创建至少一个从线程， 并确定上述主线程和上述至少一个从线程对 应的待模拟的处理器， 使得控制单元能够利用上述主线程和上述至少 一个从 线程， 通过待模拟的处理器向上述控制单元注册的第 一运行接口， 调用上述 确定的对应的待模拟的处理器执行相应的指令 ， 由于每次能够利用主线程和 至少一个从线程调度待模拟的处理器， 所以能够实现并行模拟多个处理器， 避免了现有技术中由于每次调度一个待模拟的 处理器而导致的无法实现并行 模拟多个处理器的问题， 从而提高了模拟效率； 同时能够充分利用调度器所 在宿主机的处理器资源， 从而提高了资源利用效率。

需要说明的是： 对于前述的各方法实施例， 为了简单描述， 故将其都表 述为一系列的动作组合， 但是本领域技术人员应该知悉， 本发明并不受所描 述的动作顺序的限制， 因为依据本发明， 某些步骤可以釆用其他顺序或者同 时进行。 其次， 本领域技术人员也应该知悉， 说明书中所描述的实施例均属 于优选实施例， 所涉及的动作和模块并不一定是本发明所必须 的。

在上述实施例中， 对各个实施例的描述都各有侧重， 某个实施例中没有 详述的部分， 可以参见其他实施例的相关描述。

图 4为本发明另一实施例提供的调度器的结构示� �图， 如图 4所示， 本 实施例的调度器可以包括创建单元 41和调用单元 42。 其中，创建单元 41用 于利用主线程创建至少一个从线程， 并确定上述主线程和上述至少一个从线 程对应的待模拟的处理器， 得到确定的对应的待模拟的处理器； 调用单元 42 用于利用上述主线程和上述创建单元 41创建的上述至少一个从线程，通过第 一运行接口调用上述创建单元 41 确定的对应的待模拟的处理器执行相应的 指令。其中， 上述第一运行接口为上述创建单元 41确定的对应的待模拟的处 理器向上述调度器注册的。

上述图 1对应的实施例中调度器的功能可以由本实施� �提供的调度器实 现。

可选地， 本实施例中的调用单元 42调用上述创建单元 41确定的对应的 访问内存的指令， 用于访问同一内存或不同内存的指令； 访问外设的指令， 用于访问同一外设或不同外设的指令。

可选地， 本实施例中的调用单元 42调用上述创建单元 41确定的对应的 待模拟的处理器执行相应的指令还可以为原子 指令，则调用单元 42具体可以 利用互斥锁操作， 调用上述创建单元确定的对应的待模拟的处理 器执行相应 的指令。

可选地，调用单元 42还可以进一步利用上述主线程和上述至少一� ��从线 程， 通过第一周期接口 （cycle interface ) 向上述创建单元 41确定的对应的 待模拟的处理器下发周期参数， 以控制上述调度器利用上述主线程和上述至 少一个从线程同步调用创建单元 41确定的对应的待模拟的处理器，从而保证 了待模拟的处理器在线程之间的调度一致。 其中， 上述第一周期接口为上述 创建单元 41确定的对应的待模拟的处理器向上述调度器� ��册的。

可选地， 本实施例提供的调度器可以为 SIMICS模拟器中的调度单元。 可选地， 本实施例提供的调度器还可以为一个独立设置 的控制单元。 进 一步地，如图 5所示，本实施例提供的调度器还可以进一步� �括注册单元 51 , 用于向 SIMICS模拟器中的调度单元注册对应的第二运行 接口， 以使上述调 度单元通过上述第二运行接口调度上述调度器 利用主线程创建至少一个从线 程。

相应地，注册单元 51还可以进一步向上述 SIMICS模拟器中的调度单元 注册对应的第二周期接口， 以使上述调度单元利用上述主线程， 通过上述第 二周期接口向上述调度器下发周期参数， 以使上述调用单元利用上述主线程 和上述至少一个从线程 ,通过第一周期接口向上述创建单元 41确定的对应的 待模拟的处理器下发上述周期参数， 以控制上述调用单元利用上述主线程和 上述至少一个从线程同步调用创建单元 41确定的对应的待模拟的处理器。其 中，上述第一周期接口为上述创建单元 41确定的对应的待模拟的处理器向上 述调度器注册的。 本实施例中， 调度器通过创建单元利用主线程创建至少一个 从线程， 并 确定上述主线程和上述至少一个从线程对应的 待模拟的处理器， 使得调用单 元能够利用上述主线程和上述至少一个从线程 ，通过上述创建单元 41确定的 对应的待模拟的处理器向上述调度器注册的第 一运行接口， 调用上述创建单 元 41确定的对应的待模拟的处理器执行相应的指� ��，由于每次能够利用主线 程和至少一个从线程调度待模拟的处理器， 所以能够实现并行模拟多个处理 器， 避免了现有技术中由于每次调度一个待模拟的 处理器而导致的无法实现 并行模拟多个处理器的问题， 从而提高了模拟效率； 同时能够充分利用调度 器所在宿主机的处理器资源， 从而提高了资源利用效率。

图 6为本发明另一实施例提供的并行模拟多个处� �器的系统的结构示意图， 如图 6 所示， 本实施例的并行模拟多个处理器的系统可以包 括待模拟的处理器 61和调度器 62。 其中， 调度器可以为图 4和图 5对应的实施例中任一实施例提 供的调度器， 详细描述可以参见对应实施例中的相关内容， 此处不再赞述。

本实施例中， 通过调度器利用主线程创建至少一个从线程， 并确定上述 主线程和上述至少一个从线程对应的待模拟的 处理器， 使得调度器能够利用 上述主线程和上述至少一个从线程， 通过上述调度器确定的对应的待模拟的 处理器向上述调度器注册的第一运行接口， 调用上述调度器确定的对应的待 模拟的处理器执行相应的指令， 由于每次能够利用主线程和至少一个从线程 调度待模拟的处理器， 所以能够实现并行模拟多个处理器， 避免了现有技术 中由于每次调度一个待模拟的处理器而导致的 无法实现并行模拟多个处理器 的问题， 从而提高了模拟效率； 同时能够充分利用调度器所在宿主机的处理 器资源， 从而提高了资源利用效率。

所属领域的技术人员可以清楚地了解到， 为描述的方便和简洁， 上述描 述的系统， 装置和单元的具体工作过程， 可以参考前述方法实施例中的对应 过程， 在此不再赘述。

在本申请所提供的几个实施例中， 应该理解到， 所揭露的系统， 装置和 方法， 可以通过其它的方式实现。 例如， 以上所描述的装置实施例仅仅是示 意性的， 例如， 所述单元的划分， 仅仅为一种逻辑功能划分， 实际实现时可 以有另外的划分方式， 例如多个单元或组件可以结合或者可以集成到 另一个 系统， 或一些特征可以忽略， 或不执行。 另一点， 所显示或讨论的相互之间 的耦合或直接耦合或通信连接可以是通过一些 接口， 装置或单元的间接耦合 或通信连接， 可以是电性， 机械或其它的形式。 为单元显示的部件可以是或者也可以不是物理 单元， 即可以位于一个地方， 或者也可以分布到多个网络单元上。 可以根据实际的需要选择其中的部分或 者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可 以集成在一个处理单元中， 也可以是各个单元单独物理存在， 也可以两个或两个以上单元集成在一个单 元中。 上述集成的单元既可以釆用硬件的形式实现， 也可以釆用硬件加软件 功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元 ， 可以存储在一个计算机 可读取存储介质中。 上述软件功能单元存储在一个存储介质中， 包括若干指 令用以使得一台计算机设备（可以是个人计算 机， 服务器， 或者网络设备等） 执行本发明各个实施例所述方法的部分步骤。 而前述的存储介质包括： U盘、 移动硬盘、 只读存储器 （Read-Only Memory, 简称 R0M )、 随机存取存储 器（ Random Access Memory, 简称 RAM )、 磁碟或者光盘等各种可以存储 程序代码的介质。

最后应说明的是： 以上实施例仅用以说明本发明的技术方案， 而非对其 限制； 尽管参照前述实施例对本发明进行了详细的说 明， 本领域的普通技术 人员应当理解： 其依然可以对前述各实施例所记载的技术方案 进行修改， 或 者对其中部分技术特征进行等同替换； 而这些修改或者替换， 并不使相应技 术方案的本质脱离本发明各实施例技术方案的 精神和范围。