Testvorrichtung und Verfahren zum Testen von Analog-Digital- Wandlern

Die Erfindung betrifft eine Testvorrichtung und ein Verfahren zum Testen von Analog-Digital-Wandlern.

Um die Güte eines Analog-Digital-Wandlers (AD-Wandlers) zu beurteilen, werden üblicherweise die Werte für SNR (Signal- Rausch-Verhältnis), SINAD (Signal-plus-Rauschen-plus- Verzerrung zu Rauschen-plus-Verzerrung Verhältnis) , SNDR (Signal zu Rauschen-plus-Verzerrung Verhältnis) , und THD (to¬ tal dynamic distortion) ermittelt. Wie in dem Standard IEEE Std 1241-2000 beschrieben, wird ein AD-Wandler vorzugsweise durch Anlegen eines analogen Signals und anschließender Fast Fourier Transformation (FFT) der Testantwort analysiert. Da¬ bei werden alle Spektralanteile der Testantwort des AD- Wandlers und daraus die Werte für SNR, SINAD, SNDR und THD berechnet. Die FFT Analyse ist sehr rechenintensiv und führt zu langen Testzeiten.

Der Erfindung liegt die Aufgabe zugrunde, eine Testvorrich¬ tung und ein Verfahren zum kostengünstigen und schnellen Tes- ten von AD-Wandlern zur Verfügung zu stellen.

Diese Aufgabe wird durch den Gegenstand der unabhängigen An¬ sprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.

Die Testvorrichtung zum Testen eines Analog-Digital-Wandlers (AD-Wandlers) enthält einen Speicher, der sich z. B. in einem Tester befindet. Der Speicher enthält die Information, die in

Form der digitalen Repräsentation des Testsignals vorliegt. Der Speicher stellt an seinem Ausgang ein digitales Testsig¬ nal bereit. Die Testvorrichtung enthält weiterhin einen Digi- tal-Analog-Wandler (DA-Wandler) . Dieser wandelt das digitale Testsignal in ein analoges Testsignal um. Das analoge Test¬ signal ist sinusförmig und hat die Frequenz ω ₀ .

u (t)= A ₀ COS (ω _o t)

Der AD-Wandler, der getestet werden soll, wird mit diesem a- nalogen Testsignal gespeist und gibt eine digitale Testant¬ wort aus. Diese ist durch die Funktion u _out (t) beschrieben.

Uout(t)=kA ₀ cos (ω _o t)+φ ₀ ) +∑ A _m cos (mω _o t+φ _m ) +ε (t) +u _O ffset m=2

Wäre der Wandler ideal, würde sich die Testantwort nur durch den die Quantisierung erzeugenden Quantisierungsfehler ε(t) von dem Testsignal unterscheiden. Dieser Fehler äußert sich durch ein gleichmäßig über alle Frequenzen verteiltes Quanti- sierungsrauschen. Durch unvermeidliche Unvollkommenheiten des Wandlers treten jedoch im Frequenzspektrum der Testantwort harmonische Störungen auf (]T A _m ... ) , die bei ganzen Vielfa¬ chen des Testsignals liegen. Auch die Amplitude der Testant¬ wort kann sich von der des Testsignals unterscheiden. In die- sem Fall ist der Verstärkungsfaktor (k) ungleich eins. Unter Umständen ist die Testantwort noch von einer Gleichspannung, die als Offset-Spannung bezeichnet wird (u _O ff _S et) _r überlagert. Außerdem kommt es zwischen dem Testsignal und der Testantwort zu einer Phasenverschiebung (φ ₀ ) .

Figur 1 zeigt das symmetrische Grundspektrum eines solchen Signalgemischs. Die Linie bei der normierten Frequenz ω/ωo=0

repräsentiert die Amplitude der Offsetspannung. Die beiden Linien bei den normierten Frequenzen +1 und -1 entsprechen der Grundfrequenz ω ₀ in der Formel. Die Spektrallinien bei +2, -2, +3 und -3 entsprechen den Oberwellen bei der doppel- ten und dreifachen Grundfrequenz. Die Spektrallinien der

Oberwellen höherer Ordnung sind in der Figur 1 der Übersicht¬ lichkeit halber nicht gezeigt. Das Quantisierungsrauschen wird durch die breite vertikale Linie oberhalb der Abszisse angezeigt.

Für den Test wird erfindungsgemäß die Testantwort u _out (t) ein¬ mal mit einem Sinus-Referenzsignal der Amplitude 1 und der Kreisfrequenz Ω und einmal mit einem Kosinus-Referenzsignal der Amplitude 1 und der Kreisfrequenz Ω multipliziert. Die Testantwort u _out (t) ist als digitales Signal N bit breit, hat somit eine Amplitudenauflösung von N. In anderen Gebieten der Technik wird dieses Prinzip der Mischung auch als Homodyn- Mischung bezeichnet.

Die Testvorrichtung enthält dazu einen Frequenzwandler, der aus dem digitalen Testsignal ein sinusförmiges digitales Re¬ ferenzsignal mit der Frequenz Ω erzeugt. Ω ist dabei ein gan¬ zes Vielfaches der Frequenz ω ₀ . Das digitales Referenzsignal ist m bit breit, hat seine Amplitudenauflösung ist somit m, wobei m eine positive ganze Zahl ist.

Die Testvorrichtung enthält weiterhin einen Frequenzselektor mit einem Phasenverschieber, mit zwei digitalen Multiplizie¬ rern und mit zwei digitale Filtern. Der Phasenverschieber verschiebt das digitale Referenzsignal um π/2, macht somit aus einem Sinussignal ein Kosinussignal mit der selben Fre¬ quenz. Die Multiplizierer haben jeweils zwei Eingangskanäle. Ein Kanal bezeichnet in diesem Zusammenhang mehrere Leitun-

gen, auf denen gemeinsam die digitale Repräsentation eines Signals abgebildet wird. Die Anzahl der Leitungen entspricht der Breite des Kanals. Die Mulitplizierer multiplizieren das Signal, das an ihrem ersten Eingangskanäle anliegt, mit dem Signal, das am zweiten Eingangskanal anliegt. In diesem Zu¬ sammenhang wird für Eingangskanal auch der Ausdruck Eingang und für den Ausgangskanal der Ausdruck Ausgangskanal verwen¬ det. Der erste Multiplizierer ist an seinem ersten Eingangs¬ kanal mit der digitalen Testantwort und an seinem zweiten Eingangskanal mit dem digitalen Referenzsignal verbunden. Der zweite Multiplizierer ist mit seinem ersten Eingangskanal an der digitalen Testantwort und an seinem zweiten Eingangskanal mit dem Ausgangssignal des Phasenverschiebers angeschlossen.

Daraus ergeben sich die beiden Signale Sκ(t) und S _s (t), die aus Summen von Mischprodukten bestehen.

S ₃ (t)=kA _o sin (Ωt) cos (ω _o t+φ _o ) +J] A _n sin(Ωt) cos (nω _o t+φ _n )

«=2

+sin(Ωt) (ε(t)+u _offset )

S _κ (t ) =kA ₀ cos (Ωt ) cos (ω _o t+φ _o ) + J] A _n cos (Ωt ) cos (nω _o t+φ _n )

«=2

+cos (Ωt) ( ε (t) +u _O f _fse t)

Die Produkte der harmonischen Funktionen lassen sich mit HiI- fe der Additionstheoreme zu Summen umformen.

kA kA

S _s (t ) = — ^£ sin ( (Ω-co _o ) t-φ _o ) +— - sin ( (Ω+ω _o ) t+φ _o )

1 M M

+ — J] A _m sin ( (Ω-mωo) t-φ _m ) +- J] A _m sin ( (Ω+mω ₀ ) t+φ _m )

2 _m = ₂ 2 _m=2

+ sin (Ωt ) ( ε (t ) +u _O ff _S et )

W

IcA kA

Sκ(t)= —-cos ( (Q-CO ₀ ) t-φ ₀ ) +—-cos ( (Ω+ω ₀ )t+φ ₀ )

1 M 1 Af

+ -J] A _m cos ( (Ω-mω ₀ )t-φj +- ∑ A _m cos ( (Ω+mω ₀ ) t+φj

+ cos (Ωt) (ε (t)+u _O ffsβt)

Das Frequenzspektrum dieser Summen wird beispielhaft in Figur 2 gezeigt. Die Freguenzspektren der Testantwort werden aus ihrer ursprünglichen Lage, wie sie in Figur 1 zu sehen ist, durch die Mischung mit dem Referenzsignal verschoben und kom¬ men rechts und links der Frequenz des Referenzsignals zu lie- gen. In Figur 2 ist die Kreisfrequenz des Referenzsignals Ω fünfmal so groß wie die Kreisfrequenz des analogen Testsig¬ nals ω ₀ . Das Spektrum ist deshalb um die Kreisfrequenzen +5 ω ₀ und -5 <Ä> _O angeordnet.

Ist die Bandbreite des Signals kleiner als die Mischfrequenz, so sind die beiden Spektren des rechten und linken Seitenban¬ des voneinander separiert. In Figur 2 ist die normierte Band¬ breite gleich drei und die normierte Mischfrequenz des Refe¬ renzsignals gleich fünf. Es kommt somit zu keiner Überlage- rung der Seitenbänder.

Ist die normierte Mischfrequenz des Referenzsignals dagegen kleiner als die Bandbreite des Signals, kommt es zu Überlap¬ pungen des rechten und linken Seitenbandes und es entsteht ein Signalanteil bei der normierten Frequenz 0.

Figur 3 zeigt das Frequenzspektrum, das sich aus der Mischung der digitalen Testantwort mit einer Mischfrequenz, die der Frequenz des analogen Testsignals entspricht, ergibt. Die ge- strichelten Linien gehören zum linken, die gepunkteten Linien zum rechten Seitenband. So zeigt sich die dritte Oberwelle

nach dem Mischen bei ω/ωo=±4. Andere Spektren setzen sich aus mehreren Anteilen zusammen. So enthält das Spektrum bei ω/ω _o =+2 Anteile der Grundfrequenz (große Amplitude) und der dritten Oberwelle (kleine Amplitude) .

In der Figur 3 ist im Vergleich zu Figur 2 die Mischfrequenz so gewählt, dass bei der normierten Frequenz Null Frequenz¬ komponenten der rechten und des linken Seitenbandes erschei¬ nen. Generell werden für die erfindungsgemäße Testvorrichtung nur solche Mischfrequenzen verwendet, bei denen im Nullpunkt nur eine Frequenzkomponente des rechten und nur eine Fre¬ quenzkomponente des linken Seitenbandes erscheint. In Figur 3 ist die Komponente bei der Frequenz Null genau der Anteil des Grundsignals, der die gleiche Frequenz wie das Referenzsignal besitzt.

Durch gezielte Einstellung der Frequenz des Referenzsignals ist es damit möglich, jede Frequenzkomponente an einem be¬ stimmten Punkt im Frequenzspektrum zu schieben. Damit kann man einen bestimmten Frequenzanteil vom Rest des Signals se¬ parieren und getrennt analysieren.

Die Frequenz des Referenzsignals wird so gewählt, dass die zu untersuchende Spektrallinie der Testantwort in den Frequenz- nullpunkt verschoben wird und so als transformierte Offset¬ spannung in Erscheinung tritt.

Wählt man Ω=ω ₀ wie in Figur 3, so wird die Spektrallinie der Grundfrequenz des Testsignals zum einem in den Nullpunkt der Frequenzachse und zum anderen zu seiner doppelten Frequenz verschoben.

kA kA

S ₈ (t ) /Q- _U O = — ^ sin ( -φ _o ) + — - sin (2ω ₀ t+φ ₀ )

Λ M M 1 M M

+ — ∑ A _m sin ( (ω _o -mω _o ) t-φ _m ) +- ]T A _m sin ( (ω _o +mω _o ) t+φ _m )

2 „ι= ₂ 2 _m=2

+ sin (ω _o t ) ( ε (t ) +u _off set)

kA kA

S _κ (t) / _Ω=ω o=-r ¹ COS ( -cpo) + — ^- cos (2ω ₀ t+φ ₀ )

1 Af 1 M

+ ~ ∑ A _m cos ( (ω _o -mωo ) t-φ _m ) +- J] A _m cos ( (ω _o +mω _o ) t+φ _m )

^• ^ m=2 ^ »;=2

+ cos (ω _o t) (ε (t)+u _offS et)

Die Signale Ss (t) und S _κ (t) setzen sich beide aus einem Gleichanteil und einer Summe von Wechselanteilen zusammen. Der Gleichanteil ist der erste Summand der obigen Formel.

Zur Bestimmung des Gleichanteils enthält der Frequenzselektor digitale Filter. Die Filter sind mit ihren Eingängen an die Ausgänge der Multiplizierer angeschlossen und geben an ihrem Ausgang jeweils den Gleichanteil ihrer Eingangssignale aus. Diese Filter können Tiefpassfilter, deren Grenzfrequenz hin¬ reichend klein und deren Flankensteilheit ausreichend groß gewählt ist, sein. Als Filter kommen auch Schaltungen, die die Eingangssignale integrieren oder summieren und den Mit¬ telwert der Integration bzw. Summierung ermitteln, in Frage. Da das Integral über eine ganze Periode eines harmonischen Signals den Wert Null ergibt, löschen sich die Wechselanteile aus. Es bleibt nur noch der Gleichanteil übrig.

Danach liegen die beiden Werte S _s und S _κ vor.

Ss=---sin(-φo)

2 kA

S _κ =-— ² -cos(-φ ₀ )

Beide Ausdrücke enthalten noch den unbekannten Phasenwinkel φ ₀ zwischen der Grundfrequenz der digitalen Testantwort des Analog-Digital-Wandlers und dem Referenzsignal.

Um die Amplitude der Grundfrequenz des Testsignals aus S _s und S _κ zu bestimmen, gibt es zwei Möglichkeiten. Bei der ersten Möglichkeit wird der Phasenwinkel cpo ermittelt. Dies kann beispielsweise durch die folgenden Rechenschritte erfolgen.

S _κ ∞s(-φ ₀ )

Die Testvorrichtung enthält auch eine Auswerte-/Steuer- einheit, die die Ausgangssignale des Frequenzselektors emp¬ fängt. Diese Auswerte-/Steuereinheit kann beispielsweise die Signale S _s und S _κ empfangen und daraus die Phasenverschiebung (po berechnen.

Bei der zweiten Möglichkeit kann die Quadratsumme von S _s und S _κ gebildet werden.

Vorzugsweise enthält der Frequenzselektor der Testvorrichtung zwei Quadrierer, die die Ausgangssignale der Filter mit sich selbst multiplizieren. Die Ausgangssignale der beiden Quadrierer werden von einem Addierer addiert. Somit wird die

Quadratsumme der Signale S ₃ und S _κ gebildet. In der Auswer¬ te/Steuereinheit kann aus dieser Quadratsumme der Wert für kAo berechnet werden.

Somit hat man die Amplitude der Grundwelle der Testantwort bestimmt. Wird nun in die Formel S ₃ (t) für Ω die ganzen Viel¬ fachen der Frequenz ωo sowie die Frequenz 0 eingesetzt, ste¬ hen die folgenden Informationen zur Verfügung:

Uoffset: die Offsetspannung der Testantwort kA ₀ : die Amplitude der Grundwelle der Testantwort Po: der Leistungsanteil der Grundwelle der Testantwort cpo: der Phasenwinkel der Grundwelle der Testantwort bezogen auf das Referenzsignal Ai: die Amplitude der i-ten Oberwelle der Testantwort Pi: der Leistungsanteil der i-ten Oberwelle der

Testantwort cpi: der Phasenwinkel der i-ten Oberwelle der

Testantwort bezogen auf das Referenzsignal.

Wenn der Frequenzwandler durch einen Frequenzführungskanal so eingestellt wird, dass er die Frequenz ändert, können nach¬ einander die Frequenzen 2ω ₀ und 3ω ₀ als Referenzsignale aus¬ gegeben werden. So werden auch die Amplituden, die Leistungs- anteile und die Phasenwinkel der zweiten und dritten Oberwel¬ le der Testantwort berechnet. Wenn die Amplitude und/oder die Phase seines Ausgangssignals durch den Frequenzführungskanal verändert wird, kann das Ausgangssignal den Eigenschaften des zu testenden AD-Wandlers angepasst werden.

Vorteilhafterweise enthält die Testvorrichtung auch eine Leistungsmesseinheit. Diese Leistungsmesseinheit enthält ei¬ nen Quadierer, der die digitale Testantwort mit sich selbst

multipliziert. Der Quadierer ist ein digitaler Quadrierer. Ein Mittelwertbilder der Leistungsmesseinheit bildet den Mit¬ telwert aus dieser Multiplikation und gibt das Ergebnis an die Auswerte-/Steuereinheit. An seinem Ausgang wird das Er- gebnis dieser Mittelwertbildung ausgegeben. Dieses Ergebnis ist die Gesamtleistung der Testantwort. Der Quadierer und der Mittelwertbilder sind digital, d.h. sie verarbeiten digitale Signale, ist ein digitaler Quadrierer. Aus den Werten für P _u _ out, Uoffset _f kAo, Por φo _f Ai, Pi und cpi lassen sich die charakte- ristischen Leistungsparameter des AD-Wandlers SNR, SINAD, SNDR und THD in der Auswerte-/Steuereinheit extrahieren.

In einer weiteren Ausführungsform enthält die Testvorrichtung eine Vielzahl von Frequenzwandlern und eine Vielzahl von Fre- quenzselektoren. Die Frequenzwandler erzeugen eine Vielzahl von digitalen Referenzsignalen, die sich hinsichtlich ihrer Frequenz unterscheiden. Mindestens zwei der Frequenzselekto- ren sind an digitale Referenzsignale mit unterschiedlichen Frequenzen angeschlossen. Die Ausgänge der Frequenzselektoren sind mit der Auswerte-/Steuereinheit verbunden. Somit ist es möglich, die Amplituden, die Leistungsanteile und die Phasen¬ winkel mehrerer Oberwellen bzw. der Grundwelle und mindestens einer Oberwelle gleichzeitig zu messen. Damit ergibt sich ei¬ ne Einsparung der Testzeit. Auch möglich ist bei dieser Pa- rallelschaltung von Frequenzwandlern und Frequenzselektoren, dass die Frequenzwandler hinsichtlich ihrer Frequenz durch die Auswerte-/Steuereinheit verändert werden können.

Die Testvorrichtung kann dahingehend erweitert werden, dass an den Ausgang des zu testenden AD-Wandlers eine Offsetkom¬ pensation angeschlossen wird. Dadurch ist der Anteil u _Offset der Testantwort u _out (t) Null und braucht nicht durch die Test¬ vorrichtung ermittelt zu werden.

Durch das Vorsehen einer Zusatzmessschaltung kann die maxima¬ le Abweichung der Testantwort des Analog-Digital-Wandlers von der Testantwort eines idealen Analog-Digital-Wandlers gemes- sen werden. Die Zusatzmessschaltung enthält ein digitales erstes Multiplizierglied, an dessen Eingang ein weiteres di¬ gitales Referenzsignal angeschlossen wird, das durch einen weiteren Frequenzwandler erzeugt wird. Dieses weitere digita¬ le Referenzsignal hat die gleiche Frequenz wie das analoge Testsignal und die gleiche Amplitudenauflösung wie das Aus¬ gangssignal des zu testenden AD-Wandlers. Das erste Multipli¬ zierglied multipliziert das weitere digitale Referenzsignal mit dem Faktor 2. Einen Phasenverschieber, der in der Zusatz¬ messschaltung enthalten ist, verschiebt das Ausgangssignal des ersten Multipliziergliedes in der Phase um u/2. Ein digi¬ tales zweites Multiplizierglied multipliziert das Ausgangs¬ signal des ersten Multipliziergliedes mit dem Ausgangssignal des ersten Multiplizierers des Frequenzselektors. Das digita¬ le dritte Multiplizierglied multipliziert das Ausgangssignal des Phasenverschiebers der Zusatzmessschaltung mit dem Aus¬ gangssignal des zweiten Multiplizierers des Frequenzselek¬ tors. In der Zusatzmessschaltung ist ein Addierer vorhanden, mit dem die Summe aus dem zweiten und dritten Multiplizier¬ glied gebildet wird. Ein Subtraktionsglied bildet die Sub- traktion aus dem Testsignal und dem Ausgangssignal des Addie¬ rers. Ein Maximalwertermittler ermittelt den Maximalwert des Ausgangssignals des Subtraktionsglieds und gibt diesen aus. Eine ideale Testantwort eines Analog-Digital-Wandlers enthält nur Frequenzanteile des Eingangssignals.

u _O ut , i _dea i=kA ₀ cos ( ω _o t+φ _o )

Nach den Additionstheorem ergibt sich

U _o ut _/ ideai=kA ₀ ( cos (φ ₀ ) cos (ω _o t ) -sin (φo) sin ( ω _o t ) )

Die Amplituden entsprechen nun genau der Hälfte der Werte von S ₃ und S _κ , so dass man auch schreiben kann

U _o u _t ,i _d eai=2 (S _κ cos (ω _o t) +S _s sin (ω _o t) )

In der Zusatzmessschaltung wird die Testantwort des idealen Analog-Digital-Wandlers gemäss der obigen Formel ermittelt.

Das Ausgangssignal des Addierers ergibt die Testantwort eines idealen AD-Wandlers. Diese wird von der Testantwort des zu testenden Analog-Digital-Wandlers abgezogen und anschließend der Maximalwert dieser Substraktion gebildet. Dadurch ist ma- ximale Abweichung der Testantwort des Analog-Digital-Wandlers von der Testantwort eines idealen Analog-Digital-Wandlers ge¬ messen worden.

Die Amplitudenauflösung des weiteren Referenzsignals, mit dem die Zusatzmessschaltung gespeist wird, ist immer gleich der Amplitudenauflösung des zu testenden AD-Wandlers. Dagegen ist ist die Amplitudenauflösung m des digitalen Referenzsignals, mit dem ein Frequenzselektor gespeist wird, vorzugsweise grö¬ ßer als die Amplitudenauslösung N der digitalen Testantwort. Dadurch wird der durch das Referenzsignal erzeugte Quantisie¬ rungsfehler verringert. Je größer dabei der Unterschied zwi¬ schen m und N ist, umso weniger verfälscht dieser Quantisie¬ rungsfehler das Messergebnis.

Der Speicher der Testvorrichtung ist üblicherweise in einem Tester vorhanden, während die anderen Schaltungen der Test¬ vorrichtung sich auf einem Load Board befinden. Es ist aber auch möglich, dass Teile der Testvorrichtung wie die Fre-

quenzwandler, die Frequenzselektoren, die Leistungsmessein- heit und die Zusatzmesseinheit ganz oder teilweise in dem zu testenden Analog-Digital-Wandler integriert werden.

Besonders wenn der AD-Wandler ein Modul eines Mixed-Signal- Bausteins ist, können die Schaltungen teilweise oder komplett auf dem Mixed-Signal-Baustein als "Built In Seif Test Ein¬ heit" integriert werden. Module, die bereits auf dem Mixed- Signal-Baustein vorhanden sind, wie z. B. Microcontroler, Ad- dierer, Multiplizierer und Speicher, können für den Test des AD-Wandlers umkonfiguriert werden. Die Komponenten auf dem Loadboard reduzieren sich in diesem Fall auf den DA-Wandler. Die Steuerung des Tests wird von einem internen Mikrocontro- ler übernommen.

Zukünftige Produkte mit erhöhten Sicherheitsanforderungen können somit während des regulären Betriebes Selbsttestzyklen durchführen. So würde z. B. beim Starten eines KFZ automa¬ tisch die Elektronik für sicherheitsrelevante Funktionen wie z. B. ABS oder Airbag überprüft werden. Dies erfordert die Selbsttestfähigkeit der Halbleiterbausteine. Das in dieser Erfindung beschriebene Konzept eignet sich durch seine gerin¬ gen Anforderungen an zusätzliche elektronische Schaltungen in besonderer Weise für eine Selbsttestimplementierung in den Baustein.

Die Testvorrichtung kann auch teilweise in FPGA (Field Programmable Gate Array) Bausteinen integriert wer¬ den. Solche Bausteine sind kostengünstig und erforderliche Änderungen können mit Hilfe der FPGA schnell implementiert werden.

Auch können Teile der Testvorrichtung in einem externen Tes¬ ter integriert werden. Das Loadboard besteht im äußersten Fall nur noch aus dem Sockel, in den der zu testende Baustein gesteckt wird.

Die Erfindung betrifft auch ein Verfahren zum Testen von AD- Wandlern. Dazu wird zunächst ein Tester bereitgestellt, der mit einem Loadboard verbunden ist. Dieses Loadboard enthält mindestens einen Testsockel zum Testen von integrierten Schaltkreisen. Das Loadboard wird mit dem zu testenden AD- Wandler bestückt. Es wird ein digitales Testsignal erzeugt, aus dem wiederum ein analoges Testsignal generiert wird. Die¬ ses analoge Testsignal wird als Eingangssignal an einen AD- Wandler angelegt. Zudem wird aus dem digitalen Testsignal ein digitales Referenzsignal erzeugt. Dieses ist sinusförmig und hat die gleiche Frequenz wie das analoge Testsignal oder hat eine Frequenz, die ein ganzzahliges _. Vielfaches der Frequenz des analogen Testsignals ist. Die Testantwort wird zum einen mit dem Sinus des digitalen Referenzsignals und zum anderen mit dem Kosinus des digitalen Referenzsignals zu Mischsigna¬ len gemischt. Für diese durch das Mischen erzeugten Mischsig¬ nale werden die Gleichanteile bestimmt. Aus den Gleichantei¬ len der Mischsignale wird für eine Grund- oder Oberwelle der Testantwort einer der Parameter Amplitude, Leistungsanteil oder Phasenwinkel bestimmt. Mittels dieses Verfahrens können die genannten Parameter bestimmt werden, ohne eine aufwendige FFT (Fast Fourier Transformation) durchzuführen. Eine solche benötigt zunächst einen Datentransfer von der Datenaufnahme des Testers zu einer Recheneinheit sowie eine aufwendige Be- rechnung. Erste Abschätzungen ergeben, dass mit dem erfin¬ dungsgemäßen Verfahren eine Reduktion der Testzeit um den Faktor 4 möglich ist.

Der Phasenwinkel kann durch Berechnung des Arcustangens des Quotienten der Gleichanteile der Mischung ermittelt werden. Die Gleichanteile stehen aus der Berechnung der Amplitude schon zur Verfügung und werden zur Berechnung des Phasenwin- kels wiederverwendet.

Wenn das Verfahren dahingehend erweitert wird, dass der Pha¬ senwinkel der Grundwelle der Testantwort mittels eines Ver- schiebens der Phase des digitalen Referenzsignals bestimmt wird, so wird vermieden, dass zur Berechnung des Phasenwin¬ kels ein Arcustangens ermittelt werden muss, was relativ auf¬ wendig ist. Stattdessen wird das Referenzsignal so lange in der Phase verschoben, bis sich bei S ₃ ein Maximum und S _κ ein Minimum einstellt oder sich bei S ₃ ein Minimum und bei S _κ ein Maximum einstellt.

Wenn statt nur eines digitalen Referenzsignals mehrere digi¬ tale Referenzsignale, die sich hinsichtlich ihrer Frequenz unterscheiden, erzeugt werden und diese digitalen Referenz- Signale gleichzeitig mit der Testantwort gemischt werden, so können Parameter für verschiedene Oberwellen oder für Grund- und Oberwellen gleichzeitig ermittelt werden. Diese Paralle- lisierung erspart Testzeit und Aufwand für die Steuerung des Verfahrens.

Nachdem die Parameter Amplitude, Leistungsanteil und Phasen¬ winkel für eine Grund- oder Oberwelle der Testantwort gemes¬ sen wurden, kann die Frequenz des digitalen Referenzsignals verändert werden und wieder die Schritte des Mischens der Testantwort, Bestimmen der Gleichanteile und Bestimmen der

Parameter wiederholt werden. Dadurch werden Parameter für ei¬ ne andere Grund- oder Oberwelle als beim ersten Testdurchgang ermittelt. Vorteilhaft dabei ist, dass nur wenige Schaltungen

zur Erzeugung des digitalen Referenzsignals zur Verfügung stehen müssen.

Wenn das Verfahren zusätzlich einen Schritt des Bestimmens der Gesamtleistung der Testantwort enthält, können mit dem selben Verfahren nicht nur die Parameter der Grund- und Ober¬ wellen bestimmt werden, sondern auch im Verhältnis zur Ge¬ samtleistung betrachtet werden.

Das Verfahren kann nach Ermittlung der Parameter Amplitude, Phasenwinkel, Leistungsanteil der Grund- und Oberwellen und der Gesamtleistung der Testantwort einen weiteren Schritt enthalten, bei dem die Werte SNR, SINAD, SNDR, und THD des AD-Wandlers ermittelt werden. Somit stehen die Parameter, die die Güte eines AD-Wandlers charakterisieren, in ihrer Gesamt¬ heit zur Verfügung.

Vorteilhaft ist es, wenn die Testantwort bezüglich ihres Off¬ sets kompensiert wird, bevor sie mit anderen Signalen ge- mischt wird. Dadurch braucht der Offset bei _. der Berechnung der übrigen Parameter nicht berücksichtigt zu werden. Um einen Offset eines Signals zu kompensieren, wird bei¬ spielsweise mehrfach der Mittelwert des Signals gebildet und gespeichert. Anschließend wird der Mittelwert dieser gespei- cherten Mittelwerte gebildet, gespeichert und von dem Signal abgezogen.

Um die maximale Abweichung der Testantwort des Analog-Digi- tal-Wandlers von einer Testantwort eines idealen Analog-Digi- tal-Wandlers zu berechnen, enthält ein Verfahren, bei dem der Offset der Testantwort kompensiert ist, zusätzliche Schritte. Ein Referenzsignal mit der gleichen Frequenz wie das analoge Testsignal wird mit zwei multipliziert. Die Gleichanteile der

Mischsignale werden mit dem Kosinus bzw. mit dem Sinus dieses mit zwei multiplizierten Referenzsignals gemischt. Das Ergeb¬ nis dieser Multiplikationen wird addiert und anschließend von der Testantwort abgezogen. Der Maximalwert dieser Subtraktion wird ermittelt und ergibt die maximale Abweichung der Test¬ antwort des Analog-Digital-Wandlers von der Testantwort eines idealen Analog-Digital-Wandlers.

Die Erfindung ist in den Zeichnungen anhand von Ausführungs- beispielen näher veranschaulicht.

Figur 1 zeigt das Frequenzspektrum einer Testantwort eines Analog-Digital-Wandlers.

Figur 2 zeigt ein Frequenzspektrum, das sich ergibt, wenn die Testantwort eines AD-Wandlers mit einem Refe¬ renzsignal gemischt wird.

Figur 3 zeigt ein Frequenzspektrum wie Figur 2 bei verän- derter Frequenz des Referenzsignals.

Figur 4 zeigt in eine erfindungsgemäße Testvorrichtung zur Analyse eines AD-Wandlers

Figur 5 zeigt in einer weiteren Ausführungsform eine Test¬ vorrichtung für einen AD-Wandler, mit der drei Ana¬ lysen parallel durchgeführt werden können.

Figur 6 zeigt eine Testvorrichtung für einen AD-Wandler nach Figur 5, die um eine Zusatzschaltung zur Ana¬ lyse im Zeitbereich erweitert wurde.

Im folgenden wird zur Beschreibung des Ausführungsbeispiels von einem Fall ausgegangen, der sich aus den schon oben be¬ schriebenen Figuren 1 bis 3 ergibt. Diese werden hier der Einfachheit halber nicht noch einmal beschrieben.

Figur 4 zeigt in einer ersten Äusführungsform eine erfin¬ dungsgemäße Testvorrichtung 1. Sie enthält einen Speicher 2, ein Loadboard 3 und einen Steuerkanal 4. Der Speicher 2 ist ein Teil eines nicht in der Figur gezeigten Testers und der Steuerkanal 4 wird durch den Tester getrieben.

Das Loadboard 3 enthält einen DA-Wandler 5, einen Frequenz¬ wandler 6, einen Frequenzselektor 7, eine Leistungsmessein¬ heit 8 und eine Auswerte-/Steuereinheit 9. Außerdem ist auf dem Loadboard der zu testende AD-Wandler 10 angeschlossen. Der Frequenzselektor 7 enthält einen Phasenverschieber 11, einen digitalen ersten Multiplizierer 12, einen digitalen zweiten Multiplizierer 13, einen digitalen ersten Filter 14, einen digitalen zweiten Filter 15, zwei Quadrierer 16 und 17 und einen Addierer 18.

Die Leistungsmesseinheit 8 enthält einen Quadrierer 19 und einen Mittelwertbilder 20.

Der Ausgang des Speichers 2 ist über den Kanal U _d mit dem

Eingang des DA-Wandlers 5 sowie dem Eingang des Frequenzse- lektors 6 verbunden. Der Eingang des Frequenzselektors 6 hat als digitaler Eingang eine bestimmte Breite n, wobei n eine ganze Zahl ist. Der Eingang des Frequenzselektors 6 ist somit ein Eingangskanal. Auch für die folgenden Bauteile werden die Ausdrücke Eingang für einen digitale Eingangskanal und Aus¬ gang für einen digitalen Ausgangskanal verwendet. Der Ausgang des DA-Wandlers 5 ist über das analoge Signal u(t) mit dem

AD-Wandler 10 verbunden. Der Ausgangskanal des AD-Wandlers 10 ist über die digitale Testantwort u _out (t) ) mit dem Einga¬ ngskanal des digitalen Quadierers 19 der Leistungsmesseinheit 8 und mit einem ersten Eingangskanal des ersten Multiplizie- rer 12 und einem ersten Eingangskanal des zweiten Multipli¬ zierer 13 des Frequenzselektors 7 verbunden. Der digitale Ausgangskanal u _out (t) ist besteht aus N Leitungen. Der Aus¬ gang des digitalen Quadrierers 19 der Leistungsmesseinheit 8 ist mit dem Mittelwertbilder 20 der Leistungsmesseinheit 8 verbunden. Der Ausgang des Mittelwertbilders 20 ist über die Leitung P _UOut mit einem Eingang der Auswerte-/Steuereinheit 9 verbunden.

Der Ausgang des Frequenzwandlers 6 ist über die den Kanal r(t) mit dem Phasenverschieber 11 und dem zweiten Eingangska¬ nal des zweiten Multiplizierer 13 des Frequenzselektors 7 verbunden. Der Kanal r(t) besteht aus N+l Leitungen, wobei 1 größer Null ist.

Der Ausgang des Phasenverschiebers 11 ist mit dem zweiten

Eingangskanal des ersten Multiplizierers 12 des Frequenzse¬ lektors 7 verbunden. Innerhalb des Frequenzselektors 7 ist der Eingang des ersten Filters 14 über den Kanal S _κ (t) mit den Ausgang des ersten Multiplizierers 12 und der Eingangska- nal des zweiten Filters 15 ist über den Kanal S _s (t) mit dem

Ausgang des zweiten Multiplizierers 13 verbunden. Der Ausgang des ersten Filters 14 ist mit den Eingängen des ersten Quadrierers 16 über die Leitung S _κ und der Ausgang des zwei¬ ten Filters 15 ist über die Leitung S ₃ mit den Eingängen des Quadrierers 17 verbunden. Der Ausgang des ersten Quadrierers 16 ist über die Leitung S _κ ² sowohl mit einem Eingang des Ad¬ dierers 18 als auch mit einem Eingang der Auswerte- /Steuereinheit 9 verbunden. Der Ausgang des zweiten Quadrie-

rers 17 ist über die Leitung S ₃ ² zum einen mit einem Eingang des Addierers 18 sowie mit einem Eingang der Auswerte- /Steuereinheit 9 verbunden. Der Ausgang des Addierers ist ü- ber die Leitung P _n mit der Auswerte-/Steuereinheit 9 verbun- den. Ein Ausgang der Auswerte-/Steuereinheit 9 ist über den Frequenzeinstellungskanal 21 mit einem Eingang des Frequenz¬ wandlers 6 verbunden. Ein Eingang der Auswerte- /Steuerschaltung 9 ist mit dem Steuerkanal 4 verbunden. Die Auswerte-/Steuereinheit hat einen Ausgangskanal 22, der mit dem Tester verbunden werden kann.

Der Speicher 2 stellt das digitale Testsignal u _d zur Verfü¬ gung. Daraus wird das analoge Testsignal u(t) sowie das Refe¬ renzsignal r(t) erzeugt. Am Ausgang des AD-Wandlers 10 wird die digitale Testantwort u _out (t) erzeugt. Die digitale Test¬ antwort U _out (t) hat als digitales Signal eine Auflösung von N Bit. Das digitale Referenzsignal r(t) hat eine größere Auflö¬ sung als die Testantwort und ist somit N+l Bit breit, wobei 1 eine ganze Zahl, die größer Null ist, darstellt. Die digitale Testantwort u _out (t) wird mit dem Referenzsignal r(t) gemischt. Die Ergebnisse dieser Mischungen S _κ (t) und S ₃ (t) werden be¬ züglich ihres Gleichanteils mittels der Filter 14 und 15 ge¬ filtert. Die Gleichanteile S _κ und S ₃ werden mittels der Quadrierer 16 und 17 quadriert. Die sich dadurch ergebenden Signale S _κ ² und S _s ² werden der Auswerte-/Steuereinheit zur Verfügung gestellt. Weiterhin wird die Summe dieser beiden Signale durch den Addierer 18 erzeugt und als P _m an die Aus- werte-/Steuereinheit 9 weitergeleitet.

Die Testantwort u _ou t (t) wird in der Leistungsmesseinheit 8 von dem Quadrierer 19 quadriert. Das Ergebnis wird mittels des Mittelwertbilders 20 gemittelt. Die sich daraus ergebende Leistung P _UO ut wird an die Auswerte-/Steuereinheit 9 weiterge-

leitet. Die Auswerte-/Steuereinheit 9 kann über den Frequenz¬ einstellungskanal 21 die Frequenz des Frequenzwandlers 6 ein¬ stellenbeeinflussen. Dadurch können Amplituden, Phasenwinkel und Leistungsanteile für die Grundwelle und verschiedene O- berwellen der Testantwort des AD-Wadlers in der Auswerte-

/Steuereinheit 9 berechnet werden. Die Ergebnisse dieser Be¬ rechnungen werden an den Ausgangskanal 22 ausgegeben.

In der Auswerte-/Steuereinheit kann nun beispielsweise auf- grund der Eingangssignale S _κ ² und S ₃ ² der Phasenwinkel φ ₀ für die Grundwelle berechnet werden. Dieser Phasenwinkel gibt an, welcher Phasenunterschied zwischen der Testantwort und dem Referenzsignal besteht. Dieser kann mittels der oben genann¬ ten Rechenvorschrift aus den beiden Eingangssignale S _κ ² und S ₃ ² berechnet werden.

In einer weiteren Ausführungsform kann durch den Frequenzein¬ stellungskanal 21 auch die Phase und/oder die Amplitude des digitalen Referenzsignals verändert werden. Dadurch könnte beispielsweise durch den Frequenzeinstellungskanal die Phase des Referenzsignals r(t) verschoben werden, bis sich bei S _κ ² oder S ₃ ² eine Minimum gebildet hat, um den Phasenwinkel ς>o zu ermitteln Dazu müsste in die Auswerte-/Steuereinheit eine Vorrichtung, die ein Minimum berechen kann, vorgesehen wer- den.

Figur 5 zeigt in einer weiteren Ausführungsform die erfin¬ dungsgemäße Testvorrichtung 1, die eine Erweiterung der Test¬ vorrichtung 1 nach Figur 4 darstellt. Bauteile mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit glei¬ chen Bezugszeichen gekennzeichnet und nicht extra erörtert. Das Ausgangssignal des ersten Frequenzwandlers 6 wurde mit ri(t) bezeichnet. An die Namen der Leitungen innerhalb des

ersten Frequenzselektors 7 wurde auch der Index 1 angehängt. Ihr Anschlüsse und ihre Funktion entsprechen aber den An¬ schlüssen und der Funktion in Figur 4.

Erweitert wurde die Testvorrichtung dadurch, dass auf dem Lo- adboard 3 ein zweiter Frequenzwandler 23, ein dritter Fre¬ quenzwandler 24, ein zweiter Frequenzselektor 25 und ein dritter Frequenzselektor 26 untergebracht wurden.

Der zweite Frequenzwandler 23 und der dritte Frequenzwandler 24 erzeugen aus der digitalen Repräsentation des Testsignals u _d das zweite Referenzsignal r ₂ (t) und das dritte Referenz¬ signal r ₃ (t) . Der zweite Frequenzselektor 25 wird mit dem zweiten Referenzsignal r ₂ (t) und der dritte Frequenzselektor 26 mit dem dritten Referenzsignal r ₃ (t) gespeist. Die ersten Eingangskanäle des ersten Multiplizierers 12 und des zweiten Multiplizierers 13 aller Frequenzselektoren 7, 25, 26 sind an die digitale Testantwort u _out (t) angeschlossen. Die Ausgänge der Frequenzselektoren 7, 25, 26 sind mit Eingängen der Aus- werte-/Steuereinheit 9 verbunden. Im Gegensatz zu Figur 4 gibt es keinen Frequenzeinstellungskanal 21 von der Auswerte- /Steuereinheit zu den Frequenzwandlern 6, 23 oder 24.

Die Referenzsignale rχ(t), r ₂ (t) und r ₃ (t) sind sinusförmige Signale, die sich hinsichtlich ihrer Frequenz unterscheiden. Die Frequenz von ri(t) ist ω ₀ , die Frequenz von r2(t) ist 2ω ₀ , die Frequenz des dritten Referenzsignals r ₃ (t) beträgt 3ωo. Durch den vorgestellten Testaufbau 1 werden gleichzeitig die Amplituden, die Leistungsanteile und die Phasenwinkel der Grundwelle sowie der zweiten und dritten Oberwelle der Test¬ antwort bestimmt. Durch die vorgenommenen gleichzeitigen Mes¬ sungen wird Testzeit eingespart.

Figur 6 zeigt eine Testvorrichtung 1, die gegenüber der Test¬ vorrichtung von Figur 5 um eine Offset-Kompensation 36, einen vierten Frequenzwandler 27 sowie eine Zusatzmessschaltung 28 erweitert wurde. Der Aufbau und die Funktion der bereits in Figur 5 gezeigten Bauteile und ihrer Verbindungen untereinan¬ der bleiben gleich und werden darum nicht noch einmal erläu¬ tert.

Zwischen den Ausgang des AD-Wandlers 10 und der digitalen Testantwort ist eine Offset-Kompensation 36 geschaltet.

Der vierte Frequenzwandler 27 ist mit seinem Eingang an die digitale Repräsentation des Testsignals Ua angeschlossen. An seinem Ausgang ist er mit dem vierten Referenzsignal r ₄ (t) verbunden.

Die Zusatzmessschaltung 28 enthält ein digitales erstes Mul¬ tiplizierglied 29, einen Phasenverschieber 30, ein digitales zweites Multiplizierglied 31, ein digitales drittes Multipli- zierglied 32, einen digitalen Addierer 33, ein digitales Sub¬ traktionsglied 34 und einen Maximalwertermittler 35. Ein Mu- litplizierglied hat die gleiche Funktion wie ein Multiplizie¬ rer. Das erste Multiplizierglied 29 ist mit seinem Eingang mit dem vierten Referenzsignal r ₄ (t) und mit seinem Ausgang mit dem Phasenverschieber 30 und dem ersten Eingang des drit¬ ten Multiplizierglieds 32 verbunden. Der Ausgang des Phasen- verschiebers 30 ist mit dem ersten Eingang des zweiten Mul¬ tiplizierglieds 31 verbunden. Der zweite Eingang des zweiten Multiplizierglieds 31 ist mit dem Ausgang des ersten Filters 14 des ersten Frequenzselektors 7 verbunden. Der zweite Ein¬ gang des dritten Multiplizierers 32 ist an den Ausgang des zweiten Filters 15 des ersten Frequenzselektors 7 angeschlos¬ sen. Die Ausgänge des zweiten Multiplizierglieds 31 und des

dritten Multiplizierglieds 32 sind an die beiden Eingänge des Addierers 33 angeschlossen. Der Ausgang des Addierers 33 ist mit dem Minuseingang des Subtraktionsglieds 34 verbunden. An dem Pluseingang des Subtraktionsglieds 34 ist die Testantwort u _out (t) angeschlossen. Der Ausgang des Subtraktionsgliedes 34 ist mit dem Eingang des Maximalwertermittlers 35 verbunden. Der Ausgang des Maximalwertermittlers 35 ist über die Leitung Diff mit der Auswerte-/Steuereinheit 9 verbunden.

Die Offset-Kompensation bewirkt, dass ein eventueller Offset des Ausgangssignals des AD-Wandlers so ausgeglichen wird, dass bei der oben genannten Testantwort u _out (t) der Summand

Uoffset Null i st .

Durch die Zusatzmessschaltung wird die Testantwort u _out (t) mit einer idealen Testantwort verglichen, indem sie voneinander abgezogen werden. Die ideale Testantwort wird aus den Gleich¬ anteilen der mit dem ersten Referenzsignal ri(t) gemischten digitalen Testantwort erzeugt. Anschließend wird der Maximal- wert der Differenz von idealer und digitaler Testantwort er¬ mittelt. Durch die Zusatzmessschaltung kann mit einem relativ geringen Aufwand das Verhalten des AD-Wandlers im Zeitbereich analysiert werden.

Die Erfindung ist auch in den folgenden Merkmalszusammenstel¬ lungen verwirklicht.

1. Integrierter Baustein, insbesondere Mixed-Signal- Baustein, auf dem eine erfindungsgemäße Testvorrichtung monolithisch integriert ist.

2. Integrierter Testschaltkreis nach Ziffer 1, der als Field Programmable Gate Array ausgebildet sind.

3. Nadelkarte zum Testen von integrierten Schaltkreisen bzw. ICs, wobei die Nadelkarte einen integrierten Test¬ schaltkreis nach Ziffer 1 oder 2 sowie einen Digital- Analogwandler aufweist.

4. Nadelkarte, die eine erfindungsgemäße Testvorrichtung aufweist.

5. Loadboard zur Aufnahme einer Nadelkarte zum Testen von integrierten Schaltkreisen bzw. ICs und/oder mit einem oder mehreren Testsockeln zum Testen von integrierten Schaltkreisen bzw. ICs, wobei das Loadboard (41, 51, 61) einen integrierten Testschaltkreis (IC ₂ , IC ₄ ) nach Zif- fer 1 oder 2 oder eine Nadelkarte nach Ziffer 4. auf¬ weist.

6. Tester zur Erzeugung von digitalen Signalen, der eine er¬ findungsgemäße Testvorrichtung und/oder einen Baustein nach Ziffer 1. oder 2. und/oder eine Nadelkarte nach 3. oder 4. und/oder ein Loadboard nach Ziffer 5. aufweist.

7. Computerprogramm zum Ausführen eines Verfahrens zum Testen eines AD-Wandlers, das so ausgebildet ist, dass die erfin- dungsgemäßen Verfahrensschritte ausführbar sind.