本发明涉及一种用于将数据写入存储器的过程 的方法， 更具体而言， 涉及用于数据错误检查和纠正的监督位的生成 。 背景技术

在进行数据存储时， 通常以一定长度的数据为单位进行存储； 这样被 作为一个整体存储的数据的长度可以称为 "预取数据长度" 。 在数据的写 入、 存储以及读出过程中， 都可能会产生数据位错误， 因而需要对存储的 数据进行检测并纠错。

目前， 内存技术中多采用 ECC (Error Correction Code, 纠错码）检测 和纠正出错的数据。 例如， 在将数据写入存储器时， 通常将每组预取数据 长度的数据作为一个整体， 为其生成若干个监督位 （panty bk) ； 并将由 此得到的数据 （包括这若干个监督位及该预取数据长度的数 据） 存储到存 储器中， 其中每个监督位的生成由所用的编码规则限定 。

有很多种已知算法可支持 ECC, 例如最常用的汉明码 （Hamming Code) 。 汉明码是一种在原有数据中插入若干校验码即 监督位来进行错误 检查和纠正的编码技术。 以典型的 4位 （bit) 数据编码为例， 汉明码将加 入 3个监督位， 从而使实际的数据位达到 7个 （位） 。 8位数据一般需要 4位监督位， 64位数据一般需要 7位监督位。

可基于数据长度以及所需检测和纠正的位数选 取合适的编码规则和 监督位数量。

例如， 对于不同的 DDR结构 （DDR1/2/3 ) ， 在进行典型的流输入输 出 （streaminandout)数据读写时， 预取数据长度通常为 32位、 64位、 128 位等。 以预取数据长度为 64位的情况而言， 现有技术中一种合理的折中 解决办法可以对每 64位数据使用 7位或者 8位的监督位， 取决于不同的 ECC算法； 但目前的方法一般是在等待获取了全部 64位数据后， 统一进 行计算并生成监督位， 该方法耗时较长。 发明内容

本发明旨在缓解或克服上文提到的现有技术监 督位生成时间较长的 问题。

根据本发明的一方面， 提供一种用于将数据写入存储器的过程的方 法， 其中按照一种编码规则为预取数据长度的数据 位生成预定数量的监督 位， 所述编码规则规定， 所述监督位中的每个监督位等于对所述预取数 据 长度的数据位中与其关联的多个关联位进行预 定操作所生成的位， 该方法 包括以下歩骤：

I )获取所述预取数据长度的数据位中的部分数� �位， 对于该部分数据 位中包含与其关联的关联位的每个监督位： 若先前已生成了其临时位， 通 过对其临时位以及该部分数据位中包含的与其 关联的关联位进行所述预 定操作重新生成其临时位， 若先前尚未生成其临时位， 通过对该部分数据 位中包含的与其关联的关联位进行所述预定操 作生成其临时位；

II ) 重复歩骤 1 ) ， 直至所述预取数据长度的数据位全部被获取， 其中执行所述歩骤使得所述预取数据长度的数 据位中的每个数据位 仅被获取一次，

其中每个监督位等于最终生成的其临时位。

根据本发明的另一方面， 提供一种内存数据中监督位快速生成方法， 该方法包括以下歩骤：

1]从 N位存储数据中预取 n位数据到写入路径， 通过编码规则生成临 时监督位， 其中， n N;

2]从剩余存储数据中再取 n位数据到写入路径， 并与歩骤 1得到的监 督位通过编码规则生成新的临时监督位；

3]重复歩骤 2]， 直至最后 n位数据与上一次得到的临时监督位通过编 码规则生成最终的监督位；

4]将 N位存储数据和最终的监督位数据同时存入存� �器或将 N位存储 数据和最终的监督位数据分歩存入存储器， 一般 DDR中是最后一次性写 入。

对于 DDR存储器， 优选地， N位存储数据和最终的监督位数据是最 后一次性写入。

上述写入的数据中若存在表征位， 则在歩骤 3]中将最后一次写入路径 的数据、 上一次得到的监督位、 加入的表征位通过编码规则生成最终的监 督位后存储； 所述表征位是用于表征是否存在数据屏蔽 （DM) 的数据位； 其中表征位只判断是否有 DM发生， 不参与监督位的编码产生， 直接写入。

优选地， 上述 N可以被 n整除， 且 n N/2。

优选地， 上述 N=64， n=4、 8、 16、 32； 或 N=128， n=4、 16、 32、 64; 或 N=32， n=4、 16。

优选地， 上述监督位为 7位或 8位。

优选地， 上述每 n位数据 （例如每 8位数据） 写入路径的时间为一个 时钟周期或半个时钟周期。

该内存数据中监督位快速生成方法由于在存入 数据时， 并不等待数据 存储完成后依赖全部数据生成监督位， 而是将存入数据进行割裂运算， 减 小每次的运算量， 从整体上减少了最终监督位生成的时间， 同时也简化了 算法。

本发明的优点如下：

在写入被作为一个整体存储的数据时， 并不等待全部数据被获取后依 赖全部数据生成监督位， 而是利用顺序获取的数据分歩计算监督位， 使得 单个监督位的计算被分割成运算量显著减少的 多次运算。 由此， 等待后续 数据的时间可以被用于监督位的计算， 从整体上减少了用于监督位生成的 时间， 同时也简化了算法。 附图说明

图 1为示意性示出数据写入的图；

图 2为示出本发明的一个示例性实施例的示意图� � 具体实施方式

在描述本发明之前， 以利用汉明码为将作为一个整体存储的 64位数 据生成 7个监督位为例对现有的监督位生成方法进行� �例性描述。

为便于描述， 假设这 64位数据从低位到高位依次为 BIT01-BIT064, 这 7个监督位分别为 P01-P07。

另外， 根据汉明码， 这 7个监督位中的每个监督位可通过对这 64位 数据中的多个位进行异或操作来生成； 这 64位数据中的用于生成每个监 督位的这些位可以称为与该监督位关联的关联 位， 与每个监督位关联的关 联位由汉明码本身的规则限定。 例如， 监督位 P01可以用这 64位数据中 与其关联的 35个关联位 BIT01、 BIT02、 BIT04、 BIT05、 BIT07、 BIT09、 BIT011、 BIT012、 BIT014、 BIT016、 BIT018 ...BIT057、 BIT058、 BIT060、 BIT062、 BIT064 (共 35位） 进行异或操作生成， 即：

P01=BIT01 ® BIT02 ® BIT04 ® BIT05 ® BIT07 ® BIT09 ® BIT011 ® BITO 12 ® BIT014 ® BIT016 ® BIT018 ® ... ® BIT057 ® BIT058 ® BIT060 ® BIT062 ® BIT064, 其中 @代表 XOR即异或。

计算 P01的一种相对高效的方法如下：

将 BIT01、 BIT02、 BIT04、 BIT05、 BIT07、 BIT09、 BITO 11 , BIT012、 BIT014、 BIT016、 BIT018...BIT057, BIT058、 BIT060、 BIT062, BIT064 这 35位分成 17个各由两位组成的组以及一个剩余的单个位� �� 对这 17个 组中的每个组中的两位进行异或操作得到 17个中间位 （第一级） ；

将这 17个中间位和上述 （前一级中） 剩余的单个位分成 9个各由两 位组成的组， 对这 9个组中的每个组中的两位进行异或操作得到 9个中间 位 （第二级） ；

将这 9个中间位分成 4个各由两位组成的组以及一个剩余的单个中� � 位， 对这 4个组中的每个组中的两位进行异或操作得到 4个中间位 （第三 级） ；

将这 4个中间位和上述（前一级中） 剩余的单个中间位分成 2个各由 两位组成的组及一个剩余的单个中间位， 对这 2个组中的每个组中的两位 进行异或操作得到 2个中间位 （第四级） ；

将这 2个中间位和上述（前一级中） 剩余的单个中间位分成 1个由两 位组成的组及一个剩余的单个中间位， 对这 1个组中的两位进行异或操作 得到 1个中间位 （第五级） ；

将这 1个中间位与上述（前一级中） 剩余的单个中间位进行异或操作 得到 P01 (第六级） 。

可见， 得到 P01需要进行 6级两位异或操作： 通过第一级操作， 由 35 位得到 18位； 通过第二级操作， 由 18位得到 9位； 通过第三级操作， 由 9位得到 5位； 通过第四级操作， 由 5位得到 3位； 通过第五级操作， 由 3位得到 2位； 通过第六级操作， 由 2位得到 1位， 即 P01。 这个过程可 以简化地表示为 35 18 9 5 3 2 1。

其它 6位监督位的生成类似于 P01的生成， 这里不再赘述。

以下结合附图及实施例对本发明进行详述。

本发明的思想是： 在将预取数据长度的数据位写入存储器的过程 中， 在获取 （接收到） 其中的部分数据位后在等待后续的数据位期间 计算监督 位的临时位， 在获取 （接收到） 后续的数据位后将先前得到的临时位用于 监督位的重新计算。 由此， 利用本发明， 可以实现将顺序写入数据位的时 间用于监督位计算， 并且可以将单个监督位的计算分割成运算量显 著减少 的多次计算， 从而节省时间， 简化计算。

下面通过一个示例性实施例说明本发明的方法 ， 在该实施例中， 利用 汉明码为将作为一个整体存储的 64位数据生成 7个监督位。

为便于描述， 假设这 64位数据从低位到高位依次为 BIT1-BIT64, 这 7个监督位分别为 Pl-P7。根据汉明码， P1-P7中的每个等于对 BIT1-BIT64 中与其关联的多个关联位进行例如异或操作所 生成的位。例如， P1应等于 对 BIT1-BIT64中与其关联的关联位 BIT1、 BIT2、 BIT4、 BIT5、 BIT7、 BIT9、 BIT11、 BIT12、 BIT14、 BIT16、 BIT 18 ...BIT57、 BIT58、 BIT60、 BIT62、 BIT64 (共 35位） 进行异或操作所生成的位。

在该实施例中， 可以先获取这 64位数据中的例如 8位数据， 对于获 取的这 8位数据中包含与其关联的关联位的每个监督� �， 通过对这 8位数 据中包含的与其关联的关联位进行例如异或操 作生成其临时位 （第一歩 骤） 。 例如， 假设这 8位数据为 BIT1-BIT8, 可以通过对 BIT1-BIT8中包 含的与监督位 P1关联的关联位 BIT1、 BIT2、 BIT4、 BIT5、 BIT7进行异 或操作生成 PI的临时位 ΡΓ。

在该实施例中， 然后可以获取这 64位数据中的例如另 8位数据， 对 于这另 8位数据中包含与其关联的关联位的每个监督� �： 若先前已生成了 其临时位， 可以通过对其临时位以及这另 8位数据中包含的与其关联的关 联位进行例如异或操作重新生成其临时位， 若先前尚未生成其临时位， 可 以通过对这另 8位数据中包含的与其关联的关联位进行例如� �或操作生成 其临时位（第二歩骤） 。 例如， 假设这另 8位数据为 BIT9-BIT16, 可以通 过对先前生成的 P1的临时位 ΡΓ以及 BIT9-BIT16中包含的与 P1关联的关 联位 （即， BIT9、 BIT11、 BIT12、 BIT14、 BIT16) 进行异或操作重新生 成 PI的临时位 ΡΓ。

然后， 可以重复第二歩骤， 直至 64位数据全部被获取。

在该实施例中， 执行上述歩骤使得所述 64位数据中的每位数据仅被 获取一次， 其中每个监督位等于最后一次生成的其临时位 。

在该实施例中，假设在最后的重复歩骤中获取 的数据为 ΒΙΤ57-ΒΙΤ64, 以 P1为例， 计算它， 即生成其最终临时位， 只需对前一歩骤生成的其临 时位 ΡΓ以及 ΒΙΤ57-ΒΙΤ64中包含的与它关联的关联位（ ， ΒΙΤ57、ΒΙΤ58、 ΒΙΤ60、 ΒΙΤ62、 ΒΙΤ64) (共 6位） 进行例如异或操作， 即：

Pl= ΒΙΤ57 ® ΒΙΤ58 ® ΒΙΤ60 ® ΒΙΤ62 ® ΒΙΤ64 ® Ρ1 '

若以上文提到的相对高效的两位异或操作进行 计算， 得到 P1只需进 行 3级两位异或操作： 通过第一级， 由 6位得到 3位； 通过第二级， 由 3 位得到 2位； 通过第三级， 由 2位得到 1位， 即 Pl。 该过程可以简化地表 示为 6 3 2 1。

在该实施例中，对于其他监督位， 有关其的生成和计算类似于关于 P1 所述的， 这里不再赘述。

可见， 相比于利用相同编码规则汉明码的现有技术的 方法， 在上述本 发明的实施例中， 监督位 P1的生成可以节约 50%的时间。

在上述实施例中， 不再一次从 64位数据生成 7位监督位， 使得编码 逻辑得到了简化和加快。 除此之外， 还能利用等待后续数据的时间进行监 督位运算， 使数据写入过程更高效。

在该实施例中， 优选的是， 在每个歩骤中获取的数据是将作为一个整 体存储的这 64位数据中的连续数据位。 在该实施例中， 优选的是， 所述 64位数据中的每位数据被获取的先 后顺序与其被传输的先后顺序一致。

在该实施例中， 可以将生成的 7位监督位插入将作为一个整体存储的 这 64位数据中， 并将由此得到的 71位数据存储在存储器中。 另外， 根据 需要， 可以在将这 71位数据存储在存储器中之前将一个表征位添� ��到其 中， 该表征位用于表征是否存在数据屏蔽。

提供上文的实施例仅出于说明本发明的目的， 不意在对本发明进行限 制。 例如， 本发明可以适用于将数据写入如 DDR存储器、 SRAM存储器、 Flash存储器等存储器的应用。例如，本发明可� ��适用于采用不同的数据预 取长度的应用。

本领域技术人员将意识到， 利用本发明， 由于将等待后续数据位的时 间用于监督位的计算， 无疑具有节约时间的好处。 对于不同的 ECC算法， 节约时间的程度会有所不同。 另外， 根据本发明， 利用顺序获取的数据分 歩计算监督位， 使得单个监督位的计算被分割成运算量显著减 少的多次运 算， 简化了算法。

图 1示意性示出了一次写入过程， 针对一组 64位的数据。 图 1中示 出了时钟信号和数据流。 如本领域技术人员已知的， 待写入存储器的数据 的传输通常以时钟信号为参考。 例如， 在每个时钟周期 （Tck) 或每半个 时钟周期（Tck/2) 内， 传输 8位数据。 图 1以 8个阴影块示意性示出了一 组 64位的写入数据流， 每个阴影块代表 8位数据。 在图 1中， 数据的簇 发长度 （burst length) 为 8， 每半个时钟周期用于 8位数据。

图 2是示出本发明的一个示例性实施例的示意图� � 从上至下的 8个阴 影块分别对应于待被作为一个整体存储的 64位数据中的 Bits<8:l>、 Bits<16:9>、 Bits<24:17>、 Bits<32:25>、 Bits<40:33>、 Bits<48:41>、 Bits<56:49>、 Bits<64:57>。 每个阴影块所表示的 8位数据可以在每半个时 钟周期 （Tck/2) 或者每个时钟周期 （Tck) 的时间内被预取到写入路径。 在图 2的实施例中， 为这 64位数据生成 7位监督位 P1-P7 (P7...P1 ) 。 如 图 2中所示， 每获取一个阴影块所表示的 8位数据， 生成或重新生成监督 位 P1-P7中至少部分监督位的临时位； 关于此， 具体可参照前文关于本发 明的实施例所述的相关内容， 这里不再赘述。 需要说明的是， 图 2只是示 意性的。 例如， 虽然图 2中对应于每个阴影块的临时监督位 （临时位） 被 标为 "Ρ7' ...ΡΓ " ， 但在每获取一个阴影块所表示的 8位数据后， 未必为 所有监督位 P1-P7生成或重新生成临时位， 而是对于该阴影块所表示的 8 位数据中包含与其关联的关联位的每个监督位 ： 若先前已生成了其临时 位， 通过对其临时位 （临时监督位） 以及这 8位数据中包含的与其关联的 关联位进行预定操作重新生成其临时位， 若先前尚未生成其临时位， 通过 对这 8位数据中包含的与其关联的关联位进行预定� �作生成其临时位； 就 是说， 每获取一个阴影块所表示的 8位数据后， 对临时位 （临时监督位） 的生成或重新生成仅针对如下监督位： 这 8位数据中包含与其关联的关联 位。 这 64位数据中用于生成每个监督位的关联位、 用于监督位生成的具 体预定操作由所选用的编码算法决定，即具体 的编码逻辑由所选取的 ECC 算法决定。 如图 2中所示， 在接收到这 64位数据中的最后 8位数据 （即 最下面的阴影块所表示的 8位数据 Β^<64:57>)后所得到的临时监督位即 为监督位 Pl-P7。

图 2中还示出了用于判断是否有数据屏蔽的表征� � Bks<65>。 本领域 技术人员应理解， 这样的表征位是可选的。 例如， 如果需要在第 65位数 据位存储有关数据屏蔽的信息， 可在将数据存储在存储器中之前加上该表 征位。 该表征位不参与监督位的计算和生成。