本发明属于发光器件制造领域， 尤其涉及一种隔离深沟槽及具有隔离深沟 槽的高压 LED芯片的制造方法。

背景技术

随着半导体集成技术的高速发展及电光效率的 提高， 以 III族氮化物为材料 的发光二极管 (Light Emitting Diode, LED)的应用越来越广， 随着 LED应用的升 级、 市场对于 LED的需求， 使 LED朝大功率、 高亮度的高功率 LED芯片的方 向发展。 对于高功率 LED芯片的设计，目前以传统的大尺寸单颗低压 直流 LED为主， 分为水平结构与垂直结构。由水平结构的大尺 寸晶粒 LED构成的高功率 LED芯 片有别于小尺寸晶粒 LED, 常常需要工作在大电流下， 对 P、 N电极的平衡设 计要求高，若均衡性不好则导致严重的电流丛 聚效应 (Current crowding)以及随着 接触面的温度升高而导致的光衰现象 (Droop effect)加剧，同时损害芯片的可靠度 (Reliability), 寿命等； 同时， 在高功率 LED芯片上要将电流均匀扩散并不容易， 而且由于几何效应的关系， 光在芯片材料内传播路径长被吸收可能性增加 。 因 此，由水平结构的大尺寸晶粒 LED构成的高功率 LED光萃取效率也往往较小尺 寸晶粒 LED的低。 由垂直导电结构的大尺寸晶粒 LED构成的高功率 LED与水平结构的大尺寸 晶粒 LED构成的高功率 LED相比， 由于在垂直导电结构中， 比较不需要考虑电 流横向传导， 因此电流均勾度更佳。 此外， 通过釆用导电性良好的材料来代替 蓝宝石衬底， 也具有高导热性， 解决了电流丛聚效应， 同时也改善了散热， 降 低了 PN接触面温度， 以间接提高了光萃取效率。 但是， 蓝宝石内在的优异特征 能够促进 LED发光材料的完美生长，对于在外延上生长 LED芯片，蓝宝石为不 可或缺的最佳衬底材料。 因此， 要实现垂直导电结构必须先和导电性基板做粘 合之后， 再剥去蓝宝石衬底， 之后再完成后续制造工艺。 但与此同时， 提高了 垂直导电结构的制造工艺复杂度， 良品率较水平结构低， 提高了制作成本。

目前， 通过半导体集成工艺制备的高压 LED芯片（ High Voltage LED )作为 高功率 LED的解决方案，其效率优于一般传统低压 LED的原因，是因为将单颗 晶片面积分割成多个微晶粒单元 (cell)之后串联而成， 此时小驱动电流、 多 cell 的设计能均匀地将电流扩散开来， 光在晶片材料内传播路径缩短而减少了被吸 收， 进而提升光萃取效率， 且晶片能够依照不同的输入电压的需求而决定 其 cell 数量与大小等， 以便实现可客制化的服务； 并且高压 LED与大功率单颗芯片具 备同样稳定可靠的光电性能。而高压 LED和量产的大功率低压 LED在技术上最 主要的差异之一就是高压 LED芯片内被刻蚀有许多沟槽 (Trench)。沟槽的目的在 于将复数颗的微晶粒单元独立开来， 因此其沟槽下方需要达到绝缘的蓝宝石衬 底， 其深度依不同的外延结构而异， 一般约在 5〜8μηι。

传统技术中存在多种高压 LED芯片的制备方法。 一种为通过在热导性良好 的 A1N (氮化铝）或 SiC (碳化硅 )衬底上生长外延层结构， 再光刻、 深沟槽刻 蚀至半绝缘的緩冲层， 或直接刻蚀至半绝缘衬底材料上， 隔离出晶片的微晶粒 单元， 进行晶片电极制作等工艺， 然后用导线互联各个电极， 形成高压 LED芯 片。 虽然， 此种方法制备得到的高压 LED芯片散热性较好， 但导线互联的可靠 性差，一旦某个焊点松动或脱落，随之整个高 压 LED芯片失效；另一种高压 LED 芯片的制备方法为先釆取电感耦合等离子体（ Inductively Coupled Plasma, ICP ) 刻蚀出垂直侧壁的深沟槽， 然后用绝缘性聚合物填塞沟槽至与 p-GaN ( P型氮化 镓）表面齐平， 或是调整 ICP刻蚀参数， 直接刻蚀出具有倾斜度的斜坡侧壁； 还有一种高压 LED芯片的制备方法为先刻蚀出斜坡侧壁， 然后沉积厚的绝缘介 质实现隔离工艺。 由上可知， 高压 LED芯片的各个微晶粒单元间的深沟槽刻蚀多釆 用硬掩膜 版与 ICP刻蚀得到， 这种方法制作过程繁冗， 多次 ICP刻蚀不可避免引入外延 材料损伤， 影响成本与良率； 沟槽宽度方面虽无一定的限制， 但是沟槽太宽代 表着有效发光面积的减少， 将影响高压 LED的发光效率表现， 因此深沟槽刻蚀 工艺需要开发高深宽比的制程技术， 缩小制程线宽以增加发光面积， 但制程线 宽受限；此外，为了沟槽间绝缘隔离介质层和 互联电极层的连续性与致密性， ICP 刻蚀的沟槽侧壁应具有合适倾斜度， 工艺亦存在一定的难度。 因此， 上述任何 一种高压 LED芯片的制备方法， 都需要釆用沉积硬掩膜版进行深沟槽的 ICP刻 蚀工艺， 再附加其它工艺以保证各个微晶粒单元之间能 够绝缘以及互联电极金 属膜层的连续性与致密性。 为了解决上述问题， 在实现高压 LED芯片时， 需要寻求一种能自动布局出 高压 LED芯片内的微晶粒单元之间的深沟槽的工艺方 法。 但是， 在实际的实施 过程中仍然存在相当大的壁垒， 亟待引进能有效改善上述缺陷的新方法， 以解 决高压 LED芯片内深沟槽制作成本高及深沟槽间绝缘隔 离介质层和互联电极层 的连续性与致密性不佳的问题。

发明内容

本发明的目的是提供一种隔离深沟槽及高压 LED芯片的制造方法， 以降低 高压 LED芯片内隔离深沟槽制作的成本，及提高高压 LED芯片内隔离深沟槽间 绝缘隔离介质层和互联电极层的连续性与致密 性。 为解决上述问题,本发明提供了一种隔离深沟� �的制造方法，包括如下步骤： 提供一衬底，在所述衬底表面形成一掩膜层， 通过刻蚀在所述掩膜层中形成 多个相互隔离的窗口， 每个所述窗口底部暴露出衬底； 通过外延侧向过生长，在各窗口内及窗口周围 的部分掩膜层上分别形成外延 结构， 每个外延结构具有下宽上窄的梯形截面， 且相邻外延结构之间的间隙构 成第一深沟槽， 所述外延结构由下至上依次包括 N型氮化物层、 多量子阱层、 P 型氮化物层；

对各个外延结构进行刻蚀，在每个外延结构的 两侧分别形成第一台阶和第二 台阶， 所述第一台阶和第二台阶均贯穿 P型氮化物层、 多量子阱层， 停止在掩 膜层上的 N型氮化物层中，在相邻外延结构之间的掩膜� �上方形成隔离深沟槽。

可选地，所述第一深沟槽的宽度、侧壁倾斜度 及宽深比通过掩膜层的图案宽 度、 厚度及 LED结构外延侧向过生长工艺参数进行调整。

可选地，所述掩膜层的使用材料为二氧化硅或 氮化硅，通过等离子体增强化 学气相沉积工艺形成， 其厚度为 l〜4um。 可选地， 在所述 N型氮化物层上形成所述第一台阶和第二台阶� �步骤中， 还包括： 同步刻蚀部分掩膜层。

为了进一步达到本发明的目的， 本发明还提供了一种高压 LED芯片的制造 方法， 包括如下步骤：

提供一衬底，在所述衬底表面形成一掩膜层， 通过刻蚀在所述掩膜层中形成 多个相互隔离的窗口， 每个所述窗口底部暴露出衬底；

通过外延侧向过生长，在各窗口内及窗口周围 的部分掩膜层上分别形成外延 结构， 每个外延结构具有下宽上窄的梯形截面， 且相邻外延结构之间的间隙构 成第一深沟槽， 所述外延结构由下至上依次包括 N型氮化物层、 多量子阱层、 P 型氮化物层；

对各个外延结构进行刻蚀，在每个外延结构的 两侧分别形成第一台阶和第二 台阶， 所述第一台阶和第二台阶均贯穿 P型氮化物层、 量子阱层， 停止在掩膜 层上的 N型氮化物层中， 形成多个微晶粒单元， 并在相邻微晶粒单元之间的掩 膜层上方形成隔离深沟槽， 所述每个微晶粒单元至少包括一外延结构及该 外延 结构下方的衬底；

在各个外延结构的顶部中央形成电流扩散层； 在所述掩膜层和第二台阶的表面及第二台阶至 电流扩散层之间的区域表面 上形成隔离介质层， 所述隔离介质层还延伸至电流扩散层并覆盖电 流扩散层的 部分表面；

在相邻的微晶粒单元之间的隔离介质层上、起 始的微晶粒单元紧邻顶部隔离 介质层的部分电流扩散层上以及结尾的微晶粒 单元的部分第一台阶上制作互联 电极层， 所述相邻的微晶粒单元之间的互联电极层的一 端还延伸至第一台阶并 覆盖第一台阶的部分表面， 另一端还延伸至电流扩散层并覆盖电流扩散层 的部 分表面， 从而实现所述多个微晶粒单元的首尾串联； 在起始的微晶粒单元的 P型氮化物层上的互联电极层上制作 P电极， 在结 尾的微晶粒单元的 N型氮化物层上的互联电极层上制作 N电极，形成高压 LED 芯片。 可选地，所述第一深沟槽的宽度、侧壁倾斜度 及宽深比通过掩膜层的图案宽 度、 厚度及 LED结构外延侧向过生长工艺参数进行调整。 可选地， 所述高压 LED芯片结构表面还沉积有钝化层。 可选地，所述掩膜层的使用材料为二氧化硅或 氮化硅，通过等离子体增强化 学气相沉积工艺形成， 其厚度为 l〜4um。 可选地， 在所述 N型氮化物层上形成所述第一台阶和第二台阶� �步骤中， 还包括： 同步刻蚀部分掩膜层。

可选地， 所述电流扩散层使用的材料为氧化铟锡。 可选地，在所述外延结构的顶部中央形成电流 扩散层的过程为：在所述外延 结构的 P型氮化物层上蒸镀氧化铟锡后， 再刻蚀去除所述外延结构的 P型氮化 物层周边上的部分氧化铟锡， 再釆用退火工艺形成透明电流扩散层。 可选地， 所述隔离介质层釆用等离子体增强化学气相沉 积工艺形成。 可选地， 沿至少一个隔离深沟槽进行激光划片， 将所述高压 LED芯片分组 切割并进行大功率芯片式封装， 形成大功率 LED芯片。 可选地，所述高压 LED芯片内串联的微晶粒单元的个数根据高压 LED芯片 的电压值而确定。 由上述技术方案可见， 与传统通用的高压 LED芯片内微晶粒单元之间的深 沟槽的制造工艺相比， 本发明公开的高压 LED芯片隔离沟槽的制造方法， 是在 蓝宝石衬底上沉积掩膜层， 并运用光刻、 刻蚀工艺在掩膜层中形成多个互相隔 离的窗口， 每个窗口底部暴露出衬底， 接着对保留掩膜层的蓝宝石衬底， 在其 各窗口内及各窗口周围的部分掩膜层上外延侧 向过生长形成外延结构， 由于在 掩膜层上形成上宽下窄的梯形截面， 因此， 可通过相邻外延结构之间的间隙形 成第一深沟槽并通过第一深沟槽将外延结构隔 离成所需的高压 LED晶片的微晶 粒单元， 且通过掩膜层的图案宽度、 厚度和 LED结构外延侧向过生长工艺参数 的调节， 可得到不同宽度、 侧壁倾斜度以及宽深比的第一深沟槽结构特征 ， 并 在此基础上进行后续工艺，形成高压 LED芯片 ,所述高压 LED芯片包括通过第 一深沟槽自动隔离的多个串联的微晶粒单元。 正是因为外延结构生长运用了外 延侧向过生长技术， 高压 LED隔离深沟槽在外延生长中自动形成， 无须传统工 艺的多次 ICP刻蚀， 运用于高压 LED芯片隔离深沟槽的制作方法亦可运用于其 它多颗 LED互联集成的发光二极管芯片中。

附图说明

图 1为本发明的隔离深沟槽的制造方法流程图； 图 2是本发明的高压 LED芯片的制造方法流程图； 图 3a至图 3j是本发明的高压 LED芯片的制造方法中各步骤的结构示意图。

具体实施方式

为使本发明的上述目的、 特征和优点能够更加明显易懂， 下面结合附图对 本发明的具体实施方式做伴细的说明。 在下面的描述中阐述了很多具体细节以便于充 分理解本发明。 但是本发明 能够以很多不同于在此描述的其它方式来实施 ， 本领域技术人员可以在不违背 本发明内涵的情况下做类似推广， 因此本发明不受下面公开的具体实施的限制。 其次， 本发明利用示意图进行详细描述， 在详述本发明实施例时， 为便于 说明， 表示芯片结构的剖面图会不依一般比例作局部 放大， 而且所述示意图只 是实例， 其在此不应限制本发明保护的范围。 此外， 在实际制造中应包含长度、 宽度及深度的三维空间尺寸。 下面以图 1所示的方法流程为例， 结合附图 3a至 3e, 对隔离深沟槽的制造 方法进行伴细 4笛述：

S100: 提供一衬底， 在所述衬底表面形成一掩膜层， 通过刻蚀在所述掩膜 层中形成多个相互隔离的窗口， 每个所述窗口底部暴露出衬底。 参见图 3a, 提供一衬底 200, 所述衬底 200为蓝宝石衬底， 该蓝宝石衬底为 清洗后的衬底。 在所述衬底 200上通过等离子体增强化学气相沉积工艺形成 厚 度为 l〜4um的掩膜层 202, 所述掩膜层 202的使用材料为二氧化硅或氮化硅。 然后， 参见图 3b, 通过光刻、 刻蚀工艺在所述掩膜层 202中形成多个相互隔离 的窗口 204, 每个所述窗口 204底部暴露出所述衬底 200, 在各个相邻窗口间保 留的掩膜层 202 用以后续工艺制作隔离深沟槽。 其中， 窗口开设的数目及位置 可以根据实际高压 LED芯片的要求， 进行预先设定， 本实施例中的各窗口可以 为阵列布局， 参见图 3c, 图 3c为图 3b的斜视图。

S 101： 通过外延侧向过生长（ Epitaxy Lateral Overgrowth, ELOG ) , 在各窗口 内及窗口周围的部分掩膜层上分别形成外延结 构， 每个外延结构具有下宽上窄 的梯形截面， 且相邻外延结构之间的间隙构成第一深沟槽， 所述外延结构由下 至上依次包括 Ν型氮化物层、 多量子阱层、 Ρ型氮化物层。

参见图 3d, 通过外延侧向过生长， 在各窗口 204内及窗口 204周围的部分 掩膜层 202上分别形成外延结构 212, 所述外延结构 212由下至上依次包括 Ν 型氮化物层 206、 多量子阱层 208、 Ρ型氮化物层 210。

釆用外延侧向过生长所形成的外延结构 212 的生长过程为， 首先在各窗口 内生长， 然后再横向生长于各窗口周围的部分掩膜层 202上并在掩膜层 202上 形成下宽上窄的梯形截面， 并可通过相邻外延结构 212之间的间隙形成第一深 沟槽 214, 所述第一深沟槽 214为上宽下窄，便于后续工艺改善隔离深沟槽 表面 沉积的隔离介质层及互联电极层的台阶覆盖率 ； 并可通过自动形成的第一深沟 槽 214将各外延结构 212隔离成所需要的高压 LED芯片的微晶粒单元 227i, i = 1 , 2, ...... , Ν, Ν为自然数。 其中， 通过所述掩膜层 202的宽度、 厚度和外 延侧向过生长的工艺参数的调节， 可得到沟槽宽度、 沟槽侧壁倾斜度以及宽深 比不同的第一深沟槽 214结构特征。

S102: 对各个外延结构进行刻蚀， 在每个外延结构的两侧分别形成第一台 阶和第二台阶， 所述第一台阶和第二台阶均贯穿 ρ型氮化物层、 量子阱层， 停 止在掩膜层上的 Ν型氮化物层中， 在相邻外延结构之间的掩膜层上方形成隔离 深沟槽。

参见图 3e, 在每个所述外延结构 212上先沉积光刻胶， 并釆用光刻工艺形 成图案化的光刻胶 216, 然后， 参见图 3f, 以图案化的光刻胶 216为掩模， 釆用 ICP工艺对各个外延结构 212进行刻蚀，在每个外延结构 212的两侧分别形成第 一台阶 218和第二台阶 220, 在形成第一台阶 218和第二台阶 220的同时， 形成 多个微晶粒单元 227i ( i = 1 , 2, , N, N为自然数）， 并且在微晶粒单元 227i 之间的掩膜层 204上方， 自动通过所述第一深沟槽 214形成上宽下窄的隔离深 沟槽 221。 所述第一台阶 218和第二台阶 220均贯穿 P型氮化物层 210、 量子阱 层 208, 停止在掩膜层 202上的 N型氮化物层 206中， 所述每个微晶粒单元包 括进行蚀刻后的一外延结构及该外延结构下方 的衬底， 所述该外延结构下方的 衬底的形状只要能完全支撑在其上方的 LED芯片进行工作就可以。 当然， 所述 每个微晶粒单元还可以包括与该外延结构 212两侧相连的部分掩膜层。由于 ICP 刻蚀工艺具有高度各向异性的刻蚀特点， 因此可以对刻蚀的表面形貌进行良好 的保形， 也就是说， 使得第一台阶 218和第二台阶 220间的外延结构 212的梯 形截面的部分倾斜侧壁得以保形， 因此， 所述第一台阶 218和第二台阶 220除 了分别具有一个水平台阶表面， 还包括被保形的部分梯形截面的倾斜侧壁。 并且， 在后续工艺中， 需要在所述第一台阶 218 的水平台阶表面上制作 N 电极， 而无需在所述第二台阶 220 的水平台阶表面上制作电极， 因此， 所述第 一台阶 218的水平台阶表面应该比所述第二台阶 220的水平台阶表面宽， 且所 述第二台阶 220的水平台阶表面的宽度也不易过宽， 以避免过多的刻蚀 P型氮 化物层、 多量子阱层、 N型氮化物层， 而影响取光效率。 其中， 在进行 ICP刻蚀时， 在所述 N型氮化物层 206上形成所述第一台阶 218和第二台阶 220的过程中， 还可以同步刻蚀部分掩膜层 202。 为了进一步达到本发明的目的， 还提出一种高压 LED芯片的制造方法， 结 合附图 3a至 3j , 对高压 LED芯片的制造方法进行详细描述：

S200: 提供一衬底， 在所述衬底表面形成一掩膜层， 通过刻蚀在所述掩膜 层中形成多个相互隔离的窗口， 每个所述窗口底部暴露出衬底。 参见图 3a至 3b, 具体内容参见隔离深沟槽的制造方法的 S100, 在此不再 S201 : 通过外延侧向过生长， 在各窗口内及窗口周围的部分掩膜层上分别 形成外延结构， 每个外延结构具有下宽上窄的梯形截面， 且相邻外延结构之间 的间隙构成第一深沟槽， 所述外延结构由下至上依次包括 N型氮化物层、 多量 子阱层、 P型氮化物层。 参见图 3d, 具体内容参见隔离深沟槽的制造方法的 S101 , 在此不再——赘 述。

S202: 对各个外延结构进行刻蚀， 在每个外延结构的两侧分别形成第一台 阶和第二台阶， 所述第一台阶和第二台阶均贯穿 P型氮化物层、 多量子阱层， 停止在掩膜层上的 N型氮化物层中， 形成多个微晶粒单元， 并在相邻微晶粒单 元之间的掩膜层上方形成隔离深沟槽， 所述每个微晶粒单元至少包括一外延结 构及该外延结构下方的衬底。 参见图 3e, 具体内容参见隔离深沟槽的制造方法的 S102, 在此不再一一赘 述。

S203： 在各个外延结构的顶部中央形成电流扩散层。 参见图 3g, 去除图案化的光刻胶后， 在所述外延结构 212上先蒸镀氧化铟 锡（ITO ), 然后， 在 ITO上沉积光刻胶（图中未示）， 釆用光刻工艺形成图案化 的光刻胶， 以图案化的光刻胶为掩膜， 结合化学腐蚀方法， 去除所述外延结构 212周边上的部分氧化铟锡， 形成图案化的 ITO, 最后， 釆用退火工艺提高其高 透射率，从而在所述外延结构的顶部中央形成 透明的电流扩散层 222。 所述电流 扩散层 222 的形成有助于对流过的电流进行分流， 緩解了电流密度拥挤效应， 并在后续工艺中形成的高压 LED芯片表面进行散热处理。

S204: 在所述掩膜层和第二台阶的表面及第二台阶至 电流扩散层之间的区 域表面上形成隔离介质层， 所述隔离介质层还延伸至电流扩散层并覆盖电 流扩 散层的部分表面。

参见图 3h, 釆用等离子体增强化学气相沉积（Plasma Enhanced Chemical Vapor Deposition , PECVD )工艺在上述结构表面上沉积隔离介质层， 然后， 在 所述隔离介质层上沉积光刻胶（图中未示）， 釆用光刻工艺形成图案化的光刻胶， 以图案化的光刻胶为掩膜， 结合化学腐蚀方法， 刻蚀未被光刻胶所覆盖的隔离 介质层， 从而在第一台阶 218 的被保形的部分梯形截面的斜坡侧壁、 所述掩膜 层 202的表面、 第二台阶 220的表面及第二台阶 220至电流扩散层 222之间的 区域表面上形成隔离介质层 224，并且所述隔离介质层 224还需要延伸至电流扩 散层 222并覆盖电流扩散层的部分表面， 所述隔离介质层 224可以为氧化硅。

通过所述隔离介质层 224可以对后续形成的高压 LED芯片中的各相邻微晶 粒单元进行绝缘隔离。

S205: 在相邻的微晶粒单元之间的隔离介质层上、 起始的微晶粒单元紧邻 顶部隔离介质层的部分电流扩散层上以及结尾 的微晶粒单元的部分第一台阶上 制作互联电极层， 所述相邻的微晶粒单元之间的互联电极层的一 端还延伸至第 一台阶并覆盖第一台阶的部分表面， 另一端还延伸至电流扩散层并覆盖电流扩 散层的部分表面， 从而实现所述多个微晶粒单元的首尾串联。 参见图 3i, 在上述结构表面上沉积图案化的光刻胶后， 先蒸镀金属， 再运 用剥离 （Lift-off ) 工艺去除图案化的光刻胶， 在相邻的微晶粒单元之间的所述 隔离介质层 224、 起始的微晶粒单元紧邻顶部隔离介质层的部分 电流扩散层 222 上及结尾的微晶粒单元的部分第一台阶 218上得到互联电极层 226并对其进行 退火工艺， 所述相邻的微晶粒单元之间的互联电极层 226 的一端还延伸至第一 台阶 218并覆盖第一台阶 218的部分表面， 另一端还延伸至电流扩散层 222并 覆盖电流扩散层 222的部分表面， 从而实现所述多个微晶粒单元 227i的首尾串 联。 S206: 在起始的微晶粒单元的 P型氮化物层上的互联电极层上制作 P电极， 在结尾的微晶粒单元的 N型氮化物层上的互联电极层上制作 N电极， 形成高压 LED芯片。 参见图 3j, 在起始的微晶粒单元 2271 ( i = 1 ) 的 P型氮化物层 210上的互 联电极层 226上制作 P电极 228, 同步在结尾的微晶粒单元 227N ( i = N ) 的 N 所述高压 LED芯片包括多个首尾串联的微晶粒单元 227i, 且高压 LED 的各个 微晶粒单元 227i是通过自动形成的隔离深沟槽 221进行隔离的。 所述高压 LED 芯片可以根据自身电压值不同而串联不同数目 的微晶粒单元 227i, 从而获得实 际产生所需要的高压 LED芯片。 例如， 需要获得 330V (伏 )的高压 LED芯片， 由于一般微晶粒单元的电压值为 3.3V左右， 因此， 通过串联数目为 100的微晶 粒单元形成需要的高压 LED芯片； 如需要获得 445V的高压 LED芯片， 通过串 联数目为 150的微晶粒单元形成需要的高压 LED芯片， 依次类推， 在此不再一 一赘述。

其中， 制作互联电极层 226、 P电极 228和 N电极 230的材料可以为铬金 ( Cr/Au )合金、 或铬铂金合金（Cr/Pt/Au )、 或镍金 (Ni/Au)合金、 或其他金属。

由于通过所述第一深沟槽 214形成的上宽下窄的隔离深沟槽 221 , 因此， 提 高了隔离深沟槽 221表面沉积隔离介质层 224及互联电极层 226的台阶覆盖率， 使高压 LED芯片内隔离深沟槽 221间绝缘隔离介质层 224和互联电极层 226的 连续性与致密性得以提高， 从而改善互联性能。

当然， 在所述高压 LED芯片结构表面还可以沉积钝化层 232, 以避免互联 电极层 226的损坏。 此外， 还可以对相邻敖晶粒单元 227i之间的所述掩膜层 202上方的隔离深 沟槽 221进行激光划片， 以将所述高压 LED芯片分组切割并进行大功率芯片式 封装， 形成大功率 LED芯片。 由上述技术方案可见， 与传统通用的高压 LED芯片内微晶粒单元之间的深 沟槽的制造工艺相比， 本发明公开的高压 LED芯片隔离沟槽的制造方法， 是在 蓝宝石衬底上沉积掩膜层， 并运用光刻、 刻蚀工艺在掩膜层中形成多个互相隔 离的窗口， 每个窗口底部暴露出衬底， 接着对保留掩膜层的蓝宝石衬底， 在其 各窗口内及各窗口周围的部分掩膜层上外延侧 向过生长形成外延结构， 由于在 掩膜层上形成上宽下窄的梯形截面， 因此， 可通过相邻外延结构之间的间隙形 成第一深沟槽， 并通过第一深沟槽形成的隔离深沟槽将外延结 构隔离成所需的 高压 LED晶片的微晶粒单元， 且通过掩膜层的图案宽度、 厚度和外延侧向过生 长工艺参数的调节， 可得到不同宽度、 侧壁倾斜度以及宽深比的第一深沟槽结 构特征， 并在此基础上进行后续工艺， 形成高压 LED芯片， 所述高压 LED芯片 包括通过隔离深沟槽自动隔离的多个串联的微 晶粒单元。 正是因为外延结构生 长运用了外延侧向过生长技术， 高压 LED隔离深沟槽在外延生长中自动形成， 无须传统工艺的多次 ICP刻蚀， 运用于高压 LED芯片隔离深沟槽的制作方法亦 可运用于其它多颗 LED互联集成的发光二极管器件中。 本发明虽然以较佳实施例公开如上， 但其并不是用来限定权利要求， 任何 本领域技术人员在不脱离本发明的精神和范围 内， 都可以做出可能的变动和修 改， 因此本发明的保护范围应当以本发明权利要求 所界定的范围为准。