Mikromechanische Sensorvorrichtung mit beweglichem Gate und entsprechendes Herstellungsverfahren

Die Erfindung betrifft eine mikromechanische Sensorvorrichtung mit beweglichem Gate und ein entsprechendes Herstellungsverfahren.

Stand der Technik

Obwohl auch beliebige mikromechanische Bauelemente anwendbar sind, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand von

Bauelementen auf Siliziumbasis erläutert.

Mikromechanische Sensorvorrichtungen, zum Beispiel Inertialsensoren, werden meist mittels kapazitivem oder piezoresistivem Wandler realisiert. Obwohl schon seit geraumer Zeit verfügbar, gibt es keine Sensoren mit beweglichem Gate am Markt. Ein wesentlicher Grund hierfür ist die Herstellung des Wandlerelements, insbesondere die Bereitstellung eines geeigneten Opferschichtprozesses. Üblicherweise wird in der Mikromechanik als Opferschicht Siliziumoxid verwendet. Hierdurch liegen jedoch der Kanalbereich und die Source / Drain-Kontakte offen und ungeschützt vor, da bei Entfernen der Opferschicht auch zwangsläufig das Gateoxid mitentfernt wird. Der Kanalbereich liegt dann ungeschützt frei, und ebenso die PN-Übergänge zwischen Source / Drain- und

Kanalbereich. Als Resultat werden Oberflächendefekte erzeugt, die den Betriebsbereich des Transistors beeinflussen bzw. zu einer Drift bzw. einem Rauschen führen und die Eignung als zuverlässiges Sensorelement herabsetzen.

Die EP 0 990 91 1 A1 beschreibt einen mikromechanischen Sensor auf der Basis des Feldeffekttransistors mit einem beweglichen Gate, welches in einer Richtung parallel zur Substratoberfläche beweglich ist, wobei die Bewegung des Gates in diese Richtung zu einer Vergrößerung oder Verkleinerung des vom Gate überlappten Kanalbereichs in mindestens einem MOSFET führt. Offenbarung der Erfindung

Die Erfindung schafft eine mikromechanische Sensorvorrichtung mit beweglichem Gate nach Anspruch 1 und ein entsprechendes Herstellungsverfahrenmehrschichtsystem nach Anspruch 6.

Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche. Vorteile der Erfindung

Die der vorliegenden Erfindung zugrunde liegende Idee besteht in der Nutzung einer selektiv zur Gateisolationsschicht entfernbaren Opferschicht, z.B. einer Silizium- Opferschicht, zur Freistellung der beweglichen Gate-Elektrode. Vorteilhafterweise wird das Gate-Polysilizium oder ein Polysilizium, welches in einem CMOS-Prozess zur Erzeugung von Widerständen oder Kapazitäten genutzt wird, als Opferschicht verwendet. Somit kann bei CMOS-Integration eine maximale Synergie genutzt werden, da als Opferschicht eine im CMOS-Prozess vorhandene Schicht verwendet werden kann.

Bei Vorhandensein von zwei Polysiliziumschichten kann die untere Polysiliziumschicht als Opferschicht und die obere Polysiliziumschicht als Gate-Elektrode verwendet werden. Im Falle eines Prozesses mit einer Polysiliziumschicht wird die Gate-Elektrode aus Metall (Via oder unterste Metall-Lage) realisiert.

Die Opferschicht wird vorzugsweise mittels SF ₆ , CIF ₃ oder XeF ₂ entfernt. Diese typischen Silizium-Ätzmedien weisen z.B. eine hohe Selektivität gegenüber Si0 ₂ als

Gateisolationsschicht auf.

Die Erfindung ermöglicht, dass durch die vorgeschlagene Opferschicht der Kanalbereich sowie die Source- / Drain-Bereiche mittels eines thermischen Oxids vor äußeren

Einflüssen vollständig geschützt sind. Diese dotierten Halbleiterbereiche können daher im selben Zustand belassen werden, wie dies üblicherweise im CMOS-Prozess der Fall ist. Thermische Oxide ermöglichen im Fall von Siliziumsubstraten die Realisierung nahezu perfekter Grenzflächen und damit minimaler Defekte. Diese Defekte, die im Fall einer konventionellen Oxid-Opferschicht generiert werden würden, treten erfindungsgemäß nicht negativ auf. Als Opferschicht kann alternativ auch eine SiGe- oder Ge-Schicht verwendet werden. Diese kann entweder durch den CMOS-Prozess bereitgestellt werden oder aber auf den Kanalbereich separat abgeschieden werden. Da SiGe oder Ge mit geringem

Temperaturbudget abgeschieden werden kann, beispielsweise ca. 400°C, wird der CMOS-Prozess, insbesondere das Frontend (Diffusionen), nicht beeinträchtigt. Die Opferschicht aus Si bzw. SiGe bzw. Ge kann mittels PVD- oder LPCVD-Prozessen aufgebracht werden. Standard-CMOS-Prozesse stellen in der Regel ein oder zwei LPCVD-Polysiliziumschichten bereit. Die Opferschicht kann dotiert oder undotiert abgeschieden werden. Typische Dicken liegen im Bereich zwischen 50 und 5.000 nm, vorzugsweise 200 bis 500 nm.

Kurze Beschreibung der Zeichnungen Weitere Merkmale und Vorteile der vorliegenden Erfindung werden nachfolgend anhand von Ausführungsformen mit Bezug auf die Figuren erläutert.

Es zeigen: Fig. 1 a)-c) schematische Querschnitts-Ansichten zur Erläuterung einer

mikromechanischen Sensorvorrichtung mit beweglichem Gate und eines entsprechendes Herstellungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung. Ausführungsformen der Erfindung

In den Figuren bezeichnen gleiche Bezugszeichen gleiche bzw. funktionsgleiche

Elemente. In Figur 1 bezeichnet Bezugszeichen 1 ein Silizium-Substrat mit einem

Feldeffekttransistor (FET) 2, welcher einen Kanalbereich K und Source- / Drain-Bereiche aufweist, wobei letztere in Figur 1 a bis c nicht erkennbar sind, da diese Figuren einen Schnitt durch den Kanalbereich K zeigen. Die Oberfläche des Silizium-Substrats 1 ist durch ein thermisches Oxid (Gateoxid / LOCOS) 3 bedeckt. Darüber befindet sich der Backendstapel des CMOS-Prozesses, in dessen Umgebung der Sensor realisiert ist. Bezugszeichen 4 bezeichnet eine dielektrische Isolationsschicht, z.B. eine Oxidschicht. Eine erste Polysiliziumschicht 5 dient als Opferschicht und ist mit einer thermischen Oxidschicht 6 bedeckt. Darüber befindet sich eine zweite Polysiliziumschicht 7, die als beweglich zu gestaltende Gate-Elektrode dient. Ein elektrischer Anschluss erfolgt über Zwischenmetallvias 8 und eine Metalllage 9 im Backendstapel. Als Vias 8 werden typischerweise Wolfram-Plugs eingesetzt. Eine Alternative sind Cu-Vias in so genannten Damascene-Prozessen (Cu-basierte Halbleiterprozesse mit typischerweise ab 90 nm Strukturbreite).

Ausgehend vom Prozesszustand gemäß Figur 1 a wird ein anisotropes Oxid-Ätzen der dielektrischen Schicht 4 und der thermischen Oxidschicht 6 durchgeführt, um einen Zugang zur ersten Polysiliziumschicht 5 durch ein Zugangsloch 10 zu schaffen. Das Zugangsloch 10 liegt seitlich versetzt zum Feldeffekttransistor 2 mit dem beweglich zu machenden Gate aus der zweiten Polysiliziumschicht 7. Das Ätzen der Opfer-Polysiliziumschicht 5 erfolgt durch das Durchgangsloch 10 mittels SF ₆ , CIF ₃ bzw. XeF ₂ o.ä. in Form eines Gasphasenätzens. Das Gateoxid 3 und die thermische Oxidschicht 6 werden durch diesen Opferschicht-Ätzprozess nicht geschädigt. Der Feldeffekttransistor 2 bleibt somit vollständig unberührt und intakt. Vorzugsweise findet als Ätzprozess ein plasmaloser Prozess Anwendung, um eine Aufladung des Gates 7 bzw. des Gateoxids 3 zu vermeiden.

Zur Freistellung des Gates 7 wird somit ein Hohlraum 1 1 geschaffen, ohne die

Transistoreigenschaften zu stören. Hierdurch wird der bewegliche Teil des Sensors (Masse, Federn, Gate) freigestellt.

Im Anschluss an den in Figur 1 c gezeigten Prozesszustand folgen nicht-dargestellte Standardprozesse zum Bonden eines Kappenwafers usw.

Die Erfindung ist besonders vorteilhaft anwendbar für kleinbauende und kostengünstige hochsensitive und robuste MEMS-Sensoren, wie zum Beispiel Inertialsensoren,

Drucksensoren, I mager, etc. Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt. Insbesondere sind die genannten Materialien und Topologien nur beispielhaft und nicht auf die erläuterten Beispiele beschränkt.

Obwohl bei der beschriebenen Ausführungsform ein CMOS-Prozess mit zwei

Polysiliziumschichten verwendet wurde, ist es auch vorstellbar einen Prozess mit einer einzigen Polysiliziumschicht zu verwenden. Hier würden die unterste Metalllage oder die Vias zwischen unterster Metalllage und Polysiliziumschicht die bewegliche Gate-Elektrode bilden.