[0001] 本发明涉及半导体器件， 特别是涉及一种图形化栅结构的微波晶体管及 其制备 方法。

背景技术

[0002] 高电子迁移率晶体管 (HEMT)包括衬底、 缓冲层、 沟道层、 势垒层及设置于势 垒层上的源极、 漏极和栅极等结构， 是利用沟道层和势垒层之间的异质结界面 存在的二维电子气层 (2-2DEG) , 在源极和漏极之间通过改变栅极加压控制 2-DEG 的电子浓度， 从而控制工作状态。 HEMT是新一代的晶体管， 由于其优异的性能 成为高频、 高压、 高温和大功率应用方面的首选。

技术问题

[0003] 目前， 基于普通的 HEMT结构， 微波器件的频率性能的提升主要依赖于减小栅 长， 现在的技术已经实现了栅长 30-50nm的器件。 而一般情况下势垒层的厚度在 20nm左右。 因此， 在这个尺度下， 面临着器件短沟道效应带来的巨大挑战， 这 会限制器件的输出功率。 为了增强器件的栅控能力、 抑制短沟道效应， 一是采 用凹槽栅工艺， 即将栅极区域的势垒层整体减薄， 缩短栅极到二维电子气沟道 的距离， 从而使栅极对二维电子气沟道的控制能力增强 。 但是随着势垒层厚度 的减小， 导电沟道中二维电子气的密度也会随着降低， 限制器件的最大输出功 率。 另一个方法是基于沟道阵列的结构设计， 即将栅极下方部分区域的势垒层 完全去除， 并通过将栅金属覆盖在沟道的顶部和两边的侧 壁形成环栅结构， 实 现栅极对导电沟道的三维控制， 从而增强了对沟道的调制能力。 但由于栅极下 方部分导电区域被去除， 去除的这部分区域不能参与导电， 降低了器件的导电 能力， 从而影响器件的输出功率。 还有一种方法是外延结构的设计， 即在沟道 下方生长一层不同于势垒层组份的背势垒层， 从沟道下方增强对沟道内二维电 子气的束缚作用， 抑制器件的短沟道效应。 但是这对外延工艺提出了非常高的 要求， 因为不同半导体晶体材料具有不同的生长温度 ， 温度的频繁切换会影响 外延材料最后的质量。 上述方法均无法较好的解决存在的问题。

问题的解决方案

技术解决方案

[0004] 本发明的目的在于克服现有技术之不足， 提供一种图形化栅结构的微波晶体管 及其制备方法。

[0005] 本发明解决其技术问题所采用的技术方案是： 一种图形化栅结构的微波晶体管 ， 由下至上包括衬底、 缓冲层、 沟道层及势垒层， 势垒层上设置有源极、 漏极 及栅极， 且栅极位于源极和漏极之间； 所述势垒层于源极和漏极之间具有一图 形化区域， 所述图形化区域内设置有复数个由势垒层表面 沿厚度方向部分下凹 形成的凹槽； 所述栅极覆设于所述图形化区域上， 且栅极长度大于该些凹槽于 所述栅极长度方向上的长度以完全覆盖该些凹 槽。

[0006] 优选的， 该些凹槽占所述栅极覆盖的图形化区域面积的 25%〜75%。

[0007] 优选的， 该些凹槽是条形结构且等距离间隔平行排列。

[0008] 优选的， 所述栅极于所述复数个凹槽底部的厚度与于所 述势垒层表面的厚度相 同。

[0009] 优选的， 所述复数个凹槽的侧壁由凹槽幵口向底部方向 向内倾斜 0〜60度， 所 述栅极覆盖所述复数个凹槽的侧壁。

[0010] 优选的， 所述沟道层和势垒层为可形成异质结的半导体 材料制成； 所述源极、 漏极及栅极由金属制成且源极和漏极与势垒层 形成欧姆接触， 栅极与势垒层形 成肖特基接触。

[0011] 一种上述图形化栅结构的微波晶体管的制备方 法包括以下步骤：

[0012] (1)于一衬底上依次形成缓冲层、 沟道层及势垒层；

[0013] (2)于势垒层表面上形成源极和漏极；

[0014] (3)于源极和漏极之间定义一图形化区域， 蚀刻所述图形化区域的势垒层形成所 述复数个凹槽；

[0015] (4)于所述图形化区域上形成栅极， 且栅极长度大于该些凹槽于所述栅极长度方 向上的长度以完全覆盖所述复数个凹槽。

[0016] 优选的， 步骤 (2)具体包括以下子步骤： [0017] 通过电子束蒸镀的方法于所述势垒层表面的两 个区域分别蒸镀上 Ti/Al/Ni/Au多 金属层， 其中所述 Ti/Al/Ni/Au的厚度分别是 20/150/50/100nm;

[0018] 于 800-950°C下退火 20-45秒形成欧姆接触， 形成所述源极和漏极。

[0019] 优选的， 步骤 (3)中， 是通过干法蚀刻和 /或湿式蚀刻的方式形成该些凹槽。

[0020] 优选的， 步骤 (4)中， 所述栅极是金属， 通过磁控溅镀、 离子蒸镀或电弧离子蒸 镀的方法沉积于所述图形化区域上并与势垒层 形成肖特基接触。

发明的有益效果

有益效果

[0021] 1.本发明在源极和漏极之间设置一图形化区域� �� 图形化区域内设置复数个由势 垒层表面沿厚度方向部分下凹形成的凹槽， 栅极设置于图形化区域上且栅极长 度大于凹槽于栅极长度方向上的长度以完全覆 盖该些凹槽， 一方面借由凹槽的 设置增强器件的栅控能力， 抑制短沟道效应； 另一方面栅极下方原始的异质结 构得到了保留， 避免导电能力的降低及二维电子气密度的下降 ， 从而在实现抑 制短沟道效应的同吋保证了器件的电流输出能 力， 提升了微波器件的频率性能

[0022] 2.栅极覆盖于凹槽的底部及侧壁上， 形成环形栅结构， 由底部及侧壁对二维电 子气沟道实现三维调控， 进一步增强了调制能力。

[0023] 3.制程简单常规， 无特殊工艺要求， 不影响外延材料的最终质量， 可控性强， 适于实际生产应用。

对附图的简要说明

附图说明

[0024] 图 1为本发明一实施例之俯视结构示意图；

[0025] 图 2为本发明一实施例之势垒层俯视结构示意图� �

[0026] 图 3为图 1中 A-A方向的截面示意图；

[0027] 图 4为图 1中 A'-A'方向的截面示意图

[0028] 图 5为图 1中 B-B方向的截面部分结构示意图。 本发明的实施方式

[0029] 以下结合附图及实施例对本发明作进一步详细 说明。 本发明的各附图仅为示意 以更容易了解本发明， 其具体比例可依照设计需求进行调整。 文中所描述的图 形中相对元件的上下关系， 在本领域技术人员应能理解是指构件的相对位 置而 言， 因此皆可以翻转而呈现相同的构件， 此皆应同属本说明书所揭露的范围。 此外， 图中所示的元件及结构的个数， 均仅为示例， 并不以此对数目进行限制 ， 实际可依照设计需求进行调整。

[0030] 参考图 1至图 5， 一实施例的图形化栅结构的微波晶体管由下至 上包括衬底 1、 缓冲层 2、 沟道层 3及势垒层 4， 势垒层 4上设置有源极 5、 漏极 6及栅极 7， 栅极 7 位于源极 5和漏极 6之间。 以源极至漏极方向栅极的跨度为栅极长度， 以栅极沿 源极和漏极延伸方向的跨度为栅极宽度， 通常认为栅极长度方向和栅极宽度方 向垂直。 势垒层 4于源极 5和漏极 6之间具有一图形化区域 L， 图形化区域 L内设置 有复数个由势垒层 4表面沿厚度方向部分下凹形成的凹槽 41。 栅极 7覆设于图形 化区域 L上， 且栅极长度大于该些凹槽 41于栅极长度方向上的长度以完全覆盖该 些凹槽 41。 于凹槽 41内， 栅极 7与二维电子气沟道的距离缩短， 提高了栅极对二 维电子气沟道的控制能力； 于凹槽外， 栅极下方的势垒层不变， 二维电子气的 密度以及势垒层的导电能力得到了保持， 从而保持了器件的输出功率。

[0031] 在本实施例中， 该些凹槽 41是条形结构， 幵口为长方形， 且沿栅极宽度方向等 距离间隔平行排列， 该些凹槽幵口的总面积占栅极 7覆盖的图形化区域面积的 25 %〜50%。 举例来说， 各凹槽 41的长度在 20nm〜40nm之间， 宽度与相邻凹槽的 间距相同或相近， 从而形成阵列式排布， 栅极长度在 30nm〜50nm之间， 两侧边 缘与凹槽两侧边缘之间具有一定距离， 从而实现了完全覆盖， 凹槽 41完全在栅 极 7的调控范围之内。 如果栅极 7不能完全将凹槽 41覆盖， 则栅极 7外的凹槽 41部 分所引起的 2-DEG降低不能被栅极 7所调控， 这会影响器件的电流密度， 从而影 响器件的输出功率。 此外， 条形凹槽阵列还可以是沿栅极长度方向排布， 或者 斜向排布， 或者多列并排等其他排布方式。 条形凹槽阵列的设置， 一方面整体 分布较为均匀， 从而使得电流相对均匀分布， 避免非均匀分布导致的局部电流 过大， 引起器件局部结温过高， 带来器件可靠性问题； 一方面便于加工。 此外 ， 根据实际需求， 凹槽亦可以是其他规则或不规则的形状， 其排布亦可以是有 序排布或者无序排布， 并不以此为限。

[0032] 各凹槽 41的侧壁 411由凹槽幵口向底部 412方向向内倾斜 0°〜60°， 栅极覆盖于 凹槽 41的侧壁 411和底部 412上， 于垂直的底部方向及斜向的侧壁方向同吋实现 对二维电子气沟道的调制， 形成了环栅效应。 倾斜的侧壁增大了器件的调控能 力， 进而提高了器件的频率性能。 栅极 7于凹槽底部 412的厚度与于势垒层 4表面 的厚度相同， 且由于倾斜侧壁的设置， 其弯折处均为钝角， 避免了尖角效应， 整体厚度趋于均匀， 并呈现与图形化区域相应的表面形貌， 性能均一而稳定。 举例来说， 势垒层的厚度为 20nm左右， 凹槽 41的深度为 10nm左右， 栅极的厚度 为 500nm， 可实现较好的协同作用。

[0033] 衬底及缓冲层为习知之材料及结构， 例如衬底可以是硅、 碳化硅及蓝宝石等。

缓冲层可以是 Al _x G _{a i} — _Χ Ν， 0≤χ≤1。 沟道层 3和势垒层 4为可形成异质结的半导体 材料形成， 例如 GaN/AlGaN， GaAs/AlGaAs等。 源极 5和漏极 6为金属并与势垒层 4之间形成欧姆接触， 栅极 7亦为金属并与势垒层 4之间形成肖特基接触。

[0034] 制备上述图形化栅结构的微波晶体管的方法， 是首先于衬底 1上依次形成缓冲 层 2、 沟道层 3及势垒层 4。 清洗该试片后在势垒层 4上形成源极 5和漏极 6， 具体 是使用电子束蒸镀机蒸镀上 Ti/Al/Ni/Au多金属层， 各层厚度分别是 20/150/50/100 nm， 然后放入快速退火机， 在 850°C下 30s退火形成欧姆接触， 从而形成了源极 和漏极。 此外， 源极和漏极亦可以是其他金属、 合金或叠层结构。 接着， 在源 极和漏极之间的势垒层上蚀刻凹槽， 可以通过干法蚀刻、 湿式蚀刻或两者相结 合的技术来实现。 干法蚀刻可用机台为 RIE、 ICP等， 且通过控制蚀刻的功率、 压力、 气氛等条件来控制凹槽的深度以及侧壁的倾斜 度。 湿式蚀刻可用氢氧化 钠、 氢氧化钾等溶液来进行， 并通过控制溶液的浓度、 蚀刻吋间等来控制凹槽 的深度以及侧壁的倾斜度。 再在图形化区域上沉积栅极， 栅极可以是金属， 通 过磁控溅镀、 离子蒸镀或电弧离子蒸镀的方法沉积于图形化 区域上并形成肖特 基接触。

[0035] 上述实施例仅用来进一步说明本发明的一种图 形化栅结构的微波晶体管及其制 备方法， 但本发明并不局限于实施例， 凡是依据本发明的技术实质对以上实施 例所作的任何简单修改、 等同变化与修饰， 均落入本发明技术方案的保护范围 内。