1 実施の形態1
 以下、本発明にかかる動画像符号化システ� ��について図面を用いて説明する。
  1.1 構成
 図1は、実施の形態1における動画像符号化� �ステム100の構成を示す機能ブロック図であ� �。

 図1に示すように、動画像符号化システム100 は、複数のカメラ(カメラ1a、1b、1c、1d)と、� �替装置2と、ビデオエンコーダ3とから構成さ れる。カメラ1a、1b、1c、1d(以下、カメラ1a、1 b、1c、1dをひとまとめにして「カメラ1」とい うこともある)、切替装置2、ビデオエンコー� ��3について順に説明する。
   1.1.1 カメラ1
 カメラ1は撮像により画像信号19a、19b、19c、 19d(以下、画像信号19a、19b、19c、19dをひとま� �めにして「画像信号19」ということもある)� �生成し、生成した画像信号19を出力する。カ メラ1により生成される画像信号19は、切替装 置2に出力される。

 カメラ1a、1b、1c、1dの各々は、互いに同� �して画像信号19a、19b、19c、19dをそれぞれ出� �する。例えば、カメラ1のうちの一のカメラ( 例えば、カメラ1a)が同期信号4(垂直同期信号� ��水平同期信号)を他のカメラと切替装置2に� �力し、他のカメラは、前記一のカメラから� �力される同期信号4を受信して、この同期信� ��4に同期して動作する。また、カメラ1a、1b� �1c、1dが撮影する動画像の画像サイズはカメ� ��1a、1b、1c、1dにおいて同一であるとする。

   1.1.2 切替装置2
 切替装置2は、カメラ1から画像信号19をそれ ぞれ受信して、受信した画像信号19をビデオ� ��ンコーダ3の入力インターフェース(画像信� �や同期信号の入力端子)に出力する。
 なお、ビデオエンコーダ3の、1の入力イン� �ーフェースには、複数のカメラの画像信号� �入力される。本実施形態では、カメラ1a、1b� ��1c、1dの4台のカメラにより生成される4つの� ��像信号が、ビデオエンコーダ3の1の入力イ� �ターフェースに入力される。そのため、切� �装置2は、カメラ1から受信した複数の画像信 号を順次切り替えてビデオエンコーダ3に出� �する。このとき、切替装置2は、16ライン(以� ��、「マクロブロックライン」という)の画像 信号を出力するたびに、出力する画像信号の 切替を行う。なお、マクロブロックラインと は、ビデオエンコーダ3による符号化の最小� �位となるラインの数である。

 切替装置2は、図1に示すように、バッファ5a 、5b、5c、5d(以下、バッファ5a、5b、5c、5dをひ とまとめにして「バッファ5」ということも� �る)と、制御回路6と、選択回路7とを備える� �
    1.1.2.1 バッファ5
 バッファ5は、カメラ1から出力される画像� �号19を一時的に記憶するFIFO(First In First Out) 型のバッファメモリである。図示するように 、カメラ1a、1b、1c、1dのそれぞれに対応して� ��ッファ5a、5b、5c、5dが設けられている。カ� �ラ1a、1b、1c、1dから出力される画像信号19a、 19b、19c、19dのそれぞれは、対応するバッファ 5a、5b、5c、5dに記憶される。

 また、バッファ5a、5b、5c、5dは、それぞ� �、マクロブロックラインの画像信号を記憶� �ることができるバッファメモリを2面備えて� ��るとする。2面あるバッファメモリのうち、 あるタイミングにおいては、一方はカメラ1� �らの画像信号19の記憶(すなわち、画像信号19 の書き込み)に用い、もう一方はビデオエン� �ーダ3への出力(すなわち、画像信号19の読み� ��し)に用いる。そして、マクロブロックライ ンの画像信号19の処理の都度、書き込みに用� ��るバッファメモリと読み出しに用いるバッ� ��ァメモリとを切り替える。つまり、書き込� ��が完了したバッファメモリから画像信号19� �読み出すとともに、読み出しが完了したバ� �ファメモリに画像信号19を書き込む。

    1.1.2.2 制御回路6
 制御回路6は、バッファ5のうち画像信号を� �み出す対象となるバッファを巡回的に切り� �えてビデオエンコーダ3へ画像信号を出力す� ��処理と、出力対象となる画像信号が切り替� ��るタイミングを示す切替制御信号を生成し� ��、ビデオエンコーダの同期信号入力端子に� ��替制御信号を出力する処理とを制御する。� ��の切替制御信号の出力により、ビデオエン� ��ーダ3では、入力される画像信号が切り替わ ったものとして各画像信号を区別して画像信 号の取り込みを行う。

 制御回路6は、具体的には、カメラ1a、1b、1c 、1dを同期させる同期信号4を一のカメラから 受信して、この同期信号に基づいて、バッフ ァ5のうち画像信号を読み出す対象となるバ� �ファを順に切り替える。
 図2は、制御回路6の詳細な構成を示す図で� �る。図2に示すように、制御回路6は、カメラ データ取り込み制御部31と、バッファ選択制� ��部32と、同期信号生成部33とからなる。

  (カメラデータ取り込み制御部31)
 カメラデータ取り込み制御部31は、2面備わ� ��ている各バッファメモリの、書き込みと読� ��出しの切り替えを制御する。この書き込み� ��読み出しの切り替えをバンク切り替えとい� ��。すなわち、2面構成のバッファメモリのう ち一方を書き込み、もう一方を読み出しに用 いている状態から、バンク切り替えによって 、書き込み用のバッファメモリが読み出し用 に切り替わり、読み出し用のバッファメモリ が書き込み用に切り替わる。

 図2に示すように、カメラデータ取り込み制 御部31は、一のカメラから同期信号4を受信す る。図2では、カメラのピクセルクロックをCA M_PCLK4pとし、垂直同期信号をCAM_V-SYNC4vとし、� ��平同期信号をCAM_H-SYNC4hとしている。
 各カメラから出力される画像信号において� ��ィールドが切り替わるタイミングは、CAM_V-S YNC4vにより検出することができる。そして、� ��インの切り替わりは、CAM_H-SYNC4hにより検出� ��ることができる。したがって、カメラデー� ��取り込み制御部31は、CAM_V-SYNC4vによりフィ� �ルドの切り替わりを検出することができ、CA M_H-SYNC4hにより、何ライン分の画像信号を受� �したかを検知することができる。

 CAM_H-SYNC4hにより切替装置2がマクロブロッ クラインの画像信号を受信したと検知すると 、バッファ5のバッファメモリ2面のうち一方� ��マクロブロックラインの画像信号が記憶さ� ��ていることとなるので、バンク切り替えが� ��要となる。カメラデータ取り込み制御部31� �、バッファ5に対してバッファ制御信号を出� ��してバッファ5のバンク切り替えを行う。こ のとき、バッファ制御信号をバッファ選択制 御部32へも出力する。

  (バッファ選択制御部32)
 バッファ選択制御部32は、読み出し対象の� �ッファを指定する読み出し制御信号を選択� �路7に出力することにより選択回路7を制御し て、各バッファから、順次、画像信号を読み 出してビデオエンコーダ3の1の入力インター� ��ェースに出力する。
 バッファ選択制御部32は、カメラデータ取� �込み制御部31からバッファ制御信号を受け付 ける。これにより、バッファ5a、5b、5c、5dに� ��それぞれマクロブロックラインの画像信号� ��記憶されていることとなるので、バッファ5 の、カメラデータ取り込み制御部31によるバ� ��ク切り替えにより読み出し用となったバッ� ��ァメモリからの読み出しを開始することが� ��きる。

 本実施形態では、まずバッファ5aから読� �出しを行い、続いてバッファ5b、5c、5dと読� �出していくこととする。この後、カメラデ� �タ取り込み制御部31からバッファ制御信号を 受け付けると、バンク切り替えにより読み出 し用となったバッファメモリからの読み出し を、バッファ5aから順にバッファ5b、バッフ� �5c、バッファ5dと行っていくこととする。す� ��わち、バッファ5からの画像信号の読み出し の順序は予め決まっており、巡回的に読み出 しが行われる。なお、バッファ5a、5b、5c、5d� ��ら順にマクロブロックラインの画像信号を� ��み出して出力するが、この読み出しは、切� ��装置2がマクロブロックラインの画像信号を 受信する期間内に終えることとする。

 なお、バッファ選択制御部32は、例えば� �ッファ5aの読み出しが終わったらバッファ5b� ��読み出しを開始するというように、バッフ� ��メモリのデータ蓄積量を監視して、バッフ� ��メモリからマクロブロックラインの画像信� ��の読み出しが完了するたびに次のバッファ� ��読み出しを行うよう、読み出し対象のバッ� ��ァを指定した読み出し制御信号を選択回路7 に出力する。

 ところで、上記読み出し制御信号が出力� ��れるということは、切替装置2からビデオエ ンコーダ3へと出力される画像信号が切り替� �るということである。したがって、上記読� �出し制御信号が出力されるタイミングに基� �いて、ビデオエンコーダ3へ出力する切替制� ��信号を生成すればよい。バッファ選択制御� ��32は、読み出し制御信号を出力するタイミ� �グで同期信号生成部33に所定の信号を出力す る。

  (同期信号生成部33)
 同期信号生成部33は、切替装置2からビデオ� ��ンコーダ3へ出力する画像信号が切り替わる タイミングに基づいて切替制御信号を生成し てビデオエンコーダ3の1の入力インターフェ� ��スへ出力する。
 図2に示すように、同期信号生成部33は、カ� ��ンタ34を含んでおり、カウンタ34によりシス テムクロック(システムCLK)の入力を受け付け� ��いる。同期信号生成部33は、バッファ選択� �御部32から、上述の所定の信号を受け付ける と、バッファ選択制御部32によって読み出し� ��象のバッファ5が切り替えられるのに要する クロック数を調整してハイ(HI)レベルの信号� �ロー(LO)レベルの信号の出力を切り替える。

 具体的に切替制御信号の出力について説� ��する。同期信号生成部33は、ビデオエンコ� �ダ3の1の入力インターフェースに画像信号を 出力している状態においては、ビデオエンコ ーダ3の同期信号の入力端子、すなわち、垂� �同期信号の入力端子と水平同期信号の入力� �子に、共にハイレベルの信号を出力する。� �像信号を出力していない状態においては、� �ーレベルの信号を出力する。なお、図1では� ��切替制御信号のうち、ビデオエンコーダ3の 垂直同期信号の入力端子に出力される信号を V-SYNC9、水平同期信号の入力端子に出力され� �信号をH-SYNC10としている。

 バッファ選択制御部32により読み出し対� �のバッファ5が切り替わると、同期信号生成� ��33は、バッファ選択制御部32から出力される 所定の信号を受けて、V-SYNC9とH-SYNC10のレベル を共にローレベルにする。読み出し対象のバ ッファが切り替わるのに要する所定数のクロ ックをカウンタ34によりカウントすると、出� ��しているV-SYNC9とH-SYNC10のレベルをハイにす� ��。

 要するに、同期信号生成部33は、バッファ� �ら画像信号を読み出してビデオエンコーダ� �と出力されている間はハイレベルの信号を� �力し、読み出し対象のバッファ5が切り替わ� ��ている間は、ローレベルの信号を出力する� ��
    1.1.2.3 選択回路7
 選択回路7は、制御回路6のバッファ選択制� �部32から出力される読み出し制御信号を受け て、バッファ5a、5b、5c、5dのうち、読み出し� ��御信号に指定されているバッファと接続す� ��。

 選択回路7は、接続しているバッファの、バ ンク切り替えにより読み出し用となっている バッファメモリから画像信号を読み出す。読 み出した画像信号を、ビデオエンコーダ3の� �力インターフェースの、画像信号の入力端� �に出力する。図1では、切替装置2からビデオ エンコーダ3の画像信号の入力端子に出力さ� �る信号をDATA11としている。
   1.1.3 ビデオエンコーダ3
 ビデオエンコーダ3は、1の入力インターフ� �ースにより複数の画像信号を受信し、受信� �た画像信号それぞれを符号化する。上述の� �うに、切替装置2からV-SYNC9とH-SYNC10がビデオ� ��ンコーダ3の1の入力インターフェースの、� �期信号の入力端子に出力される。また、DATA1 1が画像信号の入力端子に出力される。ビデ� �エンコーダ3は、このV-SYNC9により、DATA11とし て入力される画像信号がカメラ1のうちそれ� �れどのカメラにより生成されたものかを区� �する。区別した画像信号をそれぞれ符号化� �る。

 図1に示すように、ビデオエンコーダ3は、� �メラ入力部8と、割り込みコントローラ12と� �プロセッサ13と、データ転送部14と、画像符� ��化部15と、メモリ16とを備える。メモリ16は� ��入力画像領域17と、符号化データ領域18とを 含む。
    1.1.3.1 カメラ入力部8
 カメラ入力部8は、同期信号の入力端子およ び画像信号の入力端子を備え、切替装置2か� �出力されるV-SYNC9およびH-SYNC10により画像信� �のカメラの切り替わりを検出する。

 具体的には、カメラ入力部8は、ビデオエン コーダ3のピクセルクロックであるPCLK21に同� �して動作し、垂直同期信号の入力端子に入� �されるV-SYNC9の、ローからハイへとエッジが� ��ち上がるタイミングを検出して割り込み信� ��22を割り込みコントローラ12へ出力する。ま た、画像信号の入力端子に入力されるDATA11を 一時的に記憶する。
    1.1.3.2 割り込みコントローラ12
 割り込みコントローラ12は、カメラ入力受� �手段が出力する割り込み信号22を受け付けて 、プロセッサ13に割り込みを発生させ、割り� ��みハンドラを起動させる。

    1.1.3.3 プロセッサ13
 プロセッサ13は、所定のプログラムに基づ� �て動作することにより、ビデオエンコーダ3� ��処理を制御する。例えば、プロセッサ13は� �割り込みコントローラ12により割り込みハン ドラを起動して、カメラ入力部8において受� �付けた画像信号の、メモリ16での保存領域を 決定する処理などを行う。

    1.1.3.4 データ転送部14
 データ転送部14は、カメラ入力部8においてD ATA11として受け付けた画像信号を、プロセッ� ��13の割り込みハンドラによって決定された� �存領域に従ってメモリ16に転送する。
    1.1.3.5 画像符号化部15
 画像符号化部15は、メモリ16に記憶された画 像信号を符号化する。

    1.1.3.6 メモリ16
 メモリ16は、図1に示すように、入力画像領� ��17と符号化データ領域18とを含んでいる。メ モリ16は、プロセッサ13の制御により、切替� �置2から取り込んだ画像信号を入力画像領域1 7において記憶する。また、画像信号が符号� �された符号化後のデータを符号化データ領� �18において記憶する。

 なお、入力画像領域17や符号化データ領域18 においては、画像信号ごとに保存領域が予め 定められて確保されていることとする。つま り、画像信号とメモリ上の保存領域とが対応 づけられていることとする。
  1.2 動作
 次に、動画像符号化システム100の動作につ� ��て説明する。

 切替装置2の動作は、上述の制御回路6の構� �において説明した通りである。
 そこで、ビデオエンコーダ3の動作について 説明する。
 上述のように、カメラ入力部8が割り込み信 号22を出力すると、割り込みコントローラ12� �よりプロセッサ13に割り込みが発生し、割り 込みハンドラが起動する。割り込みハンドラ は、割り込み信号22の発生にかかる画像信号� ��、メモリ16での保存領域を算出する。

 図3は、プロセッサ13において割り込みハン� ��ラが行う処理を示すフローチャートである� ��
 割り込みハンドラは、cam_numberと、Linesをレ� ��スタから読み出す(ステップS101)。なお、cam_ numberはカメラを特定するために用いられ、Lin esは、マクロブロックライン分の画像信号が� ��像においてどの位置にあるかを特定するた� ��に用いられる。レジスタには、既にビデオ� ��ンコーダにおいて取り込みが行われたカメ� ��および画像信号の画像における位置を示す� ��報がcam_numberやLinesとして格納されている。

 ここで、cam_numberは、カメラの台数と対応 しており、本実施形態ではカメラが4台であ� �ため、0~3までの4つの値によってカメラ1a、1b 、1c、1dを特定している。つまり、cam_numberが" 0"であればカメラ1aを示し、同様に、cam_number� ��"1"であればカメラ1b、cam_numberが"2"であれば� ��メラ1c、cam_numberが"3"であればカメラ1dを示� �。また、画像信号は垂直同期信号によって1� ��ィールドごとに区切られるので、1フィール ドを240ラインとして、本実施形態では、Lines� ��、"1"から"15"までの値をとるものとする。例 えば、ステップS101において、割り込みハン� �ラによりレジスタから読み出された値が、ca m_number = 1、Lines = 1であれば、カメラ1bの画 像が1マクロブロックライン分(16ライン分)、� ��に取り込まれていることを示す。すなわち� ��この状態では、割り込みハンドラは、カメ� ��1cの、1~16ラインの画像信号をメモリ16のど� �保存領域において保存するかを決定する。

 cam_numberとLinesをレジスタから読み出すと� ��割り込みハンドラは、cam_numberの値を計算し て更新する(ステップS103)。具体的には、ステ ップS101においてレジスタから読み出したcam_n umberの値をインクリメントする。なお、レジ� ��タから読み出したcam_numberの値が"3"であれば 、cam_numberの値を"0"にする。これにより、cam_n umberの値が、保存領域を決定しようとしてい� ��画像信号のカメラに対応したものとなる。

 割り込みハンドラは、Linesの値を計算し� �更新する(ステップS105)。なお、画像信号は� �上述のようにカメラ1aから1dの順に巡回的に� ��り替わるので、Linesの値を更新するのは、� �テップS103において更新したcam_numberの値が"0" の場合である。具体的には、割り込みハンド ラは、ステップS105において更新したcam_number� ��値が"0"であると、ステップS101においてレジ スタから読み出したLinesの値をインクリメン� ��する。なお、読み出したLinesの値が"15"のと� ��、すなわちLinesの取り得る値の上限値であ� �場合は、Linesの値を更新して"1"とする。これ により、Linesの値が、保存領域を決定しよう� ��している1マクロブロック分の画像信号が画 像においてどの位置にあるかを示すものとな る。

 割り込みハンドラは、更新したcam_numberと Linesの値に基づいて、画像信号をメモリ16の� �力画像領域17のどのアドレス範囲に格納する かを算出する(ステップS107)。例えば、カメラ ごとに保存領域のアドレス範囲が割り振られ ており、各カメラそれぞれに所定数のフレー ム分の保存領域が割り振られているとする。 さらに、各カメラごとの保存領域において、 フレーム単位で保存領域のアドレス範囲が定 められていることとする。そして、Linesの値� ��より、さらにフレーム単位で定められてい� ��保存領域のアドレス範囲から、マクロブロ� ��クライン分の画像信号を保存するアドレス� ��囲を算出する。要するにメモリアドレスを� ��照することで、画像信号がどのカメラと対� ��しているか、さらに、どのラインの画像信� ��かを特定できるようにするとよい。

 割り込みハンドラは、ステップS107において 算出したアドレス範囲をデータ転送部14に設� ��する(ステップS109)。
 また、割り込みハンドラは、画像信号の符� ��化に必要な情報を画像符号化部15に設定す� �(ステップS111)。画像信号の符号化に必要な� �報とは、例えば符号化処理後の符号化デー� �の、符号化データ領域18における保存領域や 、フレームレートや、参照画像のアドレスな どである。

 割り込みハンドラは、次の割り込み時にcam_ numberとLinesの値を用いるために、cam_numberとLin esの値をレジスタに退避して(ステップS113)、� ��り込みを終了する。
 データ転送部14は、カメラ入力部8において� ��り込まれた画像信号を、入力画像領域17の� �割り込みハンドラによりステップS107で算出� ��れたアドレス範囲に転送する。

 画像符号化部15は、1マクロブロックライ� ��分の画像信号がデータ転送部14により入力� �像領域17に画像信号が転送された時点で符号 化処理を開始する。割り込みハンドラにより ステップS111で設定された情報に基づいて符� �化処理を行い、符号化後の符号化データを� �号化データ領域18に格納する。そして、カメ ラ入力の切り替えタイミングに同期して、1� �クロブロックラインごとに、符号化する画� �信号を切り替える。なお、入力画像領域17の アドレス範囲により各カメラの画像信号が区 別されるのと同様に、符号化後の符号化デー タは、カメラごとに符号化データ領域18にお� ��る保存領域が定まっていることとする。こ� ��により符号化後の符号化データをカメラご� ��に容易に区別することができる。

 このように動作する動画像符号化システ� ��100のタイミングチャートを、図4に示す。な お、同図では、画像信号19a、19b、19c、19dを、 それぞれCAM_DATA0、CAM_DATA1、CAM_DATA2、CAM_DATA3と している。カメラ1a、1b、1c、1dをそれぞれカ� ��ラ♯0、カメラ♯1、カメラ♯2、カメラ♯3と し、カメラ♯0等の下の数字は、画像におけ� �マクロブロックライン分の画像信号の位置� �示す。すなわち、同図において、カメラ♯0� ��の下の数字"1"は、1~16ラインの画像信号を示 し、数字"2"は、17~32ラインの画像信号を示す� ��この画像信号がDATA11としてカメラ入力部8に 入力される。

 図5に、ビデオエンコーダ3における符号化� �理の開始タイミングを示す。
 図5に示すように、各カメラの画像信号は、 DATA11としてカメラ入力部8において、図5の「� ��デオエンコーダ入力」に示すようにマクロ� ��ロックラインごとに入力される。そして、� ��力された画像信号は、マクロブロックライ� ��分が取り込まれた段階で、図5の「符号化処 理」に示すように符号化処理が開始される。 また、本実施形態では、各カメラがマクロブ ロックラインの画像信号を生成する間に、ビ デオエンコーダ3ではマクロブロックライン� �画像信号が、カメラ4つ分、入力されること� ��している。これにより各カメラの画像信号� ��リアルタイムに符号化することができる。

  1.3 まとめ
 上述の構成によると、ビデオエンコーダ3に おいては、特別な信号線を追加することなく 、複数カメラの画像を任意の単位で切り替え て取り込むことが可能となる。また、フレー ム単位よりも小さいサイズでの切替制御とす ることで、バッファサイズを削減し、また、 符号化にかかる遅延を低減することができる 。

 2 実施の形態2
 以下、本発明にかかる動画像符号化システ� ��の、別の実施形態について説明する。
  2.1 概要
 本実施形態では、各カメラが互いに同期し� ��いるとは限らないものとする。すなわち、� ��施の形態1では、各カメラが同一の同期信号 に基づいて動作していたが、本実施形態では このような同一の同期信号に基づいた動作を 行っていないものとする。また、各カメラの 画像サイズが異なることがあるものとする。

 したがって、実施の形態1のように、各カ メラを巡回的に切り替えるのではなく、各カ メラがマクロブロックラインの画像信号を出 力した順にマクロブロックラインの画像信号 を切替装置52から出力する。この際に、画像� ��号がどのカメラにより生成されたものであ� ��かなど、画像信号にかかる情報を付加信号� ��して画像信号とともに切替装置52からビデ� �エンコーダ53の画像信号の入力端子へと出力 する。そして、付加信号と画像信号との区別 ができるように、切替装置52からビデオエン� ��ーダ53の同期信号の入力端子に重畳タイミ� �グ信号を出力する。

 なお、以下の説明では、実施の形態1と異な る点を中心に説明する。
  2.2 構成
 図6は、実施の形態2における動画像符号化� �ステム200の構成を示す機能ブロック図であ� �。
   2.2.1 カメラ51
 カメラ51a、51b、51c、51dは、実施の形態2では 互いに同期動作するような制御がなされてい ないこととする。

 また、各カメラが撮影する動画像の画像サ� ��ズは、同一ではなく異なるものが含まれて� ��ることとする。例えば、すべてのカメラが� ��れぞれ異なる画像サイズの動画像を撮像す� ��こととしてもよいし、いくつかのカメラが� ��像サイズの大きい動画像(あるいは、小さい 動画像)を撮像することとしても良い。
 また、各カメラはそれぞれ同期信号4a、4b、 4c、4dを出力しており、各カメラの同期信号� �、切替装置52の制御回路56へ出力される。

 また、図6に示すように、カメラ51aをカメラ ♯0とし、カメラ51bをカメラ♯1とし、カメラ5 1cをカメラ♯2とし、カメラ51dをカメラ♯3と� �ている。
   2.2.2 切替装置52
 切替装置52は、バッファ55と、制御回路56と� ��選択回路7とを備える。
    2.2.2.1 バッファ55
 バッファ55(55a、55b、55c、55d)は、各カメラに 対応して配置される。各バッファは実施の形 態1と同様に2面構成のバッファメモリとする� ��、バッファメモリは各カメラに対応したラ� ��ンサイズの、マクロブロックラインの画像� ��号を記憶することができるものとする。

    2.2.2.2 制御回路56
 図7は、制御回路56の詳細な構成を示す図で� ��る。図7に示すように、制御回路56は、カメ� ��♯0データ取り込み制御部71aと、カメラ♯1� �ータ取り込み制御部71bと、カメラ♯2データ� ��り込み制御部71cと、カメラ♯3データ取り込 み制御部71dと、バッファ選択制御部72と、同� ��信号生成部73と、カウンタ74と、付加情報生 成部75とからなる。なお、以下、カメラ♯0デ ータ取り込み制御部71aと、カメラ♯1データ� �り込み制御部71bと、カメラ♯2データ取り込� ��制御部71cと、カメラ♯3データ取り込み制御 部71dとをひとまとめにして「カメラ♯0デー� �取り込み制御部71a等」ということがある。

  (カメラ♯0データ取り込み制御部71a等)
 図7では、カメラ♯0データ取り込み制御部71 aは、カメラ♯0と対応している。カメラ♯1デ ータ取り込み制御部71bは、カメラ♯1と対応� �ている。同様に、カメラ♯2データ取り込み� ��御部71cは、カメラ♯2と対応し、カメラ♯3� �ータ取り込み制御部71dはカメラ♯3と対応し� ��いる。

 実施の形態1のカメラデータ取り込み制御 部31と同様に、カメラ♯0データ取り込み制御 部71a等は、マクロブロックラインの画像信号 を記憶するごとに、それぞれ対応するバッフ ァにバッファ制御信号を出力してバンク切り 替えを行う。このとき、カメラ♯0データ取� �込み制御部71a等は、バッファ制御信号をバ� �ファ選択制御部72にも出力する。したがって バッファ選択制御部72にはカメラ♯0データ取 り込み制御部71a、カメラ♯1データ取り込み� �御部71b、カメラ♯2データ取り込み制御部71c� ��カメラ♯3データ取り込み制御部71dからそれ ぞれバッファ制御信号を受け付ける。

 また、図7では、各カメラの同期信号4を� �カメラ♯0については、ピクセルクロック4a_p をCAM_PCLK0、垂直同期信号4a_vをCAM_V-SYNC0、水平 同期信号4a_hをCAM_H-SYNC0としている。他のカメ ラについても、同様に、ピクセルクロックに ついては"_p"、垂直同期信号については"_v"、� ��平同期信号については"_h"をそれぞれのカメ ラの同期信号の参照符号(4b、4c、4d)に付加し� ��示している。

  (バッファ選択制御部72)
 バッファ選択制御部72は、カメラ♯0データ� ��り込み制御部71a等からそれぞれバッファ制� ��信号を受け付ける。受け付けた順にバッフ� ��55のうち出力対象となるバッファを選択す� �よう読み出し制御信号を選択回路7に出力す� ��。
 なお、バッファ選択制御部72は、実施の形� �1と同様に、バッファメモリのデータ蓄積量� ��監視しており、バッファメモリからマクロ� ��ロックラインの画像信号の読み出しが完了� ��るたびに次のバッファの読み出しを行うよ� ��、読み出し対象のバッファを指定して読み� ��し制御信号を選択回路7に出力する。また、 上記読み出し制御信号が出力されるタイミン グで、同期信号生成部73に所定の信号を出力� ��る。

 なお、バッファ選択制御部72は、各カメ� �からバッファ制御信号を受け付けた回数や� �カメラ♯0データ取り込み制御部71a等がカメ� ��からの垂直同期信号4a_vを受け付けてから水 平同期信号4a_hを受け付けた回数に基づいて� �各カメラそれぞれについて、1フィールドの� ��像信号のうちどのラインまでがバッファ55� �入力されたかを管理している。この管理し� �いる情報に基づいて、付加情報生成部75に付 加信号を生成させる。具体的には、バッファ 選択制御部72は、読み出し制御信号が選択回� ��7に出力されるタイミングで、バッファ選択 制御部72は、読み出し制御信号によってバッ� ��ァ55から読み出される画像信号にかかる情� �、つまり画像信号がどのカメラにより生成� �れたものであるかと、1フィールドにおいて� ��のラインのものであるかを示す情報と、画� ��信号のラインサイズを示す情報とを付加情� ��生成部75に出力する。

  (付加情報生成部75)
 付加情報生成部75は、バッファ選択制御部72 から受け付けた各情報に基づいて、付加信号 を生成する。付加信号には、画像信号がどの カメラにより生成されたかを示すカメラ識別 番号情報81と、画像信号がどのラインのもの� ��あるかを示すマクロブロックライン情報82� �、画像信号のラインサイズを示すラインサ� �ズ情報83とが含まれる。カメラ識別番号情報 81は、カメラの台数に対応して0~3の4つの値に よってカメラを特定している。マクロブロッ クライン情報82は、画像を16ラインごとに区� �り、画像信号が1フィールドの画像のうちど� ��部分を示すかを特定するものである。16ラ� �ンごとに区切るので、マクロブロックライ� �情報82は、1~16ラインを"1"、17~32ラインを"2"な どとして画像のうちのどの部分を示すかを特 定する。ラインサイズ情報83は、例えば、ラ� ��ンサイズと同値の値を格納する。例えばラ� ��ンのサイズが720pixelであれば"720"としてライ ンサイズを示す。

 付加情報生成部75は、生成した付加信号を� �択回路7に出力する。
  (同期信号生成部73)
 同期信号生成部73は、切替装置2からビデオ� ��ンコーダ3へ出力する画像信号が切り替わる タイミングに基づいて重畳タイミング信号を 生成してH-SYNC10によってビデオエンコーダ3の 1の入力インターフェースの同期信号の入力� �子に出力する。

 図7に示すように、同期信号生成部73は、� ��ウンタ74を含んでおり、カウンタ74によりシ ステムクロック(システムCLK)の入力を受け付� ��ている。同期信号生成部73は、バッファ選� �制御部72から、上述の所定の信号を受け付け ると、選択回路7により付加信号が出力され� �タイミングで、出力信号のハイとローを切� �替える。具体的には、付加信号は、カメラ� �別番号情報とマクロブロックライン情報と� �インサイズ情報とが含まれるので、これら� �情報が区別できるようにローとハイとを切� �替える。図8は、同期信号生成部73が出力す� �V-SYNC9およびH-SYNC10を示す図である。画像信� �の前に付加信号としてカメラ識別番号情報81 とマクロブロックライン情報82とラインサイ� ��情報83とを含めて切替装置2からビデオエン� ��ーダ3へとDATA11が出力される。このDATA11にお けるカメラ識別番号情報81とマクロブロック� ��イン情報82とラインサイズ情報83との境界の タイミングにおいて、同期信号生成部73は、H -SYNC10として出力する信号のローとハイを切� �替える。本実施形態では、ビデオエンコー� �3へのある画像信号の出力が終わるとV-SYNC9が 立ち下がり、その後、画像信号が切り替わる タイミングにおいて、V-SYNC9が立ち上がる。� �して、このV-SYNC9がローになっている期間内� ��、H-SYNC10を、図8に示すようにローにしたり� ��イにしたりする。これにより、付加信号の� ��力タイミングをV-SYNC9とH-SYNC10によりビデオ� ��ンコーダ3に通知することができる。

 なお、画像信号はV-SYNC9とH-SYNC10が共に立� ��上がっている期間において出力されるため� ��画像信号がまだ出力されておらず、出力を� ��たに開始する場合は、V-SYNC9とH-SYNC10が共に� ��ち下がっている状態である。そのため、図8 に示すように、V-SYNC9が立ち下がったままの� �態でH-SYNC10をハイにし、その後H-SYNC10が立ち� ��がった時点から付加信号が開始することと� ��る。

    2.2.2.3 選択回路7
 選択回路7は、制御回路56のバッファ選択制� ��部32から出力される読み出し制御信号を受� �て、読み出し制御信号に指定されているバ� �ファと接続する。また、付加情報生成部75と 接続しており、付加情報を受け付ける。
 選択回路7は、付加情報生成部75から受け付� ��た付加信号と、接続しているバッファメモ� ��から読み出した画像信号とをDATA11としてビ� ��オエンコーダ3に出力する。このとき、選択 回路7は、付加信号を先に出力し、続けて画� �信号を出力することとする。

   2.2.3 ビデオエンコーダ53
 次に、ビデオエンコーダ53の構成について� �明する。
    2.2.3.1 画像切替部58
 図6に示すように、画像切替部58は、カメラ� ��力部8に含まれる。画像切替部58は、V-SYNC9と H-SYNC10とに基づいて、DATA11に重畳されている� ��加信号を検出し、付加信号に含まれるカメ� ��識別番号情報81とマクロブロックライン情� �82とラインサイズ情報83を抽出してレジスタ� ��格納する。

 具体的には、画像切替部58は、図8に示すよ� ��に、V-SYNC9が立ち下がっている状態でH-SYNC9� �ローとハイの変化を検出してDATA11から付加� �号を検出する。
 また、画像切替部58は、V-SYNC9の立ち上がり� ��検出して割り込み信号22を割り込みコント� �ーラ12へ出力する。
 なお、ビデオエンコーダ3のその他の構成要 素については実施の形態1と同様であるため� �明を省略する。

  2.3 動作
 次に、動画像符号化システム200の動作につ� ��て説明する。
 切替装置52の動作は、上述の制御回路56の構 成において説明した通りである。
 そこで、ビデオエンコーダ53の動作につい� �説明する。
 上述のように、カメラ入力部8の画像切替部 58が割り込み信号22を出力すると、割り込み� �ントローラ12によりプロセッサ13に割り込み� ��発生し、割り込みハンドラが起動する。割� ��込みハンドラは、割り込み信号22の発生に� �かる画像信号をメモリ16の入力画像領域17の� ��のアドレス範囲に保存するかを、画像切替� ��58が保持しているカメラ識別番号情報81やマ クロブロックライン情報82などに基づいて算� ��する。

 図9は、実施の形態2における、プロセッサ13 において割り込みハンドラが行う処理を示す フローチャートである。
 割り込みハンドラは、画像切替部58により� �ジスタに格納されたカメラ識別番号情報81と マクロブロックライン情報82とラインサイズ� ��報83とを、当該レジスタから読み出す(ステ� ��プS201)。

 割り込みハンドラは、読み出したカメラ� ��別番号情報81とマクロブロックライン情報82 とラインサイズ情報83とに基づいて、画像信� ��をメモリ16の入力画像領域17のどのアドレス 範囲に格納するかを算出する(ステップS203)。 例えば、実施の形態1と同様に、メモリアド� �スと画像信号がどのカメラに対応しどのラ� �ンに当たるかとを対応づけることとする。� �お、取り込んだ画像信号のデータの大きさ� �ラインサイズによって変わってくるため、� �ドレス範囲の算出にはラインサイズ情報83も 用いる。

 割り込みハンドラは、ステップS203において 算出したアドレス範囲をデータ転送部14に設� ��する(ステップS205)。
 また、割り込みハンドラは、画像信号の符� ��化に必要な情報を画像符号化部15に設定し� �(ステップS207)、割り込みを終了する。
 以下、実施の形態1と同様に、カメラ入力部 8において取り込まれた画像信号が、データ� �送部14により、割り込みハンドラによりステ ップS203で算出されたアドレス範囲に転送さ� �る。また、画像符号化部15が、1マクロブロ� �クライン分の画像信号がデータ転送部14によ り入力画像領域17に転送された時点で符号化� ��理を開始する。

 このように動作する動画像符号化システ� ��のタイミングチャートを、図10に示す。な� �、同図では、まず、カメラ♯0、カメラ♯1、 カメラ♯3、カメラ♯2、・・の順にマクロブ� ��ックラインの画像信号がビデオエンコーダ5 3に取り込まれている。同図では、DATA11には� �加信号と画像信号との両方が含まれている� �ととしている。付加信号と画像信号との境� �でV-SYNC9が立ち上がり、これにより割り込み� ��号22が出力される。

 図11に、ビデオエンコーダ53における符号化 処理の開始タイミングを示す。
 図11に示すように、各カメラの画像信号は� �クロブロックラインごとに取り込まれる。� �デオエンコーダ3は、「ビデオエンコーダ入� ��」に示すようにマクロブロックライン分の� ��像信号が取り込まれた段階で、「符号化処� ��」に示すように符号化処理を開始する。

  2.4 まとめ
 上述の構成によると、ビデオエンコーダ53� �、垂直同期信号の入力端子と水平同期信号� �入力端子を用いて2つの信号の組み合わせを� ��用することで、付加信号の位置および付加� ��号における各情報の境界を示すことができ� ��特別な信号線をビデオエンコーダ53に追加� �ることなく、複数のカメラの画像を任意の� �位で切り替えて取り込むことができる。ま� �、各カメラが同期動作していなくとも上述� �画像信号の取り込みを行うことができる。

 3 実施の形態3
 図12は、本発明の実施の形態3における動画� ��符号化システム300の構成を示す図である。
 動画像符号化システム300は、複数カメラの� ��画像を符号化し、ネットワークを介して伝� ��し、符号化データをデコードしてモニタに� ��示する。例えば監視カメラシステムである� ��カメラ91a,91b,91c,91d、カメラの画像を圧縮符� ��化するエンコーダ装置92、圧縮符号化した� �ータをネットワーク94を介して送信する伝送 装置93、ネットワーク94から圧縮符号化した� �ータを受信する受信装置95、受信した符号化 データをデコードするデコーダ装置96、デコ� ��ドした動画像を表示するモニタ97で構成す� �。この動画像符号化システム300のエンコー� �装置92は、図1に示す切替装置2およびビデオ� ��ンコーダ3の組み合わせ、または図6に示す� �替装置52およびビデオエンコーダ53の組み合� ��せと同様の構成であるとする。

 このような構成において、伝送装置93は� �エンコーダ装置92においてマクロブロックラ インの画像信号が符号化されるたび、符号化 後の符号化データを、フレームよりも小さい 単位、例えばマクロブロックライン単位で受 信装置95に伝送する。このとき、符号化デー� ��がどのカメラのデータによるものであるか� ��画像においてどのラインを示すかなどの情� ��をヘッダとして付加して符号化データを伝� ��する。

 受信装置95は、フレームよりも小さい単位� �伝送される符号化データを受信してデコー� �装置96へ出力する。
 デコーダ装置96は、受信装置95が受信した符 号化データをデコードする。このとき、ヘッ ダとして付加されている情報を参照して、デ コード後のデータのメモリ上の格納領域を決 定する。例えば、メモリアドレスと、デコー ド後のデータがどのカメラのものであるか、 画像のどのラインのものかとが対応するよう にメモリ上の格納領域を決定する。デコーダ 装置96は、デコード後のデータをモニタ97へ� �力する。

 かかる構成によれば、フレーム単位より小� ��いサイズでの切り替え制御とすることで、� ��号化に係る遅延を低減することができるた� ��、画像伝送における遅延を低減することが� ��きる。
 4 補足
 以上のように本発明の実施の形態について� ��明してきたが、本発明は上述の構成に限ら� ��ない。

  4.1 カメラ1
 上述の実施の形態1では、カメラ1は、一の� �メラが同期信号4を他のカメラに出力するこ� ��により、カメラ1a、1b、1c、1dが互いに同期� �て動作することとして説明した。カメラ1a、 1b、1c、1dを同期させる方法はこれに限らない 。例えば、カメラ1が外部の装置(例えば切替� ��置2)から同期信号を受け付けることでカメ� �1a、1b、1c、1dが同期するようにしてもよい。

  4.2 バッファメモリの構成
 上述の実施の形態では、バッファ5の2面構� �のバッファメモリのサイズを16ライン分(マ� �ロブロックライン分)としたが、これに限ら� ��任意のサイズでよい。また、2面構成とした が、入力と出力とを同時に制御できる構成で あれば、このような構成に限る必要はない。

  4.3 画像信号の出力の単位
 上述の実施の形態では、切替装置2や切替装 置52は、符号化の単位となるマクロブロック� ��インの画像信号を出力するごとに画像信号� ��切り替えることとしていたが、これに限ら� ��任意のライン分の画像信号を出力すること� ��してもよい。例えば、マクロブロックライ� ��の倍数分の画像信号を出力するごとに画像� ��号を切り替えても良い。また、マクロブロ� ��クラインよりも小さいライン数で画像信号� ��切り替えても良い。ただし、マクロブロッ� ��ラインよりも小さい単位で画像信号を切り� ��える場合、画像信号の切り替え時にプロセ� ��サ13に割り込みを発生させているため、切� �替え頻度が高くなると、プロセッサ13のオー バヘッドが大きくなって処理の効率が下がる 点に留意する。

  4.4 切替制御信号
 なお、実施の形態1では、同期信号生成部33� ��、V-SYNC9とH-SYNC10とを共にハイレベルにした� ��ローレベルにしたりすることとしたが、V-SY NC9とH-SYNC10を共にハイやローにする必要はな� ��、V-SYNC9とH-SYNC10のうちいずれか一方のみを� ��いて画像信号の切り替わりを示すこととし� ��もよい。なお、例えばH-SYNC10のみを用いて� �像信号の切り替わりを示すこととする場合� �ビデオエンコーダ3は、H-SYNC10により、DATA11� �して入力される画像信号がそれぞれどのカ� �ラにより生成されたものかを区別するとよ� �。

  4.5 その他の補足
(1)上記の各装置は、具体的には、マイクロプ ロセッサ、ROM、RAM、ハードディスクユニット 、ディスプレイユニット、キーボード、マウ スなどから構成されるコンピュータシステム である。前記RAM又は前記ハードディスクユニ ットには、コンピュータプログラムが記憶さ れている。前記マイクロプロセッサが、前記 コンピュータプログラムに従って動作するこ とにより、各装置は、その機能を達成する。 ここで、コンピュータプログラムは、所定の 機能を達成するために、コンピュータに対す る指令を示す命令コードが複数個組み合わさ れて構成されたものである。

 なお、各装置は、マイクロプロセッサ、ROM� ��RAM、ハードディスクユニット、ディスプレ� ��ユニット、キーボード、マウスなどの全て� ��含むコンピュータシステムに限らず、これ� ��の一部から構成されているコンピュータシ� ��テムであってもよい。
(2)上記の各装置を構成する構成要素の一部又 は全部は、1個のシステムLSI(Large Scale Integrat ion:大規模集積回路)から構成されているとし� ��もよい。システムLSIは、複数の構成部を1個 のチップ上に集積して製造された超多機能LSI であり、具体的には、マイクロプロセッサ、 ROM、RAMなどを含んで構成されるコンピュータ システムである。前記RAMには、コンピュータ プログラムが記憶されている。前記マイクロ プロセッサが、前記コンピュータプログラム に従って動作することにより、システムLSIは 、その機能を達成する。
(3)上記の各装置を構成する構成要素の一部又 は全部は、各装置に脱着可能なICカード又は� ��体のモジュールから構成されているとして� ��よい。前記ICカード又は前記モジュールは� �マイクロプロセッサ、ROM、RAM、などから構� �されるコンピュータシステムである。前記IC カード又は前記モジュールは、上記の超多機 能LSIを含むとしてもよい。マイクロプロセッ サが、コンピュータプログラムに従って動作 することにより、前記ICカード又は前記モジ� ��ールは、その機能を達成する。このICカー� �又はこのモジュールは、耐タンパ性を有す� �としてもよい。
(4)本発明は、上記に示す方法であるとしても よい。また、これらの方法をコンピュータに より実現するコンピュータプログラムである としてもよいし、前記コンピュータプログラ ムからなるデジタル信号であるとしてもよい 。

 また、本発明は、前記コンピュータプロ� ��ラム又は前記デジタル信号をコンピュータ� ��み取り可能な記録媒体、例えば、フレキシ� ��ルディスク、ハードディスク、CD―ROM、MO、 DVD、DVD-ROM、DVD-RAM、BD(Blu-ray Disc)、半導体メ� �リなど、に記録したものとしてもよい。ま� �、これらの記録媒体に記録されている前記� �ンピュータプログラム又は前記デジタル信� �であるとしてもよい。

 また、本発明は、前記コンピュータプログ� ��ム又は前記デジタル信号を、電気通信回線� ��無線又は有線通信回線、インターネットを� ��表とするネットワーク、データ放送等を経� ��して伝送するものとしてもよい。
 また、本発明は、マイクロプロセッサとメ� ��リとを備えたコンピュータシステムであっ� ��、前記メモリは、上記コンピュータプログ� ��ムを記憶しており、前記マイクロプロセッ� ��は、前記コンピュータプログラムに従って� ��作するとしてもよい。

 また、前記プログラム又は前記デジタル信� ��を前記記録媒体に記録して移送することに� ��り、又は前記プログラム又は前記デジタル� ��号を前記ネットワーク等を経由して移送す� ��ことにより、独立した他のコンピュータシ� ��テムにより実施するとしてもよい。
(5)上記実施の形態及び上記変形例をそれぞれ 組み合わせるとしてもよい。