以下、本発明の多出力スイッチング電源� ��置の実施例を図面を参照しながら詳細に説� ��する。なお、背景技術の欄で説明した多出� ��スイッチング電源装置と同一又は相当する� ��成部分には、背景技術の欄で使用した符号� ��同一の符号を付して説明する。

実施例1
 図4は本発明の実施例1に係る多出力スイッ� �ング電源装置の構成を示す回路図である。� �の多出力スイッチング電源装置において、� �1トランスT1aと第2トランスT2aとが設けられて いる。第1トランスT1a,第2トランスT2aの一次側 には、商用電源1からの交流電圧を整流する� �波整流回路2と、全波整流回路2の出力端子間 に接続され全波整流回路2の出力を平滑する� �滑コンデンサC3と、平滑コンデンサC3の両端� ��に直列に接続され且つ平滑コンデンサC3の� �端の電圧が直流入力電圧Vinとして印加され� �、例えばMOSFETからなる第1スイッチング素子Q 1及び第2スイッチング素子Q2と、第1スイッチ� ��グ素子Q1及び第2スイッチング素子Q2のオン� �フを制御する制御回路10aと、第2スイッチン� ��素子Q2に並列に接続された電圧共振コンデ� �サCrvと、電圧共振コンデンサCrvの両端に接� �された第1直列共振回路及び第2直列共振回路 とが設けられている。

 第1直列共振回路は、第1トランスT1aの一� �巻線P1(巻数N1a)、第1共振リアクトルLr1及び第 1電流共振コンデンサCriが直列に接続される� �とにより構成されている。なお、第1共振リ� ��クトルLr1は、例えば第1トランスT1aの一次-� �次間のリーケージインダクタンスからなる� �

 第2直列共振回路は、第2トランスT2aの一� �巻線P2(巻数N1b)、第2共振リアクトルLr2及び第 2電流共振コンデンサCri2が直列に接続される� ��とにより構成されている。なお、第2共振リ アクトルLr2は、例えば第2トランスT2aの一次-� ��次間のリーケージインダクタンスからなる� ��

 また、第1トランスT1aの二次側には、第1� �ランスT1aの一次巻線P1の電圧に対して逆相の 電圧が発生するように巻回された二次巻線S1( 巻数N2a)に接続された第1整流平滑回路が設け� ��れ、第1整流平滑回路は、ダイオードD1と平� ��コンデンサC1とから構成されている。ダイ� �ードD1のアノードは二次巻線S1の一端に接続� ��れ、カソードは第1出力端子に接続されてい る。平滑コンデンサC1は、ダイオードD1のカ� �ード(第1出力端子)と二次巻線S1の他端(GND端� �)との間に接続されている。第1整流平滑回路 は、第1トランスT1aの二次巻線S1に誘起された 電圧を整流及び平滑し、第1出力端子から第1� ��力電圧Vo1として出力する。

 第2トランスT2aの二次側には、第2トラン� �T2aの一次巻線P2の電圧に対して逆相の電圧が 発生するように巻回された二次巻線S2(巻数N2b )に接続された第2整流平滑回路が設けられ、� ��2整流平滑回路は、ダイオードD2と平滑コン� ��ンサC2とから構成されている。ダイオードD2 のアノードは二次巻線S2の一端に接続され、� ��ソードは第2出力端子に接続されている。平 滑コンデンサC2は、ダイオードD2のカソード(� ��2出力端子)と二次巻線S2の他端(GND端子)との� ��に接続されている。第2整流平滑回路は、第 2トランスT2aの二次巻線S2に誘起された電圧を 整流及び平滑し、第2出力端子から第2出力電� ��Vo2として出力する。

 また、この多出力スイッチング電源装置� ��、第1トランスT1aの二次側に発生された電圧 を一次側にフィードバックする帰還回路5と� �第2トランスT2aの二次側に発生された電圧を� ��次側にフィードバックするための帰還回路6 を備えている。帰還回路5は、第1出力端子に� ��力される第1出力電圧Vo1と所定の基準電圧と を比較し、その誤差電圧を、第1電圧誤差信� �として一次側の制御回路10aにフィードバッ� �する。帰還回路6は、第2出力端子に出力され る第2出力電圧Vo2と所定の基準電圧とを比較� �、その誤差電圧を、第2電圧誤差信号として� ��次側の制御回路10aにフィードバックする。

 制御回路10aは、帰還回路5からの第1電圧� �差信号及び帰還回路6からの第2電圧誤差信号 に基づき第1スイッチング素子Q1と第2スイッ� �ング素子Q2とを交互にオン/オフさせてPWM制� �を行い、第1出力電圧Vo1及び第2出力電圧Vo2が 一定になるように制御する。この場合、第1� �イッチング素子Q1と第2スイッチング素子Q2の 各ゲートには、制御信号として、数100ns程度� ��デッドタイムを持たせるような電圧が印加� ��れる。これにより、第1スイッチング素子Q1� ��び第2スイッチング素子Q2の各オン期間が重� ��することなく交互にオン/オフされる。

 具体的には、制御回路10aは、帰還回路6か ら出力される第2電圧誤差信号に応じて第2ス� ��ッチング素子Q2のオン期間を制御し、帰還� �路5から出力される第1電圧誤差信号に応じて 第1スイッチング素子Q1のオン期間を制御する 。

 なお、制御回路10aは、出力電圧Vo1に基づ� ��第1電圧誤差信号により第2スイッチング素� �Q2のオン期間を制御し、出力電圧Vo2に基づく 第2電圧誤差信号により第1スイッチング素子Q 1のオン期間を制御しても良い。

 次に、このように構成された本発明の実� ��例1に係る多出力スイッチング電源装置の動 作を、図5に示す出力Vo2が重負荷の時の波形� �、図6に示す出力Vo2が軽負荷の時の波形図を� ��照しながら説明する。

 図5及び図6において、V _Q2ds は第2スイッチング素子Q2のドレイン-ソース� �の電圧、I _cri は第1電流共振コンデンサCriに流れる電流、V _cri は第1電流共振コンデンサCriの両端電圧、I _D1 はダイオードD1に流れる電流、I _cri2 は第2電流共振コンデンサCri2に流れる電流、V _cri2 は第2電流共振コンデンサCri2の両端電圧、及� ��I _D2 はダイオードD2に流れる電流を示している。

 まず、第1スイッチング素子Q1のオン期間� ��おいて(時刻t1~t2)において、第1直列共振回� �及び第2直列共振回路に入力電圧Vinが印加さ� ��ると、第1直列共振回路及び第2直列共振回� �が共振動作して、一次巻線P1及び一次巻線P2� ��励磁電流が流れて、第1電流共振コンデンサ Cri及び第2電流共振コンデンサCri2が充電され� ��。

 そして、第1スイッチング素子Q1がオフし� ��第2スイッチング素子Q2がオンすると(時刻t2~ t3)、第1及び第2電流共振コンデンサCri,Cri2の� �圧が第1及び第2トランスT1a,T2aの1次巻線P1,P2� �印加され、第1及び第2共振リアクトルLri1,Lri2 、第1及び第2電流共振コンデンサCri,Cri2によ� �共振電流が二次側に伝達される。このため� �二次巻線S1,S2に誘起する電圧がダイオードD1, D2により整流されて、第1及び第2出力端子か� �第1及び第2出力電圧Vo1,Vo2として供給される� �

 このように多出力スイッチング電源装置� ��よれば、第1及び第2直列共振回路の動作は� �じ動作となるが、例えば第1直列共振回路で� ��リーケージインダクタンスLriを小さく、第1 電流共振コンデンサCriの容量を大きくし、第 2直列共振回路ではリーケージインダクタン� �Lri2を大きく、第2電流共振コンデンサCri2の� �量を小さくすると、出力電圧Vo1へ供給する� �力と出力電圧Vo2へ供給する電力を変えるこ� �ができる。

 第1スイッチング素子Q1のオンデューティ� ��Don1で、第1スイッチング素子Q1と第2スイッ� �ング素子Q2が交互にオン/オフすると、第1電� ��共振コンデンサCriと第2電流共振コンデンサ Cri2の電圧の平均値は、Vin×Don1となる。

 第1直列共振回路では、第1電流共振コン� �ンサCriの容量が大きいので、第1電流共振コ� ��デンサCriの振幅が小さい。また、リーケー� ��インダクタンスLriが小さいため、第1トラン スT1aの一次-二次間のインピーダンスが小さ� �、第2スイッチング素子Q2のオン期間に、第1� ��ランスT1aの二次巻線S1に発生する電圧は、� �第1電流共振コンデンサCriの電圧の巻数比倍� ��電圧となる。従って、出力電圧Vo1の電圧は� ��第1スイッチング素子Q1のオンデューティを� ��整することにより制御することができる。

 一方、第2直列共振回路では第2電流共振� �ンデンサCri2の容量が小さいので、第2電流共 振コンデンサCri2の振幅が大きくなる。また� �リーケージインダクタンスLri2が大きいので� ��第2電流共振コンデンサCri2の電圧はリーケ� �ジインダクタンスLri2より制限されるため、� ��2トランスT2aの二次巻線S2に発生する電圧は� ��第2電流共振コンデンサCri2の巻数比倍とな� �ない。

 このため、二次側へ供給する電力を調整� ��るためには第2電流共振コンデンサCri2の電� �振幅を調整する必要がある。第2電流共振コ� ��デンサCri2の電圧振幅を調整する方法として は、スイッチング周波数を調整するか、ある いは第1スイッチング素子Q1のオン幅を調整す ることなどが考えられる。即ち、第1スイッ� �ング素子Q1のオンデューティを調整すること により出力電圧Vo1を制御し、第1スイッチン� �素子Q1及び第2スイッチング素子Q2のスイッチ ング周波数を調整することにより出力電圧Vo2 を制御できる。

制御回路の具体例
 図4に示す多出力スイッチング電源装置の制 御回路の具体例について図7、図8を参照しな� ��ら説明する。図7は図4に示す制御回路10aの� �を示す回路図である。図8は図7に示す制御回 路の動作を示す波形図である。

 図7に示す制御回路10aにおいて、基準電源 Vrefとグランド間には、抵抗R8とフォトカプラ PC1とが直列に接続された第1直列回路と、抵� �R12と抵抗R13とフォトカプラPC2とが直列に接� �された第2直列回路とが接続されている。フ� ��トカプラPC1は帰還回路5の内部のフォトカプ ラであり、出力電圧Vo1からの帰還信号を制御 回路10aに伝達する。フォトカプラPC2は帰還回 路6の内部のフォトカプラであり、出力電圧Vo 2からの帰還信号を制御回路10aに伝達する。

 コンパレータCMP1の+端子は、抵抗R8とフォ トカプラPC1との接続点に接続され、コンパレ ータCMP1の-端子はコンデンサC10の一端とダイ� ��ードD10のアノードと抵抗R10の一端に接続さ� ��、コンデンサC10の他端は接地されている。� ��イオードD10のカソードと抵抗R10の他端はデ� ��レー回路13の出力端及びレベルシフト回路17 の入力端に接続されている。

 コンパレータCMP1は、+端子の電圧と-端子� ��電圧とを比較して比較出力をRSフリップフ� �ップ回路11(以下、RSF/F11)のリセット端子Rに� �力する。

 コンパレータCMP2の+端子は、抵抗R12と抵� �R13との接続点に接続され、コンパレータCMP2� ��-端子はコンデンサC11の一端とダイオードD11 のアノードと抵抗R11の一端に接続され、コン デンサC11の他端は接地されている。ダイオー ドD11のカソードと抵抗R11の他端はディレー回 路15の出力端及びスイッチング素子Q2のゲー� �に接続されている。

 コンパレータCMP2は、+端子の電圧と-端子� ��電圧とを比較して比較出力をRSF/F11のセット 端子Sに出力する。

 ディレー回路13は、RSF/F11の出力Qを所定時間 遅延させて、第1スイッチング素子Q1と第2ス� �ッチング素子Q2とが同時にオンすることを防 止するもので、レベルシフト回路17を介して� ��1スイッチング素子Q1のゲート端子に接続さ� ��ている。ディレー回路15は、RSF/F11の反転出� ��Q _I を所定時間遅延させて、第1スイッチング素� �Q1と第2スイッチング素子Q2とが同時にオンす ることを防止するもので、その出力端がスイ ッチング素子Q2のゲート端子に接続されてい� ��。

 次にこのように構成された図7に示す制御 回路の動作を図8の波形図を参照しながら説� �する。

 まず、RSF/F11の出力QがHレベルのとき(時刻 t0)、ディレー回路13とレベルシフト回路17を� �して第1スイッチング素子Q1のゲートにゲー� �駆動信号が印加されることにより、第1スイ� ��チング素子Q1がオンする。また、RSF/F11の出� ��QはHレベルであり、抵抗R10を介してコンデ� �サC10が徐々に充電されていく。

 そして、コンデンサC10の電圧がコンパレ� ��タCMP1の+端子の電圧に達すると(時刻t1)、コ� ��パレータCMP1の出力は反転し、RSF/F11のリセ� �ト端子R(本実施例では負論理)にLレベルの信� ��が入力される。

 すると、RSF/F11の出力が反転し、出力QがLレ� ��ルになり、反転出力Q _I がHレベルになる。すると、スイッチング素� �Q1のゲート電圧が低下し、第1スイッチング� �子Q1がオフとなるとともに、コンデンサC10は 放電して電圧が低下する。

 また、RSF/F11の反転出力Q _I がHレベルであり、ディレー回路15を介して第 2スイッチング素子Q2にゲート駆動信号が印加 され、第2スイッチング素子Q2がオンするとと もに、抵抗R11を介してコンデンサC11が徐々に 充電されていく(時刻t1~t2)。

 コンデンサC11の電圧がコンパレータCMP2の+� �子の電圧に達すると(時刻t2)、コンパレータC MP2の出力は反転し、RSF/F11のセット端子S(本実 施例では負論理)にLレベルの信号が入力され� ��。すると、RSF/F11の出力が反転し、反転出力 Q _I がLレベルになり、出力QがHレベルになる。す ると、第2スイッチング素子Q2のゲート電圧が 低下して第2スイッチング素子Q2がオフとなる とともに、コンデンサC10も放電により電圧が 低下する。

 また、ディレー回路13とレベルシフト回� �17を介して第1スイッチング素子Q1にゲート駆 動信号が印加されることにより第1スイッチ� �グ素子Q1がオンする。以上の動作を繰り返す ことにより第1スイッチング素子Q1と第2スイ� �チング素子Q2が交互にオンオフを繰り返す。

 出力Vo1,Vo2の制御は、帰還回路5,6によりフ ォトカプラPC1,PC2の電圧を変えることにより� �第1スイッチング素子Q1と第2スイッチング素� ��Q2のオン幅を制御し、オンデューティと周� �数を調整して行われる。

 例えば、出力電圧Vo2の負荷が軽負荷に変� ��ると、帰還回路6からの帰還信号によりフォ トカプラPC2の電圧が低くなり、第2スイッチ� �グ素子Q2のオン幅が短くなる。

 これに伴い、第1スイッチング素子Q1のオ� ��デューティが大きくなり、出力電圧Vo1が上� ��する方向に向かうため、帰還回路5からの帰 還信号によりフォトカプラPC1の電圧が低くな り、第1スイッチング素子Q1のオン幅も短くな り、第1スイッチング素子Q1のオンデューティ が制御される。

 これらの動作によりスイッチング周波数� ��変動し、出力Vo2が安定となる周波数に制御� ��れる。以上のように、図4に示す実施例1の� �出力スイッチング電源装置では、一対のハ� �フブリッジ構成のコンバータにより、2つの� ��力電圧Vo1,Vo2を安定化することができる。

実施例2
 図4に示す多出力スイッチング電源装置では 、起動時などで例えば出力電圧Vo2が先に立ち 上がった場合、出力電圧Vo2の誤差信号が帰還 回路6により一次側の制御回路10aに伝達され� �第2スイッチング素子Q2のオン幅を短くしよ� �とする。

 しかし、出力電圧Vo1は、設定電圧以下で� ��るために帰還回路5からの帰還信号はなく、 第1スイッチング素子Q1のオン幅は最大に開い た状態となっている。このため、第2電流共� �コンデンサCri2の電圧振幅は抑えられず、第2 スイッチング素子Q2のオン幅を狭めても出力� ��圧Vo2の制御が困難となる。また、第2スイッ チング素子Q2のオン幅を狭めているため、第1 スイッチング素子Q1のオンデューティが大き� ��なり、第2電流共振コンデンサCri2の平均値� �大きくなり、更に出力電圧Vo2が上昇する傾� �となる。

 また、過負荷時などで出力電圧Vo1の出力� ��低下したときなども同様の問題が発生する� ��このように、図4に示す多出力スイッチング 電源装置では、負荷のバランスにより起動時 や過負荷時に出力電圧Vo2が跳ね上がってしま う。

 そこで、本実施例の多出力スイッチング� ��源装置は、起動時や過負荷時などでも2つの 出力が設定電圧以上に跳ね上がることを防止 するものである。

 図9は本発明の実施例2に係る多出力スイ� �チング電源装置の制御回路の例を示す回路� �である。図9に示す実施例2の多出力スイッチ ング電源装置は、図4に示す多出力スイッチ� �グ電源装置の制御回路に対して、さらに、� �算増幅器OP1、ダイオードD12、抵抗R14、抵抗R1 5が追加され、これらは本発明の制限回路に� �応する。

 演算増幅器OP1の非反転端子+は、フォトカ プラPC2のコレクタと抵抗R13との接続点に接続 され、演算増幅器OP1の反転端子-は、抵抗R14� �一端と抵抗R15の一端に接続され、抵抗R15の� �端は接地されている。演算増幅器OP1の出力� �は、ダイオードD12のカソード及び抵抗R14の� �端に接続され、演算増幅器OP1の出力電圧を� �抗R14と抵抗R15とで分圧した電圧が演算増幅� �OP1の-端子に帰還されるようになっている。� ��イオードD12のアノードはコンパレータCMP1の +端子及びフォトカプラPC1のコレクタと抵抗R8 との接続点に接続されている。

 図10は図9の制御回路のフォトカプラPC2の� ��圧に対する演算増幅器OP1の電圧波形を示す� ��である。図10を参照しながら図9の制御回路� ��動作を説明する。なお、図10において、フ� �トカプラPC2は、電圧レベルLV1から電圧レベ� �LV2までの範囲において定常動作領域である� �

 演算増幅器OP1の出力は、演算増幅器OP1の� ��源電圧によりその上限値が制限される。演� ��増幅器OP1の-端子には、演算増幅器OP1の出力 電圧の上限値を抵抗R14と抵抗R15で分圧した電 圧が数100mV~1V程度と低い電圧となるように、� ��抗R14と抵抗R15との抵抗値を予め設定してお� ��。

 出力電圧Vo2が立ち上がる前(時刻t21前)な� �において、帰還回路6からの帰還信号がない� ��きには、フォトカプラPC2の電圧が高く、演� ��増幅器OP1の+端子の電圧が-端子の電圧より� �十分に高くなる。このため、演算増幅器OP1� �出力は、出力の上限値LV3となる。

 出力電圧Vo2が立ち上がり、帰還回路6から の帰還信号が伝達されると、フォトカプラPC2 の電圧が徐々に低下する。出力電圧Vo2が設定 電圧よりも高くなると、帰還信号が更に増加 し、フォトカプラPC2の電圧は更に低下する。

 そして、フォトカプラPC2の電圧が演算増� ��器OP1の-端子の電圧以下になると、演算増幅 器OP1の出力電圧は、フォトカプラPC2の電圧に 比例して低下し(時刻t21~)、演算増幅器OP1は-� �子と+端子の電圧が等しくなるように制御す� ��。

 さらに、フォトカプラPC2の電圧が低下し� ��、演算増幅器OP1の出力電圧がコンパレータC MP1の+端子の電圧以下になると(時刻t22)、ダイ オードD12がオンして、Vref,R8,D12,OP1の出力端子 ,グランドに沿って延在する経路を電流が流� �る。このため、コンパレータCMP1の+端子電圧 は、電圧レベルLV4(このとき、フォトカプラPC 2は電圧レベルLV2である。)から低下して時刻t 23には電圧レベルLV5となり、演算増幅器OP1の- 端子の電圧は略ゼロとなる。このため、コン パレータCMP1は、第1スイッチング素子Q1のオ� �幅を縮めるように制御する。

 また、定常動作時には、フォトカプラPC2� ��電圧が図10に示す定常動作領域の範囲で制� �できるように設定し、起動時等には、出力� �圧Vo2が異常に上昇するとき、第2スイッチン� ��素子Q2に加え、第1スイッチング素子Q1のオ� �幅も狭め、スイッチング周波数を制御する� �とにより出力電圧Vo2の異常な上昇を回避で� �る。

 本実施例によれば、制限回路は第2出力電 圧と基準電圧を比較して得られた誤差電圧に 基づいて第2出力電圧が所定電圧以上になっ� �ことを検出するので、当該制限回路を制御� �路に内蔵して小型化することができる。

実施例3
 図11は本発明の実施例3に係る多出力スイッ� ��ング電源装置の制御回路の例を示す回路図� ��ある。

 図11において、基準電源Vrefとグランド間� ��は、抵抗R8とフォトカプラPC1とが直列に接� �された第1直列回路と、フォトカプラPC2と抵� ��R17とコンデンサC12とが直列に接続された第2 直列回路とが接続されている。フォトカプラ PC2には抵抗R16が並列に接続されている。

 抵抗R17とコンデンサC12との接続点には、� ��ンパレータCMP1の-端子とコンパレータCMP2の- 端子とダイオードD13のアノードとが接続され ている。ダイオードD13のカソードはコンパレ ータCMP2の出力端とRSF/F11のセット端子Sとに接 続されている。コンパレータCMP2の+端子には� ��準電源Vref2が接続されている。

 コンパレータCMP1の+端子は、抵抗R8とフォ トカプラPC1との接続点に接続され、コンパレ ータCMP1の出力端はRSF/F11のリセット端子Rに接 続されている。

 なお、その他の構成は、図7に示す構成と 同一であるので、同一部分には同一符号を付 し、その説明は省略する。

 図12は本発明の実施例3に係る多出力スイ� ��チング電源装置の制御回路の例の動作を示� ��波形図である。実施例3の多出力スイッチン グ電源装置の動作を図12を参照しながら説明� ��る。

 まず、時刻t0において、初期値としてRSF/F 11の出力QがHレベルであり、コンデンサC12の� �圧が0Vとする。コンデンサC12の電圧は、フォ トカプラPC2と抵抗R16と抵抗R17を介して基準電 源Vrefにより充電されて徐々に上昇していく� �

 そして、時刻t1において、コンデンサC12の� �圧がフォトカプラPC1の電圧に達すると、コ� �パレータCMP1の出力は反転し、RSF/F11のリセッ ト端子R(本実施例では負論理)にLレベルが入� �される。このため、RSF/F11の出力QがLレベル� �なり、反転出力Q _I がHレベルとなる。

 その後、コンデンサC12の電圧が更に上昇し� ��、時刻t2において、基準電源の電圧Vref2に達 すると、コンパレータCMP2の出力が反転し、RS F/F11のセット端子SにLレベルが入力される。� �のため、RSF/F11の反転出力Q _I がLレベルになり、出力QがHレベルとなる。同 時に、コンデンサC12の電圧は、ダイオードD13 を介して引き抜かれ、0Vとなり、最初の状態� ��戻る。以上の動作を繰り返すことにより、� ��1スイッチング素子Q1と第2スイッチング素子 Q2とが交互にオン/オフを繰り返す。

 出力電圧Vo2の負荷が軽くなると、帰還回� ��6からの帰還信号が増加し、フォトカプラPC2 に流れる電流が増加する。すると、コンデン サC12に充電される電圧の勾配が急になり、第 1スイッチング素子Q1のオン期間及び第2スイ� �チング素子Q2のオン期間が短くなる。

 即ち、出力電圧Vo2に基づいて、制御回路� ��、第1スイッチング素子Q1のオン期間及び第2 スイッチング素子Q2のスイッチング周波数を� ��御するので、出力電圧Vo2の電圧が安定化さ� ��る。

 出力電圧Vo1の制御は、関連する制御回路� ��同様にフォトカプラPC1の電圧を変え、第1ス イッチング素子Q1のオンデューティを制御す� ��ことにより行われる。この制御回路は、起� ��時に出力電圧Vo2が所定電圧に達し、帰還回� ��6からの帰還信号が伝達されるときには、第 2スイッチング素子Q2のオン幅と第1スイッチ� �グ素子Q1のオン幅とを狭めるので、出力電圧 Vo2の異常な上昇を回避できる。

 また、出力電圧Vo2の負荷変動において、� ��波数は変動しても第1スイッチング素子Q1と� ��2スイッチング素子Q2とのオンデューティは� ��化しないので、出力電圧Vo1への影響は少な� ��て済み、関連する制御回路に比較して応答� ��も向上する利点もある。

 なお、本発明は前述した実施例1乃至実施 例3に限定されるものではない。実施例1乃至� ��施例3では、第2直列共振回路を電圧共振コ� �デンサCrvに並列に接続されたが、例えば、� �2直列共振回路を第1トランスT1aの一次巻線P1� ��は二次巻線S1又は三次巻線に並列に接続さ� �ても第1スイッチング素子または第2スイッチ ング素子に並列に接続されたことと等価であ り同様な効果が得られる。

発明の効果
 本発明の第1および第2の技術的特徴によれ� �、第2出力電圧が所定電圧を超えると、第1ス イッチング素子のオン期間を制限する制限回 路を設けたので、起動時又は過電流保護回路 が動作した後の復帰時に、第1出力電圧が所� �電圧に達していない場合でも、第2出力電圧� ��所定電圧を超えると、第1スイッチング素子 のオン幅を制限し、第1電流共振コンデンサ� �電圧上昇を抑制するので、第2出力電圧の異� ��な上昇を回避できる。

 本発明の第3の技術的側面によれば、制限 回路は、第1出力電圧に基づき第1スイッチン� ��素子のオンデューティを制御し、第2出力電 圧に基づき第1スイッチング素子と第2スイッ� ��ング素子のスイッチング周波数を制御する� ��で、請求項1の発明の動作と同様に動作する 。また、第2出力電圧に基づき第1スイッチン� ��素子と第2スイッチング素子が交互にオン/� �フするスイッチング周波数を制御するので� �起動時又は過電流保護回路が動作した後の� �帰時に、第1出力電圧が所定電圧に達してい� ��い場合でも、第2出力電圧が所定電圧を超え ると、第1スイッチング素子のオン幅を制限� �、第1電流共振コンデンサの電圧上昇を抑制� ��るので、第2出力電圧の異常な上昇を回避で きる。

(米国指定)
 本国際特許出願は米国指定に関し、2007年2� �28日に出願された日本国特許出願第2007-050207� ��(2007年2月28日出願)について米国特許法第119� ��(a)に基づく優先権の利益を援用し、当該開� ��内容を引用する。