以下、本発明に係る非可逆回路素子の実� ��例について添付図面を参照して説明する。

 本発明に係る非可逆回路素子の一実施例� ��ある2ポート型アイソレータの分解斜視図を 図1に示す。この2ポート型アイソレータは、� ��中定数型アイソレータであり、概略、電磁� ��ールド膜11を形成した樹脂基板10と、軟鉄製 の環状ヨーク9と、回路基板20と、フェライト 32と一対の永久磁石41とからなるフェライト� �磁石組立体30とで構成されている。なお、図 1において、斜線を付した部分は導電体であ� �。

 フェライト32には、以下の図4(第1例)、図5 (第2例)に示すように、第1主面32a、第2主面32b� ��互いに電気的に絶縁された第1中心電極35及� ��第2中心電極36が形成されており、その構成� ��後に詳述する。ここで、フェライト32は互� �に平行な第1主面32a及び第2主面32bを有する直 方体形状をなし、上面32c、下面32dを有してい る。

 また、永久磁石41はフェライト32の主面32a ,32bに対して磁界を該主面32a,32bに略垂直方向� ��印加するように主面32a,32bに、例えば、エポ キシ系の接着剤を介して接着され、フェライ ト・磁石組立体30を形成している。永久磁石4 1の主面はフェライト32の主面32a,32bと同一寸� �であり、互いの外形が一致するようにそれ� �れの主面どうしを対向させて配置されてい� �。

 回路基板20は、複数枚の誘電体シート上� �所定の電極を形成して積層し、焼結した積� �型基板であり、その内部には、等価回路で� �る図2に示すように、整合用コンデンサC1,C2,C s1,Cs2,CA、終端抵抗Rが内蔵されている。また� �上面には端子電極25a,25b,25cが、下面には外部 接続用端子電極26,27,28がそれぞれ形成されて� ��る。

 (中心電極の第1例、図4参照)
 第1及び第2中心電極35,36に関して、第1例に� �いては図4に示し、第2例については図5に示� �。まず、第1例に関して説明すると、図4に示 すように、第1中心電極35は、導体膜35a,35bか� �なり、該導体膜35a,35bはフェライト32の上面32 cに形成された電極35cにて電気的に接続され� �いる。第2中心電極36は、導体膜36a~36hからな� ��、該導体膜36a~36hはフェライト32の上下面32c, 32dに形成された電極36i~36pにて電気的に接続� �れている。

 即ち、フェライト32の第1主面32aにおいて� ��、該第1主面32a上に第2中心電極36の導体膜36b ,36d,36f,36hが垂直方向に形成され、その上に絶 縁膜37を介して第1中心電極35の導体膜35aが導� ��膜36b,36d,36f,36hと絶縁状態で所定の角度で交� ��して形成されている。フェライト32の第2主� ��32bにおいては、該第2主面32b上に第1中心電� �35の導体膜35bがほぼ水平方向に形成され、そ の上に絶縁膜38を介して第2中心電極36の導体� ��36a,36c,36e,36gが導体膜35bと絶縁状態で所定の� ��度で交差して形成されている。

 第1及び第2中心電極35,36や各種電極は銀や 銀合金の厚膜又は薄膜として印刷、転写、フ ォトリソグラフなどの工法で形成することが できる。絶縁膜37,38としてはガラスやアルミ� ��などの誘電体厚膜、ポリイミドなどの樹脂� ��などを用いることができる。これらも印刷� ��転写、フォトリソグラフなどの工法で形成� ��ることができる。

 本実施例において第2中心電極36はフェラ� ��ト32に螺旋状に4ターン巻回されている。こ� ��で、ターン数とは、中心電極36が第1又は第2 主面32a,32bをそれぞれ1回横断した状態を0.5タ� ��ンとして計算している。そして、中心電極3 5,36の交差角は必要に応じて設定され、入力� �ンピーダンスや挿入損失が調整されること� �なる。

 また、電極35c~35e,36i~36pは、図3に示すよう に、フェライト32の上下面32c,32dに形成された 凹部39に銀、銀合金、銅、銅合金などの電極� ��導体を塗布又は充填して形成されている。� ��の種の電極は、例えば、マザーフェライト� ��板に予めスルーホールを形成し、このスル� ��ホールを電極用導体で充填した後、スルー� ��ールを分断する位置でカットすることによ� ��て形成される。なお、電極は凹部39に導体� �として形成したものであってもよい。

 (中心電極の第2例、図5参照)
 次に、第1及び第2中心電極35,36の第2例に関� �て、前記第1例との相違点について説明する� ��、図5に示すように、フェライト32の第1主面 32aにおいては、該第1主面32a上に第1中心電極3 5の導体膜35aがほぼ水平方向に形成され、そ� �上に絶縁膜37を介して第2中心電極36の導体膜 36b,36d,36f,36hが絶縁状態で垂直方向に形成され ている。フェライト32の第2主面32bにおいては 、該第2主面32b上に第2中心電極36の導体膜36a,3 6c,36e,36gが所定の角度で形成され、その上に� �縁膜38を介して第1中心電極35の導体膜35bが導 体膜36a,36c,36e,36gと絶縁状態で所定の角度で交 差して形成されている。

 前記第1例及び第2例において、整合用回� �素子と第1及び第2中心電極35,36との接続関係� ��、図2の等価回路に示すとおりである。即ち 、回路基板20の下面に形成された外部接続用� ��子電極26が入力ポートP1として機能し、この 端子電極26は整合用コンデンサCs1を介して整� ��用コンデンサC1と終端抵抗Rとに接続されて� ��る。また、この電極26は回路基板20の上面に 形成された端子電極25a及びフェライト32の下� ��32dに形成された電極(A端子)35dを介して第1中 心電極35(導体膜35a)の一端に接続されている� �

 第1中心電極35(導体膜35b)の他端及び第2中� ��電極36(導体膜36a)の一端は、フェライト32の� ��面32dに形成された電極(B端子)35e及び回路基� ��20の上面に形成された端子電極25bを介して� �端抵抗R及びコンデンサC1,C2に接続され、か� �、コンデンサCs2を介して回路基板20の下面に 形成された外部接続用端子電極27に接続され� ��いる。この電極27が出力ポートP2として機能 する。

 第2中心電極36(導体膜36h)の他端は、フェ� �イト32の下面32dに形成された電極36l及び回路 基板20の上面に形成された端子電極25cを介し� ��コンデンサC2及び回路基板20の下面に形成さ れた外部接続用端子電極28と接続されている� ��この電極28はグランドポートP3として機能す る。また、A端子とグランドポートP3との間に はコンデンサCAが接続されている。

 前記フェライト・磁石組立体30は、回路� �板20上に載置され、フェライト32の下面32dの� ��種電極が回路基板20上の端子電極25a,25b,25cと リフローはんだ付けされて一体化されるとと もに、永久磁石41の下面が回路基板20上に接� �剤にて一体化される。

 以上の構成からなる2ポート型アイソレー タにおいては、第1中心電極35の一端が入力ポ ートP1に接続され、他端が出力ポートP2に接� �され、第2中心電極36の一端が出力ポートP2に 接続され、他端がグランドポートP3に接続さ� ��ているため、挿入損失の小さな2ポート型の 集中定数型アイソレータとすることができる 。さらに、動作時において、第2中心電極36に 大きな高周波電流が流れ、第1中心電極35には ほとんど高周波電流が流れない。従って、第 1中心電極35及び第2中心電極36によって生じる 高周波磁界の方向は第2中心電極36の配置によ って決まる。高周波磁界の方向が決まること により、挿入損失をより低下させる対策が容 易になる。

 ここで、コンデンサC1は第1中心電極35(L1)� ��ともに並列共振回路を構成し、コンデンサC 2は第2中心電極36(L2)とともに並列共振回路を� ��成し、それらの共振周波数がアイソレータ� ��動作周波数に一致するように容量値を調整� ��る。コンデンサCs1は入力インピーダンスの� ��部を整合させ、コンデンサCs2は出力インピ� ��ダンスの虚部を整合させる。なお、コンデ� ��サCs1,Cs2は省略してもよい。コンデンサCAは� ��心電極35,36の交差角度とともに入力インピ� �ダンスの実部を整合させる。

 本アイソレータにおいて、フェライト・� ��石組立体30は、フェライト32と一対の永久磁 石41が接着剤で一体化されていることで、機� ��的に安定となり、振動や衝撃で変形・破損� ��ない堅牢なアイソレータとなる。

 ところで、本アイソレータにおいて、入� ��インピーダンスのマッチングをとり、挿入� ��失を小さくするには、第1及び第2中心電極35 ,36を所定の交差角度θ1,θ2(図6及び図7参照)で� ��差させる必要がある。交差角度θ1,θ2と挿入 損失との関係の一例を以下の表1に示す。

 挿入損失を最小にするための交差角度θ1, θ2は、コンデンサCAの整合容量値により変化� ��る。この整合容量値が大きくなるほど交差� ��度θ1,θ2を小さくする必要がある。しかし、 整合容量値CAを小さくするのは、回路基板20� �でのキャパシタパターンにより0.1~1.0pF程度� �容量値が発生するので、現実的には限界が� �る。それゆえ、交差角度θ1,θ2を一定以上に� ��さくする必要がある。

 800MHz帯で動作するアイソレータにおいて� ��整合容量値CAと交差角度θ1,θ2の最適値との� ��係を以下の表2に示す。実際には、動作周波 数でも交差角度θ1,θ2の最適値は変化し、動� �周波数が高いほど、交差角度θ1,θ2の最適値� ��小さくなる傾向にある。

 そして、図10に示した先行例では、第2中� ��電極36の内側に第1中心電極35を配置してい� �ため、図12で説明したように、ギャップG1~G4� ��確保することと交差角度θ1,θ2を小さくする ことの両立は困難であった。これに対して、 前記第1例(図4参照)では、第1中心電極35の一� �がフェライト32に設けた電極(A端子)35dに接続 される第1主面32aにおいては、第2中心電極36� �導体膜36b,36d,36f,36hを絶縁膜37を介して第1中� �電極35の導体膜35aの内側に形成している。こ れにて、図12(A)に示したギャップG3,G4を小さ� �しても導体膜35aと電極35e,36pとが短絡するお� ��れはなく(図6参照)、交差角度θ1を小さくす� ��ことができ、入力インピーダンスのマッチ� ��グをとることができ、挿入損失が低下する� ��換言すれば、フェライト32の高さを大きく� �ることがなく、アイソレータの低背化を損� �うことはない。

 また、前記第2例(図5参照)では、第1中心� �極35の他端及び第2中心電極36の一端がフェラ イト32に設けた電極(B端子)35eに接続される第2 主面32bにおいては、第2中心電極36の導体膜36a ,36c,36e,36gを絶縁膜38を介して第1中心電極35の� ��体膜35bの内側に形成している。これにて、� ��12(B)に示したギャップG1,G2を小さくしても導 体膜35bと電極36p,36iとが短絡するおそれはな� �(図7参照)、交差角度θ2を小さくすることが� �き、入力インピーダンスのマッチングをと� �ことができ、挿入損失が低下する。換言す� �ば、フェライト32の高さを大きくすることが なく、アイソレータの低背化を損なうことは ない。

 図8に整合容量値CAと最適な交差角度θ1,θ2 との関係を示し、短絡防止のために角度θ1を 85°以下にできず、かつ、角度θ2を56°以下に� ��きない場合、容量値CAは実現不可能な値に� �る。しかし、第1例によれば、角度θ1を85°よ り小さく、あるいは、第2例によれば、角度θ 2を56°より小さくできるので、容量値CAが実� �可能な値となり、挿入損失の小さなアイソ� �ータを得ることができる。

 なお、フェライト32の第1及び第2主面32a,32 bともに、第2中心電極36を第1中心電極35の内� �に形成した場合、第1及び第2主面32a,32bのい� �れにおいても第1中心電極35の導体膜35a,35bの� ��計の自由度が大きくなり、入力インピーダ� ��スのマッチングを容易にとれる利点を有す� ��。しかし、第2中心電極36の巻回径が小さく� ��ってそのQ値が小さくなり、挿入損失が大き くなるので、好ましいものではない。

 フェライト32の第1及び第2主面32a,32bとも� �、第2中心電極36を第1中心電極35の内側に形� �した場合(比較例)と、本発明との挿入損失の 比較を図9に示す。図9において、特性曲線Aが 本発明(第1例及び第2例)を示し、特性曲線Bが� ��較例を示す。具体的には、824~849MHz帯域内で の挿入損失の最悪値は本発明では0.47dBであり 、比較例では0.53dBである。

 ここで、前記第1例及び第2例を比較する� �、第1例では、第1中心電極35の比較的長くて� ��ンダクタンスの大きい導体膜35aの交差角度� �1が小さくなるため、挿入損失の低下に寄与� ��る効果が大きく、入力インピーダンスとの� ��ッチングがとりやすくなり、低背化、小型� ��及び高周波対策に有利である。

 また、本アイソレータにおいて、回路基� ��20は多層誘電体基板である。これにて、内� �にコンデンサや抵抗などの回路網を内蔵す� �ことができ、アイソレータの小型化、薄型� �が達成でき、回路素子間の接続が基板内で� �われるために信頼性の向上が期待できる。� �論、回路基板20は必ずしも多層である必要は なく、単層であってもよく、整合用コンデン サなどをチップタイプとして外付けしてもよ い。

 (他の実施例)
 なお、本発明に係る非可逆回路素子は前記� ��施例に限定するものではなく、その要旨の� ��囲内で種々に変更することができる。

 例えば、永久磁石41のN極とS極を反転させ れば、入力ポートP1と出力ポートP2が入れ替� �る。また、第1及び第2中心電極35,36の形状は� ��々に変更することができる。例えば、第1中 心電極35はフェライト32の主面32a,32b上で2本に 分岐したものであってもよい。また、第2中� �電極36は1ターン以上巻回されていればよい� �