LIU MING (CN)
LIU JING (CN)
WANG YANHUA (CN)
LONG SHIBING (CN)
HUO ZONGLIANG (CN)
LIU MING (CN)
LIU JING (CN)
WANG YANHUA (CN)
LONG SHIBING (CN)
| CN101425559A | 2009-05-06 | |||
| CN101828236A | 2010-09-08 | |||
| CN101101964A | 2008-01-09 | |||
| CN101179095A | 2008-05-14 |
中科专利商标代理有限责任公司 (CN)
| 权利要求 1、 一种非挥发性存储单元， 其特征在于， 该存储单元由上至下 依次包括： 上电极、 非对称隧穿势垒结构和下电极， 其中该非对称隧 穿势垒结构用于实现对穿过所述非挥发性存储单元的正、反向隧穿电 流的整流调制。 2、 根据权利要求 1所述的非挥发性存储单元， 其特征在于， 所 述非对称隧穿势垒结构由选通功能层单独或者与阻变功能层共同构 成， 当所述非对称隧穿势垒结构由选通功能层单独构成时，所述存储 单元还包括阻变功能层，所述阻变功能层位于所述上电极和选通功能 层之间或位于所述下电极和选通功能层之间。 3、 根据权利要求 2所述的非挥发性存储单元， 其特征在于， 构 成所述非对称隧穿势垒结构的各材料的势垒高度和隧穿厚度由预设 的整流调制特性确定。 4、 根据权利要求 3所述的非挥发性存储单元， 其特征在于， 构 成所述非对称隧穿势垒结构的各材料的势垒高度自下至上单调递增 或单调递减。 5、 根据权利要求 2所述的非挥发性存储单元， 其特征在于， 所 述选通功能层由单层、 双层或多层的介质子层构成； 当所述选通功能层由单层的介质子层构成时，所述阻变功能层形 成于所述选通功能层的上方或下方； 当所述选通功能层由双层或多层的介质子层构成时，所述阻变功 能层形成于所述选通功能层的上方、 下方或中间。 6、 根据权利要求 5所述的非挥发性存储单元， 其特征在于， 当所述选通功能层由单层的介质子层构成时，所述选通功能层为 Si02， SiON, Si3N4, Hf02， A1203， ΖιΌ2， HfAlO, HfSiO, AlSiO, Ta205或 Ti02层； 或 当所述选通功能层由双层的介质子层构成时，所述选通功能层为 8 Si02/Si3N4， S1O2/AI2O3， Si02/Hf02， SiON/Hf02， SiON/Al20 ， Al203/Hf02， Al203/Si02， Hf02/SiON或 Hf02/Ta205层； 或 当所述选通功能层由三层的介质子层构成时，所述选通功能层为 Si02/Al20.3/Hf02， SiON/Al203/Hf02或 Al203/Hf02/SiON层，也可以为 Si02/Hf02/Al203， 或 SiON/Hf02/Al20.3。 7、 根据权利要求 6所述的非挥发性存储单元， 其特征在于， 构 成所述各介质子层的厚度为 0.5nm〜50nm。 8、 根据权利要求 6所述的非挥发性存储单元， 其特征在于， 所 述各介质子层的制备方法为以下方法中的一种： 电子束蒸发、 化学气 相沉积、 脉冲激光沉积、 原子层沉积、 磁控溅射或氧化。 9、 根据权利要求 2-8 中任一项所述的非挥发性存储单元， 其特 征在于， 所述阻变功能层的厚度为 0.5nm〜500nm; 所述阻变功能层包括至少一种或两种以下材料或者以下材料经 掺杂改性后形成的材料： NiOx， 其中 0<x<=2; TiOx， 其中 0<x<=2; CuOx，其中 0<x<=2; ZrOx，其中 0<x<=2; TaOx，其中 0<x<=2; A10x， 其中 0<x<=2; HfOx，其中 0<x<=2; MoOx，其中 0<x<=2; CoO; ZnO; PCMO; LCMO; SrTi03; BaTi03; SrZr03;、 CuS; AgS; AgGeSe; CuIxSy， 其中 0<x， y<2; Hf02 ; Si02 ; WOx; Y203; 非晶硅或 SiOx， 其中 1<=χ<=2; 所述阻变功能层的制备方法为以下方法中的一种或者多种： 电子 束蒸发、 化学气相沉积、 脉冲激光沉积、 原子层沉积、 旋涂或磁控溅 射。 10、 根据权利要求 1-8中任一项所述的非挥发性存储单元， 其特 征在于， 所述上电极和下电极的厚度为 lnm〜500nm; 所述上电极和下电极的导电电极材料为以下材料中的一种或者 多种： W、 Al、 Cu、 Au、 Ag、 Pt、 Ru、 Ti、 Ta、 Pb、 Co、 Mo、 Ir、 Ni、 TiN、 TaN、■、 Ir02、 ITO、 NiSi、 CoSi、 IZO、 YBCO、 LaA103、 Si'Ru03、 Si或多晶硅； 9 所述上电极和下电极采用以下方法中的一种进行沉积：电子束蒸 发、 化学气相沉积、 脉冲激光沉积、 原子层沉积或磁控溅射。 1 1、 一种非挥发性存储器， 其特征在于， 该存储器包括电阻读写 单元、 地址选择单元和若千个权利要求 1至 10中任一项所述的非挥 发性存储单元， 其中： 所述地址选择单元， 与所述若干阻变型随机存储单元相连， 用于 选择进行操作的阻变型随机存储单元； 所述电阻读写单元，与所述地址选择单元和所述若干阻变型随机 存储单元相连， 用于对所选择的阻变型随机存储单元进行置位、复位 或编程操作。 1 0 |
技术领域
本发明属于微电子及存储器技术领域， 尤其涉及一种用于高密度数 据存储的非挥发性存储单元及存储器。 背景技术
阻变型随机存取存储器 （Resistive Random Access Memory, 简称 RRAM)作为一种新兴的非易失性存储技术， 在单元面积、器件密度、功 耗、 编程 /擦除速度、 3D集成和多值实现等诸多方面相对 FLASH都具有 极大的优势， 受到国内外大公司和科研院所的高度关注。 阻变存储技术 的不断进步使之成为未来非易失性存储技术市 场主流产品的最有力竞争 者之一。
阻变型随机存储器具有电极 /绝缘层 /电极的简单单元结构， 因此， 1R 型交叉阵列结构是最理想的存储阵列结构， 其可以实现三维超高密度的 集成。 在交叉阵列结构中， 上下相互垂直的平行交叉点处设置存储单元， 每一个存储单元都可以实现器件的选通并进行 读写。 但是， 由于存储单 元对称的电学特性， 使得 1R型交叉阵列结构中存在严重的读串扰问题。
图 1 为现有技术阻变型随机存储器中读串扰问题的 示意图。 如图 1 所示， 每个存储单元有上电极、 阻变功能层和下电极构成。 该阵列结构 制备工艺简单， 易于实现低成本和高密度的三维集成。 然而， 该结构存 在明显的读扰动现象。 如图 1 所示相邻的四个器件， 坐标为 （1， 1 ) 的 器件处于高阻状态， 其余三个相邻器件 （1， 2 )、 （2， 2 ) 和 （2， 1 ) 都 处于低阻状态， 这时在 （1， 1 ) 器件上加读电压时， 所希望的电流通路 如图 1 中实线所示， 但实际上的电流通路却如图 1 中虚线所示， 使得读 出来的电阻值不是 （1， 1 ) 器件的电阻了， 这就是读串扰现象。
读串扰问题一般通过引入选通单元得以解决， 如 1T1R结构和 1D1R 结构。采用 1T1R结构的集成方案中的器件单元面积最终是 晶体管决定 的。 如果不考虑晶体管的驱动电流的影响的话， 1T1R结构阻变型随机存 储单元的最小单元面积为 6F 2 (F为特征线宽）。 因此， 1T1R结构无法实 现高密度的阵列集成， 而 1D1R结构被认为更有应用的潜力。 图 2为现有技术 1D1R结构阻变型随机存储器的结构示意图。如 2 所示， 在阻变型存储单元中， 通过将整流二极管串联到阻变功能层上可 以有效解决误读的问题， 整流二极管通过 PN结实现。考虑到阻变功能层 一般采用金属材料，构成 PN结的 n型和 p型掺杂以及随后的高温激活过 程使得这种采用 PN结整流二极管的 1D1R单元实现如图 2左所示的三维 集成工艺非常复杂和难以控制。此外， 常规的 PN结的厚度超出了 100纳 米， 也阻碍了其三维集成。 最后， 尽管多晶硅 PN结二极管能够提供阻变 需要的大 Set/Reset电流， 但是其泄露电流很大。 以上种种因素制约了常 规多晶硅 PN结整流型阻变器件的集成。 因此， 如何实现 1D1R结构阻变 型随机存储单元的三维高密度集成是存储技术 研究的一个重要课题。
在实现本发明的过程中， 发明人意识到现有技术存在如下技术问题： 采用 PN结作为选通单元的 1D1R结构的阻变型存储单元中， 由于需要额 外的掺杂和高温激活过程， 不利于进行三维高密度集成。 发明内容
(一） 要解决的技术问题
为解决上述缺陷， 本发明提供了一种非挥发性存储单元及存储器 ， 以避免采用 PN结实现电流选通功能，实现非挥发性存储单 的三维高密 度集成。
(二） 技术方案
根据本发明的一个方面， 提供了一种非挥发性存储单元。 该存储单 元由上至下依次包括： 上电极、 非对称隧穿势垒结构和下电极， 其中该 非对称隧穿势垒结构用于实现对穿过非挥发性 存储单元的正、 反向隧穿 电流的整流调制。 优选地， 非对称隧穿势垒结构可以由选通功能层单独 或者与阻变功能层共同构成， 当非对称隧穿势垒结构由选通功能层单独 构成时， 存储单元还包括阻变功能层， 阻变功能层位于上电极和选通功 能层之间或位于下电极和选通功能层之间。
本技术方案中， 构成非对称隧穿势垒结构的各材料的势垒高度 和隧 穿厚度由预设的整流调制特性确定。 本技术方案中， 构成非对称隧穿势垒结构的各材料的势垒高度 自下 至上单调递增或单调递减。
本技术方案中， 选通功能层由单层、 双层或多层的介质子层构成。 当选通功能层由单层介质子层构成时， 阻变功能层形成于选通功能层的 上方或下方； 当选通功能层由双层或多层的介质子层构成时 ， 阻变功能 层形成于选通功能层的上方、 下方或中间。
优选地， 本技术方案中， 当选通功能层由单层的介质子层构成时， 选通功能层为 Si0 2 ， SiON, Si 3 N 4 , Hf0 2 ， A1 2 0 3 ， Zr0 2 ， HfAlO, HfSiO, AlSiO, Ta 2 0 5 或 Ti0 2 层。 当选通功能层由双层的介质子层构成时， 选通 功能层为 Si0 2 /Si 3 N 4 ， Si0 2 /Al 2 0 3 ， Si0 2 /Hf0 2 ， SiON/Hf0 2 ， SiON/Al 2 0 3 ， Al 2 0 3 /Hf0 2 ， Al 2 0 3 /Si0 2 , Hf0 2 /SiON或 Hf0 2 /Ta 2 0 5 层。 当选通功能层由 三层的介质子层构成时，选通功能层为 Si0 2 /Al 2 0 3 /Hf0 2 ， SiON/Al 2 0 3 /Hf0 2 或 Al 2 0 3 /Hf0 2 /SiON层，也可以为 Si0 2 /Hf0 2 /Al 2 0 3 ，或 SiON/Hf0 2 /Al 2 0 3 。
优选地， 本技术方案中， 构成各介质子层的厚度为 0.5nm〜50nm。 根据本发明的另一个方面， 提供了一种非挥发性存储器。 该存储器 包括电阻读写单元、 地址选择单元和若干个上述的非挥发性存储单 元。
(三） 有益效果
从上述技术方案可以看出， 本发明具有以下有益效果：
1 ) 本发明采用非对称隧穿势垒结构， 通过在非对称势垒两端施加不 同极性的电压， 其隧穿电流可以通过非对称的势垒高度和隧穿 厚度的调 整而获得很大的正反向电流差异， 从而有效实现整流特性；
2) 本发明中， 非对称隧穿势垒结构可以采用具有不同势垒高 度的材 料予以实现， 比如 Si0 2 /Al 2 0 3 ， Si0 2 /Hf0 2 , SiON/Hf0 2 等， 其可选的材料 很多， 且已经被广泛用于 CMOS工艺， 因此该新结构与 CMOS工艺完全 兼容；
3 ) 本发明中， 采用该非对称隧穿势垒结构， 不同额外的整流二极管 或者晶体管就可以有效解决 1R型交叉阵列的读串扰问题， 可以很好的用 于交叉存储阵列方式设计；
4) 本发明中， 通过采用非对称隧穿势垒结构， 其新单元结构将与理 想的 1R结构在集成密度上趋向于一致， 也都可实现三维超高密度集成， 而且制备工艺简单、 成本低 附图说明
图 1为现有技术阻变型随机存储器中读串扰问题 示意图； 图 2为现有技术 1D1R结构阻变型随机存储器的结构示意图； 图 3a为本发明非挥发性存储单元实施例的结构示 图；
图 3b为本发明非挥发性存储单元实施例的结构示 图；
图 4是图 3a所示非挥发性存储单元中非对称隧穿势垒结 的能带结 构示意图；
图 5 为本发明实施例基于单层选通功能层的非挥发 性存储单元的结 构示意图。 具体实施方式
为使本发明的目的、 技术方案和优点更加清楚明白， 以下结合具体 实施例， 并参照附图， 对本发明进一步详细说明。
在本发明的一个示例性实施例中， 提供了一种非挥发性存储单元。 该存储单元包括： 上电极、 选通功能层、 阻变功能层和下电极， 上电极 和下电极形成于存储单元的两端。 选通功能层单独或者与阻变功能层共 同构成非对称隧穿势垒结构。 该非对称隧穿势垒结构， 用于实现对穿过 非挥发性存储单元的正、 反向隧穿电流的整流调制。 优选地， 构成非对 称隧穿势垒结构的各材料的势垒高度自下至上 单调递增或单调递减， 并 且各材料的势垒高度和隧穿厚度由预设的整流 调制特性确定。
本实施例相当于采用非对称隧穿势垒结构作为 选通单元， 而不需要 额外的掺杂和高温激活过程， 从而有利于存储器实现高密度集成。
在本发明进一步的实施例中， 选通功能层由单层、 双层或多层的介 质子层构成， 各介质子层的厚度为 0.5nm〜50nm。
当选通功能层由单层的介质子层构成时， 阻变功能层形成于选通功 能层的上方或下方，选通功能层可以为 Si0 2 ， SiON, Si 3 N 4 , Hf0 2 ， A1 2 0 3 ， Zr0 2 ， HfAlO, HfSiO, AlSiO, 丁3 2 0 5 或《^0 2 层。
当选通功能层由双层或多层的介质子层构成时 ， 阻变功能层形成于 选通功能层的上方、 下方或中间。 当选通功能层由双层的介质子层构成 时， 选通功能层可以为 Si0 2 /Si 3 N 4 ， Si0 2 /Al 2 0 3 , Si0 2 /Hf0 2 ， SiON/Hf0 2 ， SiON/Al 2 0 3 ， Al 2 0 3 /Hf0 2 , Al 2 0 3 /Si0 2 或 Hf0 2 /SiON层。 当选通功能层由 三层的介质子层构成时， 选通功能层可以为 Si0 2 /Hf0 2 /Al 2 0 3 ， SiON/Hf0 2 /Al 2 0 3 或 Al 2 0 3 /Hf0 2 /SiON层。 各介质子层的制备方法为以下 方法中的一种： 电子束蒸发、 化学气相沉积、 脉冲激光沉积、 原子层沉 积、 磁控溅射或氧化。
本实施例中， 在非对称势垒两端施加不同极性的电压， 非挥发性存 储单元的隧穿电流可以通过非对称的势垒高度 和隧穿厚度的调整而获得 很大的正反向电流差异， 从而有效实现整流特性。 在本实施例中， 给出 了选通功能层的具体特征， 如厚度、 材料、 制备方法等， 更加有利于实 现本发明。
以下以一具体的实现方式为例对本发明进一步 说明， 以下实施例的 特征， 仅用于理解本发明， 并不构成对本发明的限制。
图 3a为本发明非挥发性存储单元实施例的结构示 图。 在图 3a中， 选通功能层由两层介质子层-中等势垒材料和 势垒材料构成， 阻变功能 层位于整个选通功能层的上方。 假设该阻变功能层材料是单极性材料， 那么当图 3a的上电极接正电压 V set ， 下电极接负电压或者 0的时候， 阻 变材料可以完成 Set操作； 当上电极结正电压 V ese ^ 候， 阻变材料可以 完成 Reset 操作； 而单元的读操作可通过正电压 V read 读出， 其中
Vset>Vreset> V rea d。
图 3b为本发明非挥发性存储单元实施例的结构示 图。 在图 3b中， 阻变功能层位于中等势垒材料和高势垒材料的 中间。 基于构成双层隧穿 层的高势垒材料和中等势垒材料在势垒高度以 及介电常数、 厚度方面的 差异，这个非对称势垒仍然可以实现整流特性 。其基本原理与图 3a类似， 此处不再赘述。
图 4是图 3a所示非挥发性存储单元中非对称隧穿势垒结 的能带结 构示意图。 可以看出， 该选通功能层的双层介质子层的势垒高度都较 阻 变功能材料的势垒高度高， 双层隧穿势垒和阻变功能层将共同构成一个 单调递减 （增） 的非对称隧穿势垒结构。 这种单调递减 （增） 的非对称 隧穿势垒结构对于交叉阵列读串扰的抑制主要 体现如下： 当图 3a的上电 极接正电压 V read ， 下电极接负电压或者 0的时候 （图 4中右上图）， 电子 在从下电极向上电极隧穿的时候其隧穿厚度为 dl， 其隧穿势垒高度由靠 近下电极的高势垒材料决定。 同理， 在上电极接负电压下电极接 0 电压 或者正电压时候 （图 4中右下图）， 其电子从上电极向下电极的隧穿厚度 为 d2，势垒高度由靠近上电极的阻变功能层材料 定。可以看出， dl<d2， 这样通过选择材料和厚度可以控制隧穿电流， 从而可以有效实现隧穿电 流的整流特性。
如果在图 1 的交叉阵列中采用该新单元结构， 则在选择通道上 （从 ( 1， 1 ) ■ (2， 1 ) )， 则电流只需要经过在 （1， 1 ) 处的 1 个正向非对 称隧穿势垒结构， 所以选中单元的读出电流很大； 而泄露通道 （从 （1， 1 ) - ( 1 , 2 ) - (2, 2 ) ^ ( 2, 1 ) )路径上则需要经过四个非对称隧穿 势垒结构， 所以非选中单元上泄露电流会被有效抑制， 从而达到防止 1R 型交叉阵列的读串扰问题。
图 5 为本发明实施例基于单层选通功能层的非挥发 性存储单元的结 构示意图。 由于该单层的选通功能层和阻变功能层结合共 同形成的非对 称势垒仍然可以实现与上述实施例相似的功能 。 因此， 图 5 所示的非挥 发性存储单元仍然能有效地抑制交叉阵列读串 扰。 当然， 选通功能层也 可以在阻变功能层的上面。
应该指出的是，这里只给出了简单的双层选通 功能层（图 3a、图 3b)、 单层选通功能层（图 5 ) 的几个简单示例， 其他基于采用非对称势垒调整 电流从而抑制读串扰的实施方式， 也将被本发明所包含， 比如三层选通 功能层， 多层选通功能层等。 而对于三层选通功能层或多层选通功能层 来讲， 阻变功能层可以位于选通功能层的任意位置， 本发明将一并涵盖。
上述方案中， 阻变存储部分其可以具有单极或双极性电阻转 变特性。 阻变存储部分的电阻转变功能层至少由一种或 者多种以下材料或者对它 们进行掺杂后形成， 如 NiO x ， 其中 0<x<=2 ; TiO x ， 其中 0<x<=2; CuO x ， 其中 0<x<=2 ; ZrO x ，其中 0<x<=2; TaO x ，其中 0<x<=2； A10 x ，其中 0<x<=2; HfO x ， 其中 0<x<=2; MoO x ， 其中 0<x<=2; CoO; ZnO; PCMO; LCMO; SrTi0 3 ; BaTi0 3 ; SrZr0 3 ; 、 CuS; AgS; AgGeSe; CuI x S y 其中 0<x， y<2; Hf0 2 ; Si0 2 ; WO x ; Y 2 0 3 ; 非晶硅或 SiO x ， 其中 1<=χ<=2。 上述方案中， 阻变功能层的制备采用以下的方法中一种： 电子束蒸发、 化学气相沉积、 脉冲激光沉积、原子层沉积、旋涂或磁控溅射 ；存储介质层的厚度为 lnm〜 500i'im。
上述方案中， 上电极、 下电极的导电电极材料由至少一种或者多种 以下材料构成： 金属材料\¥、 Al、 Cu、 Au、 Ag、 Pt、 Ru、 Ti、 Ta、 Pb、 Co、 Mo、 Ir、 Ni， 或导电金属化合物 TiN、 TaN、 WN、 Ir0 2 、 ITO、 騒、 CoSi、 IZO、 YBCO、 LaA10 3 、 SrRu0 3 、 Si、 多晶硅或者其它的导电电极 材料。 导电电极材料采用以下方法中的一种进行淀积 ： 电子束蒸发、 化 学气相沉积、 脉冲激光沉积、 原子层沉积或磁控溅射。 电极材料的厚度 为 lnm〜500nm。
此外， 本发明还提供了一种非挥发性存储器。 该存储器包括电阻读 写单元、 地址选择单元和上述的非挥发性存储单元。 地址选择单元， 与 若干阻变型随机存储单元相连， 用于选择进行操作的阻变型随机存储单 元； 电阻读写单元， 与地址选择单元和若干阻变型随机存储单元相 连， 用于对所选择的阻变型随机存储单元进行置位 、 复位或编程操作。
需要说明的是， 本发明半导体存储单元、 器件及其制备方法中， 涉 及的沉积工艺可以为： 电子束沉积、 磁控溅射、 溶胶-凝胶法沉积、 化学 气相沉积等； 而涉及的刻蚀工艺可以为： 湿法刻蚀、 等离子体干法刻蚀 等。 本领域的普通技术人员结合客观条件和环境因 素， 可以选择合理的 沉积、 刻蚀或其他工艺。 只要达到本发明所涉及的目的及结构特征， 均 应包括在本发明的保护范围之内。
综上所述， 本发明存储单元采用非对称隧穿势垒结构， 通过在非对 称势垒两端施加不同极性的电压， 其隧穿电流可以通过非对称的势垒高 度和隧穿厚度的调整而获得很大的正反向电流 差异， 从而有效实现整流 特性。
以上所述的具体实施例， 对本发明的目的、 技术方案和有益效果进 行了进一步说明， 所应理解的是， 以上所述仅为本发明的具体实施例而 已， 并不用于限制本发明， 凡在本发明的精神和原则之内， 所做的任何 修改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。