Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
OPTICAL MATRIX DEVICE
Document Type and Number:
WIPO Patent Application WO/2009/116177
Kind Code:
A1
Abstract:
An optical matrix device increases the thickness of a data wiring, while reducing the wiring width of the data wiring at the intersection part between a gate wiring and the data wiring. Moreover, the film thickness of an insulation film interposed between the wirings at the intersection part between the gate wiring and the data wiring is increased. Thereby, while reducing the parasitic capacity generated at the intersection part between the gate wiring and the data wiring, an increase in the parasitic resistance due to the thinning of the wiring can be suppressed. A light emitting or light receiving matrix device with a high write speed or read speed can be manufactured.

Inventors:
ADACHI SUSUMU (JP)
Application Number:
PCT/JP2008/055314
Publication Date:
September 24, 2009
Filing Date:
March 21, 2008
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
SHIMADZU CORP (JP)
ADACHI SUSUMU (JP)
International Classes:
G01T1/24; H01L27/146; G09F9/30; H01L21/768; H01L23/522; H01L27/15; H01L29/786
Foreign References:
JP2002111008A2002-04-12
JP2002343953A2002-11-29
JPH07106417A1995-04-21
JPH1084106A1998-03-31
JPH036833U1991-01-23
JPH02219268A1990-08-31
JP2007049123A2007-02-22
Attorney, Agent or Firm:
SUGITANI, Tsutomu (JP)
Tsutomu Sugitani (JP)
Download PDF:
Claims:
 薄膜トランジスタを2次元マトリックス状に配列し、前記薄膜トランジスタのスイッチ作用を利用して受光または発光する光マトリックスデバイスにおいて、前記薄膜トランジスタと接続された第1配線と、前記第1配線と絶縁膜を介して上下に交差しつつ前記薄膜トランジスタと接続された第2配線とを備え、前記第1配線と前記第2配線との交差部における前記第2配線の配線幅が前記交差部以外の前記第2配線の配線幅よりも細いとともに、前記第1配線と前記第2配線との交差部における前記第2配線の配線厚みが前記交差部以外の前記第2配線の配線厚みよりも厚いことを特徴とする光マトリックスデバイス。
 請求項1に記載の光マトリックスデバイスにおいて、前記第1配線と前記第2配線との交差部に介在される絶縁膜が前記第1配線と前記第2配線との交差部以外に介在される絶縁膜よりも厚いことを特徴とする光マトリックスデバイス。
 請求項1又は2に記載の光マトリックスデバイスにおいて、前記第1配線と前記第2配線との交差部における前記第1配線の配線幅が前記第1配線と前記第2配線との交差部以外の第1配線の配線幅よりも細いとともに、前記第1配線と前記第2配線との交差部における前記第1配線の配線厚みが前記第1配線と前記第2配線との交差部以外の第1配線の配線厚みよりも厚いことを特徴とする光マトリックスデバイス。
 請求項1から3いずれか1つに記載の光マトリックスデバイスにおいて、前記第2配線と絶縁膜を介して上下に交差しつつ前記薄膜トランジスタと接続された第3配線をさらに備え、前記第2配線と前記第3配線との交差部における前記第2配線の配線幅が、前記第2配線と前記第3配線との交差部以外および前記第1配線と前記第2配線との交差部以外の前記第2配線の配線幅よりも細いとともに、前記第2配線と前記第3配線との交差部における前記第2配線の配線厚みが、前記第2配線と前記第3配線との交差部以外および前記第1配線と前記第2配線との交差部以外の前記第2配線の配線厚みよりも厚いことを特徴とする光マトリックスデバイス。
 請求項1から4いずれか1つに記載の光マトリックスデバイスにおいて、前記第2配線と前記第3配線との交差部に介在される絶縁膜が前記第2配線と前記第3配線との交差部以外および前記第1配線と前記第2配線との交差部以外に介在される絶縁膜よりも厚い ことを特徴とする光マトリックスデバイス。
 請求項1から5いずれか1つに記載の光マトリックスデバイスにおいて、前記第2配線と前記第3配線との交差部における前記第3配線の配線幅が、前記第2配線と前記第3配線との交差部および、前記第1配線と前記第2配線との交差部以外の前記第3配線の配線幅よりも細いとともに、前記第2配線と前記第3配線との交差部における前記第3配線の配線厚みが、前記第2配線と前記第3配線との交差部および前記第1配線と前記第2配線との交差部以外の前記第3配線の配線厚みよりも厚いことを特徴とする光マトリックスデバイス。
 請求項1から6いずれか1つに記載の光マトリックスデバイスにおいて、前記薄膜トランジスタがボトムゲート型であることを特徴とする光マトリックスデバイス。
 請求項1から6いずれか1つに記載の光マトリックスデバイスにおいて、前記薄膜トランジスタがトップゲート型であることを特徴とする光マトリックスデバイス。
 請求項1から8いずれか1つに記載の光マトリックスデバイスにおいて、前記絶縁膜が有機絶縁膜であることを特徴とする光マトリックスデバイス。
 請求項9に記載の光マトリックスデバイスにおいて、前記絶縁膜がポリイミドである ことを特徴とする光マトリックスデバイス。
 請求項1から10いずれか1つに記載の光マトリックスデバイスにおいて、光線の入射によりキャリアを生成する光感応型の半導体層と、前記半導体層で生成したキャリアを画素ごとに収集する画素電極と、収集されたキャリアを蓄積するキャリア収集用コンデンサとを備え、前記キャリア収集用コンデンサに蓄積されたキャリアを前記薄膜トランジスタのスイッチ作用により読み出すことで光を検出することを特徴とする光マトリックスデバイス。
Description:
光マトリックスデバイス

 本発明は、テレビやパーソナルコンピュ タのモニタとして用いられる薄型画像装置 もしくは医療分野や産業分野などに用いら る放射線撮像装置に備わる放射線検出器な 、薄膜トランジスタ(TFT)とコンデンサとで 成される画素を二次元マトリックス状に配 した構造を有する光マトリックスデバイス 関するものである。

 近年、薄膜トランジスタ(TFT)とコンデン とで形成される画素を二次元マトリックス に配列した光マトリックスデバイスが汎用 れている。これらを大別すると、受光素子 構成されたデバイスと発光素子で構成され デバイスとに分けられる。受光素子として 、光撮像センサや、医療分野または産業分 などで用いられる放射線撮像センサなどが る。発光素子としては、テレビやパーソナ コンピュータのモニタとして用いられる薄 画像ディスプレイなどがある。なお、本明 書中で光とは、赤外線、可視光線、紫外線 放射線(X線)、ガンマ線等であり、とくに放 線(X線)を例に説明する。

 上述した光マトリックスデバイスの中で 、受光マトリックスデバイスとしての放射 検出器(X線検出器)を例に採って説明する。 18に示される放射線検出器は、X線に感応す 半導体層31などのX線変換層を備えており、X 線をX線変換層によりキャリア(電荷情報)に変 換し、その変換されたキャリアを読み出すこ とでX線を検出する。半導体層31としては非晶 質のアモルファスセレン(a-Se)膜などが用いら れる。

 被検体にX線を照射して放射線撮像を行う 場合には、被検体を透過した放射線像がa-Se 上に投影されて、像の濃淡に比例したキャ アがa-Se膜内に発生する。その後、a-Se膜内で 生成されたキャリアが、電圧印加電極32に印 された電圧Vaにより2次元マトリックス状に 列された画素電極33ごとに収集されて、コ デンサCaに所定時間(『蓄積時間』とも呼ば る)分だけ蓄積される。その後、ゲートドラ バ回路38からゲート線35を介して送られるゲ ート電圧によるスイッチング作用により、蓄 積された電荷が、薄膜トランジスタTrを経由 データ配線34を介して外部に読み出される

 このようなX線検出器を製造するには、2 元マトリックス状に配列された薄膜トラン スタからなるスイッチング素子や上述した ャリア収集電極などをパターン形成した絶 基板30(ガラス基板)上に、a-Se膜を蒸着するこ とで得られる。

 上述した放射線検出器や薄型画像ディス レイに備えられている光マトリックスデバ スには、図19に示されるようなデータの書 込みまたは読み込みを行うデータ線34と、デ ータの書き込みまたは読み込みのスイッチ作 用をする薄膜トランジスタTrのゲート電極と 続されたゲート線35が備えられている。図19 は3×3画素のマトリックスデバイスであるが 近年では、画面の大画面化に伴い、画素数 増加し、データ線34とゲート線35はより長い のが必要とされている。そして、このデー 線34とゲート線35の交差部においては寄生容 量が発生し、画素数の増加とともに寄生容量 も増加している。この寄生容量の増加により 、データの書き込みまたは読み込み速度が遅 延化され、また、データの書き込みまたは読 み込みを行う際に発生するノイズの影響が増 加している。

 そこで、特許文献1では、配線交差部にお ける絶縁層の厚みを配線交差部以外の絶縁層 の厚みよりも厚くすることで、寄生容量を低 下させている。さらには、この構成により上 下配線部のショート不良も低減させている。

 また、特許文献2では、配線抵抗の増加を無 視できるレベルに保ちつつ、配線交差部の線 幅を細くすることで、寄生容量を低下させて いる。

特開2002-094071号公報

特開2002-343953号公報

 しかしながら、特許文献1に開示されるよ うに、配線交差部における絶縁層の厚みを配 線交差部以外の絶縁層の厚みよりも厚くする にも、同時に積層される他の素子の積層パタ ーンとの関係上限界がある。さらには、TFTが トップゲート型の場合、絶縁層の厚みが厚く なりすぎれば電気的接続をとるコンタクトホ ールを開けにくくなる。また特許文献2に開 されるように、データ線34とゲート線35との 差部の線幅を細くすると、交差部の寄生容 が減少する代わりに、原理的に交差部にお るデータ線34とゲート線35の抵抗値が増加す る。これより、画像ディスプレイや撮像装置 が大画面になれば配線抵抗の増加が無視でき るレベルに保つことができない。すなわち、 寄生容量を減らすことはできるが、寄生抵抗 を増加させてしまう問題がある。

 本発明は、このような事情に鑑みてなさ たものであって、上下配線の交差部におけ 寄生容量を低減しつつ、それに伴って増加 る寄生抵抗を低減させる画像ディスプレイ たは光撮像装置に備わる光マトリックスデ イスを提供することを目的とする。

 この発明は、このような目的を達成するた に、次のような構成をとる。
 すなわち、薄膜トランジスタを2次元マトリ ックス状に配列し、前記薄膜トランジスタの スイッチ作用を利用して受光または発光ずる 光マトリックスデバイスにおいて、前記薄膜 トランジスタと接続された第1配線と、前記 1配線と絶縁膜を介して上下に交差しつつ前 薄膜トランジスタと接続された第2配線とを 備え、前記第1配線と前記第2配線との交差部 おける前記第2配線の配線幅が前記交差部以 外の前記第2配線の配線幅よりも細いととも 、前記第1配線と前記第2配線との交差部にお ける前記第2配線の配線厚みが前記交差部以 の前記第2配線の配線厚みよりも厚いことを 徴とする。

 この発明の光マトリックスデバイスによ ば、第1配線と第2配線の交差部における第2 線の配線幅が第1配線と第2配線の交差部以 の第2の配線の配線幅よりも細いので、配線 を細くする前に比べて寄生容量を低減する とができる。さらには、第1配線と第2配線 交差部における第2線配線の厚みを第1配線と 第2配線の交差部以外の第2配線の配線厚みよ 厚くすることで、配線幅を細くすることに う寄生抵抗の増加を抑制することができる

 また、第1配線と第2配線との交差部に介 される絶縁膜の膜厚を厚くすることで、さ に第1配線と第2配線との交差部で発生する寄 生容量を低減することができる。

 また、第2配線だけに限らず、第1配線と 2配線の交差部における第1配線の配線幅を細 くしつつ、配線厚みを厚くしてもよい。さら に、第2配線と交差する第3配線が備えられて る光マトリックスデバイスであれば、第2配 線と第3配線の交差部における第2配線および 3配線のそれぞれの配線幅を細くしつつ、配 線厚みを厚くしてもよい。これより、各配線 交差部において発生する寄生容量を低減しつ つ、配線幅を細くすることに伴う寄生抵抗の 増加を抑制することができる。

 また、第2配線と第3配線との交差部に介 される絶縁膜の膜厚を厚くすることで、さ に第2配線と第3配線との交差部で発生する寄 生容量を低減することができる。

 上記の光マトリックスデバイスにおいて 薄膜トランジスタはボトムゲート型であっ もよいし、トップゲート型であってもよい

 また、光マトリックスデバイスの好まし 一例として、絶縁膜を有機絶縁体で形成し もよい。有機絶縁材料を用いれば、インク ェット法など印刷法による絶縁膜の形成を ることができる。有機絶縁体の一例として ポリイミドが挙げられる。

 また上記光マトリックスデバイスに、光 の入射によりキャリアを生成する光感応型 半導体層と、半導体層で生成したキャリア 画素ごとに収集する画素電極と、収集され キャリアを蓄積するキャリア収集用コンデ サとを備えて、光を検出することができる マトリックスデバイスを製作することがで る。

 この発明に係る光マトリックスデバイス よれば、絶縁膜を介して上下配線の交差部 おける配線幅を細くしつつ配線厚みを厚く ることで、寄生容量を低減しつつ配線幅を くすることに伴って増加する寄生抵抗を低 させることができる。これより高速かつノ ズ発生が低減された受光または発光マトリ スデバイスを提供することができる。

実施例に係るアクティブマトリックス 板における1画素の構成を示す模式的正面図 である。 実施例に係るアクティブマトリックス 板における1画素内のデータ線に沿った模式 的縦断面図である。 実施例に係るアクティブマトリックス 板における1画素内のデータ線に沿った模式 的縦断面図である。 実施例に係るアクティブマトリックス 板における1画素内の模式的縦断面図である 。 実施例に係るアクティブマトリックス 板を作製する流れを示すフローチャート図 ある。 実施例に係るアクティブマトリックス 板の模式的正面図および縦断面図である。 実施例に係るアクティブマトリックス 板の模式的正面図および縦断面図である。 実施例に係るアクティブマトリックス 板の模式的正面図および縦断面図である。 実施例に係るアクティブマトリックス 板の模式的正面図および縦断面図である。 実施例に係るアクティブマトリックス 基板の模式的正面図および縦断面図である。 実施例に係るアクティブマトリックス 基板の模式的正面図および縦断面図である。 実施例に係るアクティブマトリックス 基板の模式的正面図および縦断面図である。 実施例に係るアクティブマトリックス 基板の模式的正面図および縦断面図である。 実施例に係るアクティブマトリックス 基板の模式的縦断面図である。 実施例に係るアクティブマトリックス 基板の模式的縦断面図である。 本発明の他の実施例に係るアクティブ マトリックス基板の模式的正面図および断面 図である。 本発明の他の実施例に係るアクティブ マトリックス基板の模式的正面図および断面 図である。 従来例における放射線検出器の構成を 示す縦断面図である。 従来例における放射線撮像装置に備わ るアクティブマトリックス基板及び周辺回路 の構成を示す回路図である。

符号の説明

 3 … 絶縁基板
 5 … ゲート線
 7 … グランド線
 9 … 絶縁膜
 11 … データ線
 11a … データ線1
 11b … データ線2
 C … 配線交差部

 以下、図面を参照してこの発明の実施例を 明する。
 図1は実施例に係るアクティブマトリックス 基板における1画素の構成を示す模式的正面 であり、図2は図1のA-A矢視断面図であり、図 3は図2における配線交差部Cを拡大して示した 模式的縦断面図であり、図4は図1のB-B矢視断 図である。

 図1ないし図4に示されるように、本実施 に係るアクティブマトリックス基板は、絶 基板3の上にゲート線5およびグランド線(接 線)7が積層されている。さらにその上に、絶 縁膜9が積層され、さらに、ゲートチャンネ 15、データ線11、キャリア収集電極16が積層 れている。なお、図1では構成をわかりやす 表示するために、絶縁膜9の表示を省略して いる。ゲート線5は本発明における第1配線に 当する。データ線11は本発明における第2配 に相当する。グランド線7は本発明における 第3配線に相当する。絶縁膜9は本発明におけ 絶縁膜に相当する。

<データ線幅>
 ゲート線5とデータ線11との交差部における ータ線11の配線幅Eは、ゲート線5とデータ線 11との交差部以外のデータ線11の配線幅Fより 細い。すなわち、E<Fの関係である。この うに、ゲート線5とデータ線11との交差部に けるデータ線11の配線幅を細くすることで 絶縁膜9を挟んでのゲート線5とデータ線11と 対向面積が減少されるので、交差部におい 発生する寄生容量を低減することができる データ線11の配線幅の一例として本実施例 は、Eが10μm程度に対しFは50μm程度であるが 他にも適する設計幅があればこれに限られ い。

<データ線厚み>
 また、図2および図3に示されるように、デ タ線11は、アンプアレイ回路(図示省略)とゲ トチャンネル15とに接続されたデータ線11a 、ゲート線5とデータ線11との交差部にだけ ータ線11aの上に積層されたデータ線11bとで 成される。ゲート線5とデータ線11との交差 において、データ線11の配線幅を細くするこ とでデータ線11の抵抗値が増加するのを、デ タ線11bを積層することで導体の断面積を増 させ、抵抗値の増加を低減することができ 。これより、交差部におけるデータ線11の 抗値は、配線幅を細くしたときだけの抵抗 よりも低減することができる。データ線11の 配線の厚みの一例として本実施例では、デー タ線11aの厚みH(図4参照)は0.2~0.5μmであり、デ タ線11bの厚みGは0.2~0.5μm程度であるが、他 も適する設計厚みがあればこれに限られな 。

<配線間絶縁膜厚み>
 さらには、ゲート線5とデータ線11との交差 では、絶縁膜9の膜厚がゲート線5とデータ 11との交差部以外の絶縁膜の膜厚と異なる。 ゲート線5とデータ線11との交差部以外でのゲ ート線5上の絶縁膜9の膜厚はJ(図3および図4参 照)であり、ゲート線5とデータ線11との交差 でのゲート線5上の絶縁膜9の膜厚は(J+I)であ 。つまり、ゲート線5とデータ線11との交差 におけるゲート線5上の絶縁膜9の膜厚の方 、ゲート線5とデータ線11との交差部以外の 縁膜の膜厚よりもIだけ厚い。このように、 縁膜9の膜厚を厚くすることで、交差部にお けるゲート線5とデータ線11との対向距離が長 くなるので、ゲート線5とデータ線11との交差 部において発生する寄生容量を低減すること ができる。絶縁膜9の膜厚の一例として、Jは0 .1~1μmであり、(J+I)は2μmの厚みであるが他に 適する設計厚みがあればこれに限られない

<X線検出器製造方法>
 次に、上記光マトリックスデバイスの製造 法として、より具体的に上記光マトリック デバイスを用いたX線検出器の製造方法を例 として、図5~図15を参照して説明する。図5は 実施例に係る光マトリックスデバイスを備 たフラットパネル型X線検出器(FPD)の製造工 の流れを示すフローチャートであり、図6(a) ~図13(a)は、実施例に係るフラットパネル型X 検出器(FPD)の製造工程を示す概略平面図であ り、図6(b)~図13(b)は、図6(a)~図13(a)のA-A矢視断 図であり、図6(c)~図13(c)は、図6(a)~図13(a)のB- B矢視断面図であり、図14、および、図15は、 施例に係るフラットパネル型X線検出器(FPD) 製造工程を示す概略縦断面図である。

(ステップS1)
 まず、図6(a)~(c)に示されるように、絶縁基 3にゲート線5およびグランド線7を積層形成 る。この積層方法はCVD法、スパッタリング 、スピンコート法やインクジェット法など どの方法でもよい。

(ステップS2)
 次に、図7(a)~(c)に示されるように、ゲート 5およびグランド線7とともに、絶縁基板3上 絶縁膜9を積層形成する。この積層方法は、C VD法、スパッタリング法、スピンコート法や ンクジェット法のどの方法でもよい。本実 例では、配線間絶縁膜と薄膜トランジスタ 層間絶縁膜とを同時に形成しているが、別 に形成してもよい。さらに、図7(b)の円Dに されるように、ゲート線5とデータ線11aとの 差部となる部分は、それ以外の部分よりも 縁膜9の膜厚が厚いように絶縁膜を積層させ る。この円Dの部分の絶縁膜の積層は、1回で 層してもよいし、2回に分けて積層してもよ い。2回に分ける場合、CVD法、スパッタリン 法、スピンコート法などにより、絶縁膜9を 様に積層した後、インクジェット法などの 刷法によりゲート線5およびデータ線11の交 部となる部分に絶縁膜を印刷して重ねて積 してもよい。また、ゲート線5とデータ線11 の交差部に限らず、データ線11aの下面部の 縁膜9の膜厚を一様に、データ線11aの下面以 外の絶縁膜9の膜厚よりも厚くしてもよい。

(ステップS3)
 そして、図8(a)および(c)に示されるように、 絶縁膜9を挟んでゲート線5の所定の対向位置 ゲートチャンネル15を形成する。この積層 法はCVD法、スパッタリング法、スピンコー 法やインクジェット法などのどの方法でも い。

(ステップS4)
 図9(a)~(c)に示されるように、ゲートチャン ル15を挟んで、キャリア収集電極16およびデ タ線11aを絶縁膜9上に積層形成する。キャリ ア収集電極16は、絶縁膜9を挟んでグランド線 7に対向するように積層形成する。なお、ゲ トチャンネル15に対向したゲート線5の一部 と、データ線11aのゲートチャンネル15側の部 分と、ゲートチャンネル15と、キャリア収集 極16のゲートチャンネル15側の部分と、ゲー ト線5/データ線11a・ゲートチャンネル15・キ リア収集電極16間に介在する絶縁膜9とで、 膜トランジスタTrを構成する。また、キャリ ア収集電極16/グランド線7間に介在する絶縁 9とで、コンデンサCaを構成する。この積層 法はCVD法、スパッタリング法、スピンコー 法やインクジェット法などのどの方法でも い。

 さらに、図10(a)または(b)に示されるよう 、ゲート線5とデータ線11aとの交差部となる 分には、データ線11a上にデータ線11bを積層 る。この積層方法もCVD法、スパッタリング 、スピンコート法やインクジェット法など どの方法でもよいが、局所的に積層するの インクジェット法が好ましい。本実施例で 、データ線11aを積層した後データ線11bを積 したが、インクジェット法であれば、一度 積層することもできる。ゲート線5とデータ 線11との交差部におけるデータ線11の印刷の 、インクの種類を厚く積層できるものを使 ばよい。

(ステップS5)
 図11(a)~(c)に示されるように、キャリア収集 極16、データ線11およびゲートチャンネル15 ともに、絶縁膜9上に絶縁膜13を積層形成す 。この後積層する画素電極17と接続するた にキャリア収集電極16上には絶縁膜13を積層 成しない部分があり、キャリア収集電極16 周囲を絶縁膜13で積層形成する。すなわち、 キャリア収集電極16の一部分を開口するよう 絶縁膜13を積層形成する。この開口部の形 は、絶縁膜13を一様に積層した後、開口部を 開けてもよいし、インクジェット法などによ り、開口部を始めから開けた状態で絶縁膜13 印刷塗布することにより積層してもよい。 た、図11(b)に示されるように、データ線11が 絶縁膜13より突出してもよいし、データ線11 完全に覆うように絶縁膜13を積層してもよい 。

(ステップS6)
 図12(a)~(c)に示されるように、キャリア収集 極16および絶縁膜13上に画素電極17を積層す 。この積層方法はCVD法、スパッタリング法 スピンコート法やインクジェット法のどの 法でもよい。

(ステップS7)
 図13(a)~(c)に示されるように、データ線11、 素電極17および絶縁膜13上に絶縁膜18を積層 成する。この絶縁膜18により、データ線11は 全に被膜される。この後積層する半導体層1 9によって生成されたキャリアを画素電極17に 収集するために、半導体層19に直接に接触す く画素電極17の大部分には絶縁膜18を積層形 成せずに、画素電極17の周囲のみを絶縁膜18 積層形成する。すなわち、画素電極17の部分 を開口するように絶縁膜18を積層形成する。 なわち、画素電極17の大部分を開口するよ に絶縁膜18を積層形成する。この開口部の形 成は、絶縁膜18を一様に積層した後、開口部 開けてもよいし、インクジェット法などに り、開口部を始めから開けた状態で絶縁膜1 8を印刷塗布することにより積層してもよい

(ステップS8)
 図14(a)および(b)に示されるように、画素電 17および絶縁膜18上に半導体層19を積層形成 る。本実施例の場合、半導体層19としてa-Se 積層するので蒸着法を用いる。半導体層19に どのような半導体を用いるかで積層方法を変 えてもよい。

(ステップS9)
 図15(a)および(b)に示されるように、電圧印 電極21を半導体層19上に積層形成する。この さらに、保護層(図示省略)を電圧印加電極21 に積層形成することで、キャリア収集電極16 コンデンサCa、薄膜トランジスタTr、データ 線11、および、ゲート線5で構成されたフラッ トパネル型X線検出器の一連の製造を終了す 。

 これら光マトリックスデバイスの積層パ ーンの形成については、蒸着法、スピンコ ト法、電界メッキ法、スパッタリング法な のフォトリソグラフィ法によるパターン技 を採用して積層形成してもよい。また、印 塗布製膜を用いて積層形成してもよい。印 法であれば、大気中で簡易に、かつ薄く、 層形成することができる。印刷法は、グラ ア印刷やナノインプリントなどの転写であ てもよいし、インクジェット法であっても い。さらには、フォトリソグラフィ法とイ クジェット法を組み合せて積層形成しても い。

 光マトリックスデバイスを形成する絶縁 板3はガラスまたは、軽元素のプラスチック を用いる。プラスチックの場合は、ポリフェ ニレンスルフィド(PPS)または、ポリエーテル ルホン(PES)などが好ましい。また、絶縁膜9 よび絶縁膜13はポリイミドやポリビニルフ ノールなどの有機物であってもよいし、無 物であってもよい。

 ゲート線5、グランド線7、データ線11、キ ャリア収集電極16、および電圧印加電極21を 成する導伝体は、銀ペースト等の金属であ てもよいし、無機物からなる薄膜(例えばITO どの透明電極)や、PEDOT(ポリチオフェン系) PPV(ポリフェニレンビニレン)などに代表され る高導電性の有機物からなる薄膜であっても よい。

 ゲートチャンネル15を形成する半導体に いては、ペンタセンなどの有機物からなる 機半導体であってもよいし、低温ポリシリ ンあるいは酸化亜鉛(ZnO)に代表される酸化半 導体などの無機半導体であってもよい。半導 体層19を形成する半導体についても、上述し アモルファスセレン以外にも放射線の入射 よりキャリアが生成される放射線感応型の 質、あるいは光の入射によりキャリアが生 される光感応型の物質であれば、有機半導 であってもよい。

 このように、キャリア収集電極16、コン ンサCa、薄膜トランジスタTr、データ線11、 よびゲート線5から構成される積層パターン ついて、積層パターンの全てを有機薄膜ま は無機物で形成してもよいし、積層パター のすくなくとも一部を有機薄膜で積層形成 てもよい。有機薄膜の中でも有機低分子と 機高分子とがあり、両者のうちいずれかを 択することで具体的な積層形成方法が異な 。積層パターンとして有機低分子を選択し 場合には蒸着によって積層形成を行い、積 パターンとして有機高分子を選択した場合 印刷法(インクジェット法やナノインプリン ト)によって積層形成を行う。

 また、有機高分子以外を選択した場合でも インクジェット法でナノサイズ(10 -9 m程度)からなる導電性金属インクを吹き付け ゲート線5、グランド線7、データ線11、キャ リア収集電極16あるいは電圧印加電極21を形 することが可能である。とくに本実施例で 、ゲート線5とデータ線11との交差部におけ データ線11bの形成においては、局所的に積 できるインクジェット法が工数を低減でき 効である。

 したがって、データ線11およびゲート線5の なくとも一部を有機薄膜以外の無機薄膜や 属で積層形成する場合でも、印刷塗布製膜( インクジェット法や転写)によって積層形成 行うことが可能である。この場合には、銀 金、白金、銅などの金属をナノサイズ(10 -9 m程度)の粒子にした金属インクを吹き付けて ゲート線5やデータ線11の積層形成を行う。

 上記のように構成した光マトリックスデ イスは、データ配線11とゲート配線5との交 部におけるデータ配線11の配線幅を細くし つ配線厚みを厚くすることで、データ配線11 とゲート配線5との交差部における寄生容量 低減しつつ、それに伴う寄生抵抗の増加を 制することができる。これより、アクティ マトリクス基板全体で発生する寄生容量を 減しつつ寄生抵抗の増加を抑制することが きるので、アクティブマトリクス基板から データの読み込みおよびアクティブマトリ ス基板へのデータの書き込み時におけるノ ズを低減することができる。また、CRの時定 数が低減されるので、読み込み速度および書 き込み速度を速くすることができる。

 上述したように光マトリックスデバイス 受光マトリックスデバイスとして構成すれ 、より精度の高い光検出器を提供すること できる。また、上述した光マトリックスデ イスを発光マトリックスデバイスとして構 すれば、画像信号の変化に対して応答速度 速い画像ディスプレイを提供することがで る。

 この発明は、上記実施形態に限られるこ はなく、下記のように変形実施することが きる。

 (1)上述した実施例では、ゲート線5とデー タ線11との交差部におけるデータ線11の配線 および配線厚み、さらには絶縁膜9の膜厚を 差部以外のものと変化させていたが、図16(a )~(c)に示されるようにグランド線7とデータ線 11との交差部におけるデータ線11の配線幅お びの配線厚み、さらには絶縁膜9の厚みを変 させてもよい。

 すなわち、グランド線7とデータ線11との 差部におけるデータ線11の配線幅を、デー 線11とグランド線7との交差部以外、および データ線11とゲート線5との交差部以外のデ タ線の配線幅よりも細くしてもよい。また グランド線7とデータ線11との交差部におけ データ線11の配線厚みを、データ線11とグラ ド線7との交差部以外、および、データ線11 ゲート線5との交差部以外のデータ線の配線 厚みよりも厚くしてもよい。さらには、グラ ンド線7とデータ線11との交差部における絶縁 膜9の膜厚を、データ線11とグランド線7との 差部以外、および、データ線11とゲート線5 の交差部以外の絶縁膜9の膜厚よりも厚くし もよい。

 これより、データ線11とグランド線7との 差部にて発生する寄生容量を低減しつつ、 生容量の低減に伴う寄生抵抗の増加を抑制 ることができる。

 また、図16(c)に示されるように、データ 11とゲート線5との交差部からデータ線11とグ ランド線7との交差部までデータ線11に沿って 、データ線11の下面の絶縁膜9の膜厚を一様に 厚くしてもよい。

 (2)上述した実施例では、ゲート線5とデー タ線11との交差部におけるデータ線11の配線 および配線厚み、さらには絶縁膜9の膜厚を 差部以外のものと変化させていたが、図17(a )および(b)に示されるように、ゲート線5とデ タ線11との交差部の絶縁基板3上に溝または を掘り、ゲート線5の配線厚みを厚くさせる こともできる。また、ゲート線5とデータ線11 との交差部におけるゲート線5の配線幅を細 すれば、ゲート線5とデータ線11との対向面 が減少するので、さらに寄生容量を低減す ことができる。

 (3)上述した実施例では、ボトムゲート型 薄膜トランジスタ(TFT)を備えた光マトリッ スデバイスであったが、トップゲート型のTF Tを備えた光マトリックスデバイスであって よい。図4に示されるように、薄膜トランジ タのゲート(ゲート線5)をTFTのソース(キャリ ア収集電極16)・ドレイン(データ配線11)より 絶縁基板3側に形成したが、TFTソース・ドレ ンをTFTゲートよりも絶縁基板3側に形成して もよい。このような設計に応じて各電極等の 形成位置を適宜変更すればよい。本願の構成 によれば、データ線の配線幅を細くすること で寄生容量の低減ができるので、TFTのソース ・ドレインとゲートの間に介在する絶縁膜を 過度に厚くしなくてもよい。これより、コン タクトホールを開ける際に支障をきたすこと が無い。

 (4)上述した実施例では、ゲート線5を第1 線、データ線11を第2配線、グランド線7を第3 配線としたが、これは上述したボトムゲート 型の受光マトリックスデバイスにおける設定 である。よって、トップゲート型の発光マト リックスデバイスであれば、ゲート線および データ線は第1配線でも、第2配線でもどちら もよい。このようにゲート線、データ線、 ランド線が第1配線、第2配線、第3配線のど に設定するかは適宜設計すればよい。




 
Previous Patent: PSEUDO-PULSE GENERATOR

Next Patent: THREAD FORMING TAP