Beschreibung

OPTOELEKTRONISCHER HALBLEITERCHIP, HOCHVOLTHALBLEITERCHIP UND VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERCHIPS

Die Erfindung betrifft einen optoelektronischen

Halbleiterchip. Ferner betrifft die Erfindung einen

Hochvolthalbleiterchip, der insbesondere den

optoelektronischen Halbleiterchip umfasst. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines

optoelektronischen Halbleiterchips .

Bei optoelektronischen Halbleiterchips, wie beispielsweise LED-Chips, können in der Regel unterhalb von metallischen

Anschlusskontakten dielektrische Spiegelelemente angebracht werden, um einen direkten Stromfluss in die

Halbleiterschichtenfolge zu verhindern. Beispielsweise kann ein LED-Chip ein Saphirvolumenemitter sein. Der LED-Chip kann vorzugsweise blaues oder grünes Licht emittieren. Auf der Oberseite des Saphirchips sind in der Regel metallische

Anschlusskontakte aufgebracht, die einen Strom in die

Halbleiterschichtenfolge injizieren. Zwischen den

metallischen Anschlusskontakten und der

Halbleiterschichtenfolge können zusätzliche Schichten

angeordnet sein, wie beispielsweise dielektrische

Spiegelelemente. Diese zusätzlichen Schichten können den Reflexionskoeffizient der metallischen Anschlusskontakte erhöhen. Generell bedeutet, je höher der

Reflexionskoeffizient der metallischen Anschlusskontakte ist, desto niedriger ist die Absorption pro Fläche des

metallischen Anschlusskontaktes. Damit kann der

Helligkeitsverlust verringert werden. Das Herstellen dieser zusätzlichen Schichten zwischen den metallischen Anschlusskontakten und den Halbleiterschichtenfolgen bedeutet aber auch, erneuter Prozessaufwand und damit Kosten. Zwischen den metallischen Anschlusskontakten und der

Halbleiterschichtenfolge können zusätzlich oder alternativ zu den dielektrischen Spiegelelementen auch transparente

leitfähige Schichten, beispielsweise

StromaufWeitungsstrukturen aus ITO, aufgebracht sein. Diese Schichten erhöhen den Reflexionskoeffizienten der p- und/oder n-Anschlusskontakte .

Eine Aufgabe der Erfindung ist es, einen optoelektronischen Halbleiterchip bereitzustellen, der eine hohe Reflexion aufweist und preisgünstig erzeugt ist. Ferner ist Aufgabe der Erfindung, ein Verfahren zur Herstellung eines

optoelektronischen Halbleiterchips bereitzustellen, das den optoelektronischen Halbleiterchip günstig und schnell herstellt .

Ferner ist Aufgabe, einen Hochvolthalbleiterchip

bereitzustellen, der einen hier beschriebenen

optoelektronischen Halbleiterchip umfasst und daher eine hohe Reflexion aufweist und preisgünstig erzeugt ist.

Diese Aufgabe oder diese Aufgaben werden durch einen

optoelektronischen Halbleiterchip gemäß dem unabhängigen Anspruch 1, durch einen Hochvolthalbleiterchip gemäß dem unabhängigen Anspruch 17 und/oder durch ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips gemäß dem unabhängigen Anspruch 18 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der

Erfindung sind Gegenstand der abhängigen Ansprüche.

In zumindest einer Ausführungsform umfasst der

optoelektronische Halbleiterchip zumindest eine

Halbleiterschichtenfolge. Die Halbleiterschichtenfolge weist mindestens eine n-dotierte Halbleiterschicht und mindestens eine p-dotierte Halbleiterschicht auf. Zwischen der

mindestens einen n-dotierten Halbleiterschicht und der mindestens einen p-dotierten Halbleiterschicht ist eine aktive Schicht angeordnet. Die p-dotierte Halbleiterschicht ist mittels eines p-Anschlusskontakts elektrisch kontaktiert. Die n-dotierte Halbleiterschicht ist mittels eines

n-Anschlusskontakts elektrisch kontaktiert. Der

n-Anschlusskontakt ist zumindest bereichsweise in direktem

Kontakt zur p-dotierten Halbleiterschicht angeordnet und/oder der n-Anschlusskontakt ist in direktem Kontakt zu einem ersten Graben und der aktiven Schicht angeordnet. Direkter Kontakt kann hier unmittelbarer Kontakt meinen, dass also keine weiteren Schichten oder Elemente zwischen der p- dotierten Halbleiterschicht und dem n-Anschlusskontakt und/oder dem n-Anschlusskontakt und dem ersten Graben und der aktiven Schicht angeordnet sind. Die Erfindung betrifft ferner einen Hochvolthalbleiterchip, der zumindest zwei hier beschriebene optoelektronische

Halbleiterchips aufweist.

Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips, das zumindest folgende Schritte, vorzugsweise in der hier beschriebenen Reihenfolge, aufweist: A) Bereitstellen einer Halbleiterschichtenfolge mit zumindest einem ersten Graben aufweisend mindestens eine n-dotierte Halbleiterschicht, mindestens eine p-dotierte

Halbleiterschicht und eine zwischen der mindestens einen n- dotierten Halbleiterschicht und der mindestens einen

p-dotierten Halbleiterschicht angeordnete aktive Schicht, AI) Bereitstellen eines ersten Spiegelelements und Ätzen eines ersten Grabens, wobei der erste Graben zur Aufnahme eines n-Anschlusskontaktes eingerichtet ist, der die n- dotierte Halbleiterschicht elektrisch kontaktiert,

B) Aufbringen des n-Anschlusskontaktes zumindest

bereichsweise auf die n-dotierte Halbleiterschicht und auf die p-dotierte Halbleiterschicht, wobei der

n-Anschlusskontakt zumindest bereichsweise in direktem

Kontakt zur p-dotierten Halbleiterschicht angeordnet wird und/oder der n-Anschlusskontakt in direktem Kontakt zu einem ersten Graben und der aktiven Schicht angeordnet wird.

Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser mindestens eine

Halbleiterschichtenfolge. Die Halbleiterschichtenfolge weist mindestens eine n-dotierte Halbleiterschicht, mindestens eine p-dotierte Halbleiterschicht und eine zwischen der mindestens einen n-dotierten Halbleiterschicht und der mindestens einen p-dotierten Halbleiterschicht angeordnete aktive Schicht auf. Die Halbleiterschichten des Halbleiterchips basieren

bevorzugt auf einem III-V-Verbindungshalbleitermaterial . Das Halbleitermaterial kann bevorzugt auf einem

Nitridverbindungshalbleitermaterial basieren. "Auf ein

Nitridverbindungshalbleitermaterial basierend" bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein Nitrid- Verbindungshalbleitermaterial, vorzugsweise In _x AlyGa _] _- _x -yN, umfasst, wobei 0 < x < 1, 0 < y < 1 und x + y < 1 ist. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche

Bestandteile aufweisen, die die charakteristischen

physikalischen Eigenschaften des In _x AlyGa _] __ _x _yN-Materials im

Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, AI, Ga, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.

Gemäß zumindest einer Ausführungsform ist die n-dotierte Halbleiterschicht mittels eines n-Anschlusskontaktes

elektrisch kontaktiert. Der n-Anschlusskontakt bildet mit anderen Worten den n-Kontakt des optoelektronischen

Halbleiterchips aus. Der n-Anschlusskontakt kann zum Beispiel ein Bondpad oder ein oder mehrere Kontaktstege aufweisen.

Gemäß zumindest einer Ausführungsform ist die p-dotierte Halbleiterschicht mittels eines p-Anschlusskontaktes

elektrisch kontaktiert. Der p-Anschlusskontakt bildet mit anderen Worten den p-Kontakt des Halbleiterchips aus. Der p- Anschlusskontakt kann zum Beispiel ein Bondpad oder ein oder mehrere Kontaktstege aufweisen.

Der p-Anschlusskontakt kann zumindest bereichsweise innerhalb eines zweiten Grabens oder vollständig innerhalb eines zweiten Grabens angeordnet sein. Der zweite Graben kann hier eine Vertiefung sein.

Gemäß zumindest einer Ausführungsform ist der

n-Anschlusskontakt metallisch und/oder zumindest

bereichsweise über der p-dotierten Halbleiterschicht und der n-dotierten Halbleiterschicht angeordnet. Alternativ oder zusätzlich sind der n-Anschlusskontakt und die p-dotierte Halbleiterschicht durch ein erstes dielektrisches

Spiegelelement elektrisch separiert mit Ausnahme zumindest in einem Bereich eines ersten Grabens, in dem der

n-Anschlusskontakt in direktem Kontakt zur p-dotierten

Halbleiterschicht angeordnet ist. Direkter Kontakt kann hier und im Folgenden unmittelbarer mechanischer und/oder

elektrischer Kontakt meinen.

Die Erfinder haben erkannt, dass der n-Anschlusskontakt, der insbesondere innerhalb eines ersten Grabens angeordnet ist, zumindest bereichsweise in direktem elektrischem und/oder mechanischem Kontakt zur p-dotierten Halbleiterschicht angeordnet sein kann. Zusätzlich kann der n-Anschlusskontakt in direktem Kontakt zu einem ersten Graben und der aktiven Schicht angeordnet sein. Damit wurde ein lang vorhandenes Vorurteil überwunden, das besagt, dass n-Anschlusskontakte und p-dotierte Halbleiterschichten nicht in unmittelbar direktem Kontakt zueinander angeordnet sein dürfen, da sonst ein Kurzschluss erzeugt wird. Die Erfinder haben erkannt, dass dieses Vorurteil durch einen optoelektronischen

Halbleiterchip nach Anspruch 1 sowie einem

Hochvolthalbleiterchip gemäß Anspruch 17 und einem Verfahren gemäß Anspruch 18 überwunden werden kann.

Gemäß zumindest einer Ausführungsform ist zwischen der p- dotierten Halbleiterschicht und dem n-Anschlusskontakt ein erstes dielektrisches Spiegelelement angeordnet.

Gemäß zumindest einer Ausführungsform erstreckt sich der erste und/oder zweite Graben zumindest teilweise in die p-dotierte Halbleiterschicht. Insbesondere erstreckt sich der erste und/oder zweite Graben von der p-dotierten Halbleiterschicht über die aktive Schicht in die n-dotierte Halbleiterschicht. Dass sich der erste und/oder zweite Graben zumindest teilweise in die entsprechende Halbleiterschicht erstreckt, bedeutet hier und im Folgenden, dass zumindest ein Teilbereich insbesondere die Grundfläche des Grabens in diese entsprechende Halbleiterschicht hineinragt. Insbesondere kann sich der erste und/oder zweite Graben bis zu einem Substrat erstrecken, auf dem die p-dotierte und n-dotierte

Halbleiterschicht angeordnet sind. Insbesondere erstreckt sich der erste und/oder zweite Graben in das Substrat.

Beispielsweise erstreckt sich der erste und/oder zweite

Graben bis zu maximal 5 ym in das Substrat. Der zweite Graben ist insbesondere eine Vertiefung.

Der erste Graben kann eine Tiefe von größer oder gleich 50 nm und kleiner oder gleich 15 ym aufweisen. Erstreckt sich der erste Graben bis in die n-dotierte Halbleiterschicht, so kann der erste Graben eine Tiefe von 100 nm bis 3000 nm aufweisen. Erstreckt sich der erste Graben bis zum Substrat, so kann der erste Graben eine Tiefe von 4 bis 15 ym, beispielsweise 8 ym, aufweisen .

Mit zweiter Graben kann hier und im Folgenden eine Ausnehmung oder Vertiefung in dem optoelektronischen Halbleiterchip verstanden werden, die ein Breite-zu-Länge-Verhältnis von mindestens 1:5, insbesondere 1:15 oder 1:30, aufweist. Mit erster Graben kann hier und im Folgenden eine Ausnehmung in dem optoelektronischen Halbleiterchip verstanden werden, die eine Breite insbesondere zwischen 5 ym und 20 ym und/oder eine Länge zwischen 100 ym und 700 ym aufweist. Der erste Graben kann ein Breite-zu-Länge-Verhältnis zwischen 1:5 und 1:35, beispielsweise 1:20 oder 1:35 aufweisen. Insbesondere ist der erste Graben ein Mesagraben, also ein tiefer, bis in die n-Halbleiterschicht geätzter Graben. Gemäß zumindest einer Ausführungsform weist der

p-Anschlusskontakt und/oder n-Anschlusskontakt im Querschnitt eine maximale Höhe auf. Insbesondere ist der p- und/oder n-Anschlusskontakt innerhalb des ersten Grabens bis zur

Hälfte seiner maximalen Höhe, insbesondere bis zu 2/3 seiner maximalen Höhe, in dem entsprechenden Graben angeordnet. Mit anderen Worten ragt der n- und/oder p-Anschlusskontakt maximal zur Hälfte bis 1/3 seiner maximalen Höhe aus dem jeweiligen Graben hinaus. Insbesondere ist der p- und/oder n- Anschlusskontakt vollständig innerhalb des ersten Grabens angeordnet. Dies bewirkt, dass der p- und/oder n-

Anschlusskontakt in dem ersten Graben versteckt ist und damit vor mechanischen Schäden während der Herstellung geschützt werden kann. Alternativ kann der p- und/oder n-Anschlusskontakt im

Seitenquerschnitt gesehen eine maximale Höhe aufweisen, wobei der p- und/oder n-Anschlusskontakt bis zu maximal 2/3 dieser maximalen Höhe über den ersten Graben hinausragt. Gemäß zumindest einer Ausführungsform ist der

n-Anschlusskontakt zumindest bereichsweise oder vollständig in direktem elektrischem Kontakt zur p-dotierten

Halbleiterschicht angeordnet. Gemäß zumindest einer Ausführungsform ist der

p-Anschlusskontakt und/oder n-Anschlusskontakt metallisch. Beispielsweise ist der p-Anschlusskontakt und/oder n- Anschlusskontakt aus Gold geformt. Alternativ kann der p-Anschlusskontakt und/oder n-Anschlusskontakt Ag, Cu, Rh, AI, Cr, Pd, Ti, Pt, W, Mo und/oder TCO aufweisen. TCO ist insbesondere ITO und/oder IZO (Indiumzinkoxid) und/oder AZO

(Aluminium-Zinkoxid) .

Gemäß zumindest einer Ausführungsform weist der

Halbleiterchip zumindest einen ersten Graben auf, wobei sich innerhalb des ersten Grabens der n-Anschlusskontakt

erstreckt, wobei der n-Anschlusskontakt innerhalb des ersten Grabens in direktem mechanischem Kontakt zur p-dotierten

Halbleiterschicht angeordnet ist. Dieser Graben kann auch als Mesagraben bezeichnet werden.

Gemäß zumindest einer Ausführungsform weist das Bauelement ein zweites dielektrisches Spiegelelement auf. Für das zweite dielektrische Spiegelelement gelten alle Ausführungen und Definitionen wie für das erste dielektrische Spiegelelement und umgekehrt. Insbesondere ist das erste und/oder zweite dielektrische Spiegelelement als distributiver Bragg- Reflektor (DBR, Distributed Bragg Reflector) ausgeformt. Ein DBR-Spiegel kann eine periodische Abfolge von Schichtpaaren, die jeweils eine erste dielektrische Schicht mit einem

Brechungsindex nl und eine zweite dielektrische Schicht mit einem Brechungsindex n2 > nl aufweisen. Mit diesem Konzept ist die Schichtdicke des ersten und/oder zweiten

dielektrischen Spiegelelements nicht limitiert, da eine

Überformung einer nachfolgenden transparenten, elektrisch leitfähigen Schicht unkritisch ist. Das erste und/oder zweite dielektrische Spiegelelement gegebenenfalls inklusive einer Metallschicht weist vorzugsweise einen Reflexionsgrad von größer oder gleich 70 %, bevorzugt größer oder gleich 90 %, beispielsweise 95 % auf. Gemäß zumindest einer Ausführungsform weist das erste

und/oder zweite dielektrische Spiegelelement mindestens eines der Materialien AI2O3, Ta2Ü5, Zr0 ₂ , ZnO, SiN _x , SiO _x N _y , S1O2, 1O2, Zr02, Hf02, Nb2C>5, MgF2 oder Kombinationen daraus auf.

Gemäß zumindest einer Ausführungsform weist das erste

dielektrische Spiegelelement und/oder das zweite

dielektrische Spiegelelement das gleiche Material oder die gleichen Materialien auf.

Gemäß zumindest einer Ausführungsform weist das erste

und/oder zweite dielektrische Spiegelelement eine

Schichtenfolge mit alternierenden Schichten aus S1O2 und T1O2 oder S1O2 und b2Ü5 auf.

Gemäß zumindest einer Ausführungsform wird durch das erste dielektrische Spiegelelement und/oder das zweite

dielektrische Spiegelelement ein direkter Stromfluss zwischen dem p-Anschlusskontakt oder n-Anschlusskontakt und den p- und/oder n-dotierten Halbleiterschichtenfolgen und der aktiven Schicht verhindert. Mit anderen Worten wird ein direkter Stromfluss durch das erste dielektrische

Spiegelelement zwischen dem n-Anschlusskontakt und der

Halbleiterschichtenfolge verhindert. Durch das zweite

dielektrische Spiegelelement wird ein direkter Stromfluss zwischen dem p-Anschlusskontakt und der

Halbleiterschichtenfolge verhindert .

Gemäß zumindest einer Ausführungsform weist der erste Graben eine Teilflanke auf. Die Teilflanke bildet zusammen mit der n-dotierten Halbleiterschicht einen Winkel a von kleiner als 70°, vorzugsweise kleiner als 65°, insbesondere kleiner als 60° oder kleiner als 45°. Gemäß zumindest einer Ausführungsform ist zwischen dem p- Anschlusskontakt und dem ersten und/oder zweiten

dielektrischen Spiegelelement eine StromaufWeitungsstruktur angeordnet. Die StromaufWeitungsstruktur erstreckt sich über die p-dotierte Halbleiterschicht und das erste oder zweite Spiegelelement. Als StromaufWeitungsstruktur kann eine transparente leitfähige Schicht vorzugsweise aus

Indiumzinnoxid (ITO) verwendet werden.

Gemäß zumindest einer Ausführungsform weist das erste

dielektrische Spiegelelement und/oder das zweite

dielektrische Spiegelelement mindestens drei Schichten auf. Die mindestens eine erste dielektrische Schicht weist ein erstes dielektrisches Material mit einem Brechungsindex nl auf. Die mindestens zweite dielektrische Schicht weist ein zweites dielektrisches Material mit einem Brechungsindex n2 > nl auf. Das erste dielektrische Material weist vorteilhaft einen niedrigen Brechungsindex, vorzugsweise nl < 1,7, und das zweite dielektrische Material einen hohen Brechungsindex n2 > 1,7, vorzugsweise n2 > 2, auf. Das erste und/oder zweite dielektrische Spiegelelement fungiert als

Interferenzschichtsystem, dessen reflexionserhöhende Wirkung auf mehrfachen Reflexionen an den Grenzflächen zwischen den dielektrischen Schichten mit den unterschiedlichen

Brechungsindizes nl, n2 beruht. Gemäß zumindest einer vorteilhaften Ausgestaltung ist die aktive Schicht zur Emission von Strahlung mit einer

dominanten Wellenlänge λ geeignet, wobei für die Dicke dl der mindestens einen ersten dielektrischen Schicht 0,01 λ/4 < nl*dl -S 10 λ/4 und für die Dicke d2 der mindestens einen zweiten dielektrischen Schicht 0,01 λ/4 < n2*d2 < 10 λ/4 gilt. Bevorzugt gilt 0,5 λ/4 < nl*dl < 5 λ/4 und 0,5 λ/4 < n2*d2 < 5 λ/4.

Alternativ kann das erste und/oder zweite dielektrische

Spiegelelement mindestens drei Schichten aufweisen, wobei die mindestens erste dielektrische Schicht die unterste Schicht, also die der entsprechenden Halbleiterschicht direkt

nachgeordnete Schicht des ersten und/oder zweiten

dielektrischen Spiegelelements, ist. Für die Dicke dl der ersten dielektrischen Schicht gilt: nl*dl = 3 λ/4 oder nl*dl = 5 λ/4. Für die nachfolgenden Schichten, beispielsweise für die zweite dielektrische Schicht, gilt für die Dicke d2 :

n2*d2 = 1 λ/4.

Bei einer bevorzugten Ausgestaltung gilt für die Dicke der mindestens einen ersten dielektrischen Schicht 0,7 λ/4 < nl*dl ^ 1,3 λ/4 und für die Dicke der mindestens einen zweiten dielektrischen Schicht 0,7 λ/4 < n2*d2 < 1,3 λ/4. In diesem Fall sind die optische Dicke nl*dl der ersten

dielektrischen Schicht und die optische Dicke nl*dl der zweiten dielektrischen Schicht in etwa gleich einem Viertel der dominanten Wellenlänge. Dies ist eine Möglichkeit, eine hohe Reflexion durch Interferenz in dem ersten und/oder zweiten dielektrischen Spiegelelement zu erzielen.

Die StromaufWeitungsstruktur kann für emittierende Strahlung durchlässig sein. Die StromaufWeitungsstruktur enthält vorzugsweise ein transparentes leitfähiges Oxid (TCO,

Transparent Conductive Oxide), wie zum Beispiel ITO. Transparente, elektrisch leitende Oxide (TCO) sind transparente, elektrisch leitende Materialien, in der Regel Metalloxide, wie beispielsweise Zinkoxid, Zinnoxid,

Cadmiumoxid, Titanoxid, Indiumoxid, Indiumzinnoxid (ITO) oder Aluminiumzinkoxid (AZO) . Neben binären

Metallsauerstoff erbindungen wie beispielsweise ZnO, Sn02 oder Ιη2θ3 gehören auch ternäre MetallsauerstoffVerbindungen wie beispielsweise Zn2SnOzi, CdSn03, ZnSn03, Mgln20zi, Galn03, Ζη2ΐη2θ5 oder In4Sn30]_2 oder Mischungen unterschiedlicher transparenter, leitender Oxide zu der Gruppe der TCOs .

Weiterhin entsprechen die TCOs nicht zwingend einer

stöchiometrischen Zusammensetzung und können auch p- oder n-dotiert sein. Gemäß zumindest einer Ausführungsform sind das erste

dielektrische Spiegelelement und die Stromaufweitungsstruktur jeweils als Schicht ausgeformt.

Gemäß zumindest einer weiteren Ausführungsform ist der n-Anschlusskontakt zusammenhängend, insbesondere einfach zusammenhängend ausgebildet.

Gemäß zumindest einer Ausführungsform ist das erste

dielektrische Spiegelelement inseiförmig ausgeformt. Damit kann hier und im Folgenden insbesondere gemeint sein, dass das erste dielektrische Spiegelelement in Draufsicht auf den Halbleiterchip verschiedene Bereiche bildet, die vorzugsweise als Abfolge von Streifen, die insbesondere parallel und beabstandet zueinander angeordnet sind. Damit kann alternativ gemeint sein, dass Bereiche vorhanden sind, in denen das erste dielektrische Spiegelelement in direktem Kontakt zur p- dotierten Halbleiterschicht steht. Alternativ kann das dielektrische Spiegelelement zusammenhängend ausgeformt sein. Insbesondere kann das dielektrische Spiegelelement einfach zusammenhängend

ausgeformt sein.

Gemäß zumindest einer Ausführungsform weist im

Seitenquerschnitt gesehen das erste und/oder zweite

dielektrische Spiegelelement eine kleinere oder größere laterale Ausdehnung als der erste und/oder der zweite Graben auf.

Gemäß zumindest einer Ausführungsform ist zwischen dem p- Anschlusskontakt und einem zweiten dielektrischen

Spiegelelement eine weitere StromaufWeitungsstruktur

angeordnet. Für die weitere StromaufWeitungsstruktur gelten die gleichen Definitionen und Ausführungen wie für die

StromaufWeitungsstruktur und umgekehrt. Die weitere

StromaufWeitungsstruktur erstreckt sich insbesondere über die p-dotierte Halbleiterschicht und das zweite dielektrische Spiegelelement. Zwischen dem zweiten dielektrischen

Spiegelelement und der p-dotierten Halbleiterschicht ist vorzugsweise die weitere StromaufWeitungsstruktur angeordnet.

Gemäß zumindest einer Ausführungsform wird durch das erste und/oder zweite dielektrische Spiegelelement ein direkter Stromfluss zwischen dem p-Anschlusskontakt oder

n-Anschlusskontakt und den p- und n-dotierten

Halbleiterschichtenfolgen und der aktiven Schicht verhindert. Gemäß zumindest einer Ausführungsform ist zwischen dem p- Anschlusskontakt und der p-dotierten Halbleiterschicht ein zweites dielektrisches Spiegelelement angeordnet. Die

StromaufWeitungsstruktur ist über der p-dotierten Halbleiterschicht angeordnet, wobei im Bereich des p- Anschlusskontakts die StromaufWeitungsstruktur zumindest bereichsweise geöffnet ist. Gemäß zumindest einer Ausführungsform ist der n-

Anschlusskontakt zumindest teilweise auf der p-dotierten Halbleiterschicht, die insbesondere aus Galliumnitrid geformt ist, angeordnet. Der n-Anschlusskontakt und die p-dotierte Halbleiterschicht sind elektrisch separiert durch zumindest ein erstes und/oder zweites dielektrisches Spiegelelement mit Ausnahme in den Bereichen eines Grabens, also eines

Mesagrabens. Vorzugsweise ist das dielektrische

Spiegelelement als hochreflektiver DBR ausgeformt. Das erste und/oder zweite dielektrische Spiegelelement ist elektrisch isolierend ausgeformt. Vorzugsweise weist das erste und/oder zweite dielektrische Spiegelelement zumindest eine Schicht auf. Die Schicht kann einen Brechungsindex von kleiner 1,7 oder größer als 1,7 aufweisen.

Die Schichtdicke ist insbesondere λ/4, wobei die erste

Schicht eine Schichtdicke von 3λ/4 aufweisen kann. Auf dem ersten und/oder zweiten dielektrischen Spiegelelement kann zusätzlich eine dielektrische Schicht aufgebracht werden. Diese Schicht kann eine Ätzstoppschicht oder eine

Opferschicht sein, die das erste und/oder zweite

dielektrische Spiegelelement an den entsprechenden

Seitenflächen des ersten und/oder zweiten Grabens schützt. Beispielsweise kann Aluminiumoxid als Ätzstoppschicht mit einer Schichtdicke von beispielsweise größer als 10 nm und/oder Titandioxid als Opferschicht mit einer Schichtdicke von beispielsweise größer 100 nm aufgebracht werden. Gemäß zumindest einer weiteren Ausführungsform kann eine Stromaufweitungsschicht über der Halbleiterschichtenfolge angeordnet sein. Die Stromaufweitungsschicht erstreckt sich von dem ersten dielektrischen Spiegelelement bis in den ersten Graben. Weiterhin steht die Stromaufweitungsschicht in direktem Kontakt zu dem n-Anschlusskontakt , dem ersten dielektrischen Spiegelelement und bereichsweise zu der p- dotierten Halbleiterschicht sowie bereichsweise zu der n- dotierten Halbleiterschicht. Der n-Anschlusskontakt ist bevorzugt auf der Stromaufweitungsschicht angeordnet. Mittels der Stromaufweitungsschicht wird die n-dotierte

Halbleiterschicht über den n-Anschlusskontakt bestromt. Die Stromaufweitungsschicht kann für emittierende Strahlung durchlässig sein. Die StromaufWeitungsstruktur enthält vorzugsweise ein transparentes leitfähiges Oxid.

Transparente, elektrisch leitende Oxide (TCO) sind

transparente, elektrisch leitende Materialien, in der Regel Metalloxide, wie beispielsweise Zinkoxid, Zinnoxid,

Cadmiumoxid, Titanoxid, Indiumoxid, Indiumzinnoxid (ITO) oder Aluminiumzinkoxid (AZO) . Neben binären

MetallsauerstoffVerbindungen wie beispielsweise ZnO, Sn02 oder Ιη2θ3 gehören auch ternäre MetallsauerstoffVerbindungen wie beispielsweise Zn2SnOzi, CdSn03, ZnSn03, Mgln20zi, Galn03, Ζη2ΐη2θ5 oder In4Sn30]_2 oder Mischungen unterschiedlicher transparenter, leitender Oxide zu der Gruppe der TCOs .

Weiterhin entsprechen die TCOs nicht zwingend einer

stöchiometrischen Zusammensetzung und können auch p- oder n-dotiert sein.

Weitere Vorteile, vorteilhafte Ausführungsformen und

Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen

Ausführungsbeispielen .

Es zeigen:

Die Figuren 1A bis IC ein Verfahren zur Herstellung eines optoelektronischen Bauelements, die Figuren 2A bis 4B, 5A und 5B, 6A und 6B, 7A bis 7D, 8A und 8B, 9A bis 17B jeweils eine schematische Seitenansicht oder Draufsicht eines optoelektronischen Halbleiterchips oder Bauelements gemäß einer Ausführungsform, die Figuren 18A, 18D und 18H eine Draufsicht beziehungsweise Seitenansicht eines Hochvolthalbleiterchips gemäß einer

Ausführungsform, die Figuren 18B, 18C und 18E bis 18G jeweils FIB-Aufnahmen eines Hochvolthalbleiterchips gemäß einer Ausführungsform und die Figuren 19A bis 19C ein Verfahren zur Herstellung eines optoelektronischen Bauelements, die Figur 19D eine schematische Seitenansicht eines

optoelektronischen Halbleiterchips oder Bauelements gemäß einer Ausführungsform, die Figuren 4C und 5C bis 5F jeweils eine FIB-Aufnahme der Seitenansicht eines optoelektronischen Halbleiterchips gemäß einer Ausführungsform.

In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt werden.

Die Figuren 1A bis IC zeigen ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer

Ausführungsform.

Es wird eine Halbleiterschichtenfolge 10 bereitgestellt (hier nicht gezeigt) . Die Halbleiterschichtenfolge weist mindestens eine n-dotierte Halbleiterschicht 3, mindestens eine p- dotierte Halbleiterschicht 5 und eine zwischen der mindestens einen n-dotierten Halbleiterschicht und der mindestens einen p-dotierten Halbleiterschicht angeordnete aktive Schicht 4 auf. Auf die Halbleiterschichtenfolge kann ein erstes

dielektrisches Spiegelelement 1 angeordnet werden. Das erste dielektrische Spiegelelement 1 ist in Draufsicht auf die

Halbleiterschicht vorzugsweise inselförmig und/oder parallel und beabstandet zueinander angeordnet. Weiterhin kann ein zweites dielektrisches Spiegelelement 2 auf die

Halbleiterschichtenfolge angeordnet werden. Das zweite dielektrische Spiegelelement 2 ist in Draufsicht auf den Halbleiterchip vorzugsweise U-förmig ausgeformt.

Gemäß dem Ausführungsbeispiel in Verbindung mit der Figur 1B sind in einem weiteren Schritt in der

Halbleiterschichtenfolge 10 Gräben erzeugt. Der erste Graben 6 ist zur Aufnahme eines n-Anschlusskontaktes 9 eingerichtet. Der erste Graben 6 ist in Draufsicht auf die

Halbleiterschicht vorzugsweise zusammenhängend, insbesondere mehrfach zusammenhängend, ausgeformt und umschließt die ersten dielektrischen Spiegelelemente 1 bevorzugt

vollständig. Der zweite Graben 7 kann eine Vertiefung im zweiten dielektrischen Spiegelelement 2 sein und zur Aufnahme eines p-Anschlusskontaktes 8 eingerichtet sein.

Gemäß zumindest einer Ausführungsform weist der

n-Anschlusskontakt Bereiche auf, die in direktem Kontakt zur p-dotierten Halbleiterschicht, zum ersten Graben, der aktiven Schicht der n-dotierten Halbleiterschicht und dem ersten dielektrische Spiegelelement 1 angeordnet sind. Insbesondere ist der n-Anschlusskontakt in einem Endbereich als Bondpad ausgeformt und steht in direktem Kontakt zur p-dotierten Halbleiterschicht, zum ersten Graben, der aktiven Schicht, der n-dotierten Halbleiterschicht und dem ersten

dielektrische Spiegelelement 1.

Der erste Graben 6 kann mittels Lithografie und Verwendung einer Maske in der Halbleiterschichtenfolge 10 erzeugt werden. Der erste Graben 6 kann mittels eines Ätzverfahrens erzeugt werden. Anschließend kann eine

StromaufWeitungsstruktur 11 und/oder weitere

StromaufWeitungsstruktur 12 aufgebracht werden (hier nicht gezeigt) . Vorzugsweise wird die StromaufWeitungsstruktur 11 ganzflächig, also sowohl in dem ersten Graben 6 als auch über das zweite dielektrische Spiegelelement 2, aufgebracht. Die StromaufWeitungsstruktur 11 kann anschließend erhitzt oder ausgeglüht werden. Vorzugsweise ist die

StromaufWeitungsstruktur aus einem TCO-Material wie ITO geformt.

Anschließend kann ein weiterer Verfahrensschritt erfolgen. Dazu kann eine Maske für einen weiteren Lithografieschritt aufgebracht werden und insbesondere innerhalb des ersten Grabens 6 ein weiterer Graben erzeugt werden. Das Erzeugen des weiteren Grabens kann mittels eines Ätzschrittes

erfolgen. Dadurch kann die StromaufWeitungsstruktur 11 innerhalb des ersten Grabens 6 aufgebrochen werden. Die

Fotolackmaske kann entfernt werden und gegebenenfalls kann eine Passivierungsschicht , beispielsweise aus Siliziumdioxid, aufgebracht werden (hier nicht gezeigt) . Anschließend, wie in Figur IC gezeigt, kann wieder ein

Lithografieschritt erfolgen. Die Passivierungsschicht kann bereichsweise weggeätzt werden und die metallischen

Anschlusskontakte, also der n- und der p-Anschlusskontakt 8, 9, können in die entsprechenden Gräben 6, 7 eingebracht werden. Im anschließenden Verfahrensschritt kann der Fotolack entfernt werden.

Das Aufbringen und Aushärten einer StromaufWeitungsstruktur 11 und/oder einer weiteren StromaufWeitungsstruktur 12 kann optional in den entsprechenden Schritten erfolgen.

Die Figuren 2A bis 2C zeigen eine schematische Draufsicht eines Halbleiterchips gemäß einer Ausführungsform. Die Figur 2A zeigt eine Abbildung nach Aufbringen eines ersten dielektrischen Spiegelelements 1 und eines zweiten dielektrischen Spiegelelements 2. Insbesondere kann das erste dielektrische Spiegelelement 1 auf dem n-Anschlusskontakt 9, der insbesondere als Bondpad ausgeformt ist, aufgebracht werden.

Die Figuren 2B und 2C zeigen jeweils einen Halbleiterchip, nachdem die Gräben geätzt wurden. Zudem ist das dielektrische Spiegelelement noch im Bereich des n-Anschlusskontaktes angeordnet. Zusätzlich gibt es freie Bereiche des n- Anschlusskontaktes in der n-dotierten

Halbleiterschichtenfolge .

Die Figuren 2A bis 2C zeigen das Herstellen eines

Dreilagenhalbleiterchips mit einem dielektrischen

Spiegelelement an dem p- und n-Anschlusskontakt . Insbesondere werden nur das dielektrische Spiegelelement und nur ein

Graben im Zuge der Produktion aufgebracht. Die Helligkeit steigt durch Aufbringen eines dielektrischen Spiegelelements im Bereich des n-Anschlusskontaktes. Kein Leckstrom oder ESD- Schwäche bis zu 4 kV sind beobachtbar durch den n- Anschlusskontakt beim Übergang im aktiven Bereich (pn- Übergang) .

Die Figuren 3A bis 3B zeigen einen optoelektronischen

Halbleiterchip gemäß einer Ausführungsform. Die Figur 3A zeigt die Draufsicht auf den optoelektronischen

Halbleiterchip, die Figur 3B zeigt die schematische

Seitenansicht in der Schnittdarstellung AA', wobei der

Schnitt AA' zwischen zwei direkt benachbarten ersten

Spiegelelementen lokalisiert ist und senkrecht zu einer

Hauptausbreitungsrichtung des n-Anschlusskontakts verläuft. Die Hauptausbreitungsrichtung des n-Anschlusskontakts ist die Richtung entlang einer maximalen lateralen Ausdehnung des n- Anschlusskontakts .

Die Figur 3B zeigt eine Halbleiterschichtenfolge 10 mit einer n-dotierten Halbleiterschicht 3, insbesondere aus n-GaN, einer p-dotierten Halbeiterschicht 5, insbesondere aus p-GaN, und einer zwischen den beiden Halbleiterschichten 3, 5 angeordneten aktiven Schicht 4. Die Halbleiterschichtenfolge 10 weist einen ersten Graben 6 auf. Der erste Graben 6 erstreckt sich, wie in Figur 3B gezeigt, bis in die n- dotierte Halbleiterschicht 3. Innerhalb des ersten Grabens 6 ist der n-Anschlusskontakt 9 angeordnet. Der n- Anschlusskontakt 9 kann den ersten Graben 6 überragen oder mit diesem bündig abschließen. Über der

Halbleiterschichtenfolge 10 kann eine

StromaufWeitungsstruktur 11 angeordnet sein. Die

StromaufWeitungsstruktur 11 ist vorzugsweise aus

Indiumzinnoxid geformt. Vorzugsweise erstreckt sich die

StromaufWeitungsstruktur 11 nicht innerhalb des ersten

Grabens 6. Eine Passivierungsschicht 13, die vorzugsweise aus Siliziumdioxid geformt ist, kann sich auf der

Halbleiterschichtenfolge 10 sowie innerhalb des ersten

Grabens 6 erstrecken.

Die p-dotierte Halbeiterschicht 5 kann hier und in den anderen Ausführungsformen aus p-GaN geformt sein. Die n- dotierte Halbeiterschicht 3 kann hier und in den anderen Ausführungsformen aus n-GaN geformt sein. Die

Passivierungsschicht 13 kann hier und in den anderen

Ausführungsformen aus Siliziumdioxid geformt sein. Die

StromaufWeitungsstrukturen 11, 12 können hier und in den anderen Ausführungsformen aus ITO geformt sein. Die p- und n- Anschlusskontakte 8, 9 können hier und in anderen

Ausführungsformen Gold aufweisen.

Die Figuren 4A und 4B zeigen eine schematische Draufsicht und Seitenansicht eines Halbleiterchips 100 gemäß einer

Ausführungsform. Figur 4B zeigt die schematische

Seitenansicht in der Schnittdarstellung BB ' und die Figur 4C zeigt die zugehörige FIB-Aufnahme (Focused Ion Beam) gemäß der schematischen Seitenansicht der Figur 4B. Der Schnitt BB ' ist hier zwischen zwei direkt benachbarten ersten Gräben lokalisiert und schneidet das erste Spiegelelement. Weiterhin steht der Schnitt BB ' senkrecht zu der

Hauptausbreitungsrichtung des n-Anschlusskontakts .

Wie in Figur 4B gezeigt, ist eine Halbleiterschichtenfolge 10 dargestellt. Innerhalb der Halbleiterschichtenfolge 10 sind zwei Gräben 16 und 17 gezeigt. Zwischen den beiden Gräben 16, 17 ist der n-Anschlusskontakt 9 angeordnet. Der n- Anschlusskontakt 9 ist auf der p-dotierten

Halbleiterschichtenfolge 5 und der n-dotierten

Halbleiterschicht 3 angeordnet. Zudem ist der n- Anschlusskontakt 9 auf der aktiven Schicht 4 angeordnet.

Zwischen zumindest der p-dotierten Halbleiterschicht 5 und dem n-Anschlusskontakt 9 ist ein erstes dielektrisches

Spiegelelement 1 angeordnet. Das erste dielektrische

Spiegelelement 1 kann beispielsweise aus einem Dielektrikum, wie SiC>2 oder 1O2, oder Multischichten (DBR, Distributed

Bragg Reflector) geformt sein. Zudem kann sich eine

Passivierungsschicht 13 über die Halbleiterschichtenfolge 10 innerhalb der Gräben 16, 17 und über das erste dielektrische Spiegelelement 1 erstrecken.

Gemäß der Figur 4C ist eine Halbleiterschichtenfolge 10 auf einem Substrat 15 gezeigt. Das Substrat 15 kann

beispielsweise ein strukturiertes Saphirsubstrat sein. Zudem kann über der Halbleiterschichtenfolge 10 der erste

dielektrische Spiegel 1 angeordnet sein. Über dem ersten dielektrischen Spiegel 1 ist der n-Anschlusskontakt 9

angeordnet. Zudem erstreckt sich über das dielektrische

Spiegelelement die Passivierungsschicht 13. Links- und rechtsseitig des n-Anschlusskontaktes 9 sind zwei Gräben 16 und 17 angeordnet. Die Figur 5A zeigt eine schematische Draufsicht eines

Halbleiterchips 100 gemäß einer Ausführungsform. Der

Halbleiterchip weist einen Schnitt CC ' auf, welcher

schematisch in der Figur 5B gezeigt ist. Der Schnitt CC ' verläuft parallel zu der Hauptausbreitungsrichtung des n- Anschlusskontakts , schneidet also das erste Spiegelelement 1 und den ersten Graben 1 parallel zur

Hauptausbreitungsrichtung des n-Anschlusskontakts .

Aus dieser Schnittdarstellung CC ' ist erkennbar, dass der n- Anschlusskontakt 9 sich über das erste dielektrische

Spiegelelement 1 der p-dotierten Halbleiterschicht 5, der aktiven Schicht 4 und/oder der n-dotierten Halbleiterschicht 3 erstreckt. Zudem weist der n-Anschlusskontakt 9 einen direkten elektrischen und/oder mechanischen Kontakt innerhalb des ersten Grabens 6 zur p-dotierten Halbleiterschicht 5 auf, ohne einen Kurzschluss zu erzeugen. Mit anderen Worten ist zwischen der p-dotierten Halbleiterschicht 5 und dem n- Anschlusskontakt 9 keine Isolierung vorhanden. Der n- Anschlusskontakt 9 überformt den ersten Graben 6,

insbesondere die Teilflanken des ersten Grabens, die auch als Mesakanten bezeichnet werden können, als auch das erste dielektrische Spiegelelement 1. Obwohl der n-Anschlusskontakt 9 vorzugsweise aus Metall ist und im direkten Kontakt zur n- dotierten Halbleiterschicht 3 als auch zur p-dotierten

Halbleiterschicht 5 steht, wird kein Kurzschluss oder EFD- Schwäche erzeugt. Das erste dielektrische Spiegelelement 1 ist auf der

Oberfläche der p-dotierten Halbleiterschicht 5 angeordnet. Darauf ist der n-Anschlusskontakt 9 angeordnet. Als Ergebnis resultiert ein n-Anschlusskontakt 9, der in direktem Kontakt zum pn-Übergang ist. Die experimentellen Daten zeigen, dass das erste dielektrische Spiegelelement 1 die Helligkeit erhöht und ein Kurzschluss nicht entsteht, so dass der

Halbleiterchip stabil gegen elektrostatische Entladungen (ESD) ist.

Die Schnittdarstellung AA' der Figur 3A zeigt im Vergleich das Aufbringen des n-Anschlusskontaktes 9 ohne ein erstes dielektrisches Spiegelelement 1. Der n-Anschlusskontakt ist in direktem Kontakt zur n-dotierten Halbleiterschicht 3. Die Schnittdarstellung BB ' in Figur 4A zeigt im Vergleich den n- Anschlusskontakt 9, der auf dem ersten dielektrischen

Spiegelelement 1 als auch auf der p-dotierten

Halbleiterschicht 5 angeordnet ist. Das erste dielektrische Spiegelelement 1 wird mittels lithografischer Maske

aufgebracht. Das erste dielektrische Spiegelelement 1 ist vorzugsweise isolierend ausgeformt. Vorzugsweise besteht das dielektrische Spiegelelement 1 aus einem hochreflektierenden DBR (Distributed Bragg Reflector) . Der Bragg-Reflektor weist vorzugsweise eine Schichtenfolge aus alternierenden Schichten mit unterschiedlichen Brechungsindizes auf. Vorzugsweise sind Schichten mit niedrigem Brechungsindex (n<l,7) und hohem Brechungsindex (n>l,7) zu wählen. Die Schichtdicke ist insbesondere λ/4, wobei die erste Schicht eine Dicke von 3λ/4 aufweist. Auf der Oberseite des ersten dielektrischen

Spiegelelements 1 kann zusätzlich eine dielektrische Schicht aufgebracht sein. Diese Schicht kann als Ätzstoppschicht oder Opferschicht verwendet werden, die das erste dielektrische Spiegelelement 1 im Bereich des ersten Grabens 6 schützt. Beispielsweise kann Aluminiumoxid als Ätzstoppschicht mit einer Dicke von mehr als 10 nm oder Titandioxid als

Opferschicht mit einer Dicke von mehr als 100 nm verwendet werden. Das erste dielektrische Spiegelelement 1 erhöht den Reflexionskoeffizienten des metallischen n-Anschlusskontakts 9 und reduziert damit die Lichtabsorption. Lateral zum n- Anschlusskontakt 9 können zwei Gräben angeordnet sein. Diese Gräben isolieren den pn-Übergang. Die Schnittdarstellung CC ' in Figur 5A zeigt einen Seitenquerschnitt des n-

Anschlusskontaktes entlang des ersten dielektrischen

Spiegelelements 1. Der erste Graben 6 und das erste

dielektrische Spiegelelement 1 werden überformt durch den n- Anschlusskontakt 9.

Die Figur 5C zeigt die zugehörige FIB-Aufnahme mit der

Seitenfläche 61 des ersten Grabens 6. Hier erstreckt sich also der n-Anschlusskontakt 9 direkt über das erste

dielektrische Spiegelelement 1, der p-dotierten

Halbleiterschicht 5 und der n-dotierten Halbleiterschicht 3. Dabei wird kein Kurzschluss oder ähnliches erzeugt.

Die Figur 5C zeigt ein dünn ausgeformtes dielektrisches Spiegelelement als Schichtenstapel oder DBR mit wenig

Schichten, also beispielsweise drei Schichten. Dies führt zu einem Ätzrückzug von ~ 200 nm während der Mesa-Ätzung. Als Ergebnis resultiert eine flache Mesakante 61.

Die Figur 5D zeigt ein ausgeformtes dielektrisches

Spiegelelement als Schichtenstapel oder DBR mit vielen

Schichten, also beispielsweise 15 Schichten. Dies führt zu tiefen oder steilen Mesakanten 61. Der steile Mesa-Winkel erzeugt Löcher im Au-Stromstreuer 18. Die Figur 5E zeigt ein dünn ausgeformtes dielektrisches Spiegelelement als Schichtenstapel oder DBR mit wenig

Schichten, also beispielsweise drei Schichten. Dies führt zu einem Ätzrückzug von ~ 200 nm während der Mesa-Ätzung. Als Ergebnis resultiert eine flache Mesakante 61. In diesem

Beispiel ist die Mesakante des dielektrischen Spiegelelements flacher als die andere Mesakante, die durch eine Resistmaske gebildet wird.

Die Figur 5F zeigt, dass der Mesawinkel von dem

dielektrischen Spiegelelement (Schichtenstapel) abhängt.

Ein DBR aus 15 Schichten bestehend aus S1O2 (dunkle Schicht) und T1O2 (helle Schicht) verursacht eine steile Mesakante. In diesem Beispiel ist die Mesakante des dielektrischen

Spiegelelements steiler als die andere Mesakante, die durch eine Resistmaske gebildet wird.

Die Figuren 6A und 6B zeigen eine schematische Seitenansicht eines Halbleiterchips 100 gemäß einer Ausführungsform. Beide Figuren zeigen eine n-dotierte Halbleiterschicht 3, auf dem die aktive Schicht und die p-dotierte Halbleiterschicht 5 und das entsprechende dielektrische Spiegelelement 1, 2

angeordnet ist.

Die Figuren 6A und 6B unterscheiden sich durch den Winkel a, welcher der erste Graben 6 und/oder zweite Graben 7 aufweist. Der erste und/oder zweite Graben 6, 7 können jeweils eine Teilflanke 61, 71 aufweisen. Die Teilflanke 61, 71 weist zusammen mit der n-dotierten Halbleiterschicht 3 einen Winkel a von kleiner als 70°, bevorzugt kleiner als 65° oder

insbesondere bevorzugt kleiner als 60° oder bevorzugt kleiner als 45° auf. Die Dicke des metallischen n-Anschlusskontaktes 9 wird durch die Topologie an den Teilflanken und bei dem Winkel a reduziert. Aus diesem Grund kann die Stromverteilung des Stromtransfers entlang der Gräben 1, 2 signifikant erhöht werden, wie es durch das ohmsche Gesetz definiert wird. Vorzugsweise erstreckt sich die Teilflanke 61, 71 von der p- dotierten Halbleiterschicht 5 bis in die n-dotierte

Halbleiterschicht 3 herein. Der Graben 6, 7 kann auch

unterschiedliche Teilflanken mit unterschiedlichen Winkeln aufweisen. Beispielsweise kann der Graben 6, 7 lateral zum entsprechenden dielektrischen Spiegelelement 1, 2 einen anderen Winkel aufweisen als der Winkel a ist.

Die Figuren 7A bis 7D zeigen eine Draufsicht auf einen ersten Graben 6 eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform.

Hier sind unterschiedliche Variationen des n- Anschlusskontaktes 9 gezeigt. Der n-Anschlusskontakt 9 kann in Draufsicht gesehen eine kleinere laterale Ausdehnung aufweisen als das erste dielektrische Spiegelelement 1 (Figur 7A) .

In Figur 7B ist gezeigt, dass der n-Anschlusskontakt 9 rechteckförmig ausgeformt sein kann und eine annähernd gleiche laterale Ausdehnung aufweisen kann, wie das erste dielektrische Spiegelelement 1.

Die Figur 7C zeigt eine runde Ausgestaltung des n- Anschlusskontaktes 9, der sich zumindest in Teilbereichen mit dem ersten dielektrischen Spiegelelement überlagert. Das erste dielektrische Spiegelelement 1 und der n- Anschlusskontakt 9 können eine gleiche laterale Ausdehnung aufweisen. Anstelle einer Verbreiterung des n- Anschlusskontaktes 9 kann dieser auch oberhalb des ersten dielektrischen Spiegelelements 1 verjüngt sein (Figur 7D) . Die Figur 7A zeigt die Referenz mit einer konstanten Breite des n-Anschlusskontaktes 9 entlang des ersten Grabens 6 und des ersten dielektrischen Spiegelelements 1. Die Figuren 7B und 7C zeigen eine unterschiedliche Ausgestaltung des n- Anschlusskontaktes 9 rechteckförmig (Figur 7B) und

kreisförmig (Figur 7C) . Die Form des n-Anschlusskontaktes 9 im Bereich des ersten Grabens 6 vergrößert den Querschnitt und kompensiert damit die reduzierte Stromverteilungsdicke im Bereich der Topologie, die im Bereich des Winkels a erzeugt werden. Zusätzlich kann der n-Anschlusskontakt 9 auf dem ersten dielektrischen Spiegelelement 1 (Figur 7D) verringert werden, weil der n-Anschlusskontakt 9 keinen Kontakt mit der n-dotierten Halbleiterschicht 3 aufweist und damit elektrisch isoliert .

Die Figur 8A zeigt eine schematische Draufsicht mit einer Schnittdarstellung AA' eines Halbleiterchips 100 gemäß einer Ausführungsform, die Figur 8B zeigt eine schematische

Seitenansicht der Schnittdarstellung AA' .

Es ist die Halbleiterschichtenfolge 10 mit der n-dotierten Halbleiterschicht 3, der aktiven Schicht 4 und der p- dotierten Halbleiterschicht 5 gezeigt. Auf der p-dotierten Halbleiterschicht 5 ist ein zweites dielektrisches

Spiegelelement 2 angeordnet. Über dem zweiten dielektrischen Spiegelelement 2 ist eine StromaufWeitungsstruktur 11, beispielsweise aus ITO, angeordnet, die sich über die

Halbleiterschichtenfolge 10 erstreckt. Über dem zweiten dielektrischen Spiegelelement 2 ist der p-Anschlusskontakt 8 angeordnet. Zudem erstreckt sich eine Passivierungsschicht 13, insbesondere aus Siliziumdioxid, über die

Halbleiterschichtenfolge 10. Die Figuren 9A und 9B zeigen eine schematische Draufsicht eines Halbleiterchips 100 mit dem Schnitt BB ' und eine schematische Seitenansicht der Schnittdarstellung BB ' . Der Halbleiterchip 100 weist eine Halbleiterschichtenfolge 10 auf. Auf der Halbleiterschichtenfolge 10 ist ein

dielektrischer Spiegel 2 aufgebracht. Auf dem zweiten

dielektrischen Spiegel 2 ist in direktem Kontakt der p- Anschlusskontakt 8 angeordnet. Zudem weist der Halbleiterchip eine Passivierungsschicht 13 und eine Stromaufweitungsschicht 11 auf. Im Bereich des p-Anschlusskontaktes 8 ist die

StromaufWeitungsstruktur 11 geöffnet. Diese Öffnung kann durch Ätzen erfolgen. Damit kann die Haftung verbessert werden, da beispielsweise eine mechanische Haftung zwischen der StromaufWeitungsstruktur 11 und dem p-Anschlusskontakt 8 nicht sehr gut sein kann. Die Figur 8B zeigt also einen p- Anschlusskontakt 8 ohne eine Öffnung der

StromaufWeitungsstruktur 11. Die Figur 9B zeigt die Öffnung der StromaufWeitungsstruktur 11. Die geöffneten Bereiche der StromaufWeitungsstruktur 11 werden vorzugsweise innerhalb des zweiten Grabens 7 während des Ätzprozesses erzeugt. Sie werden vorzugsweise direkt auf dem zweiten dielektrischen Spiegelelement 2 erzeugt und trennen den metallischen p- Anschlusskontakt 8 von der StromaufWeitungsstruktur 11.

Basierend auf dieser Eigenschaft fließt der Strom entlang des p-Anschlusskontaktes 8 zur StromaufWeitungsstruktur 11 in Folge der reduzierten Kontaktfläche, die aus einer

homogeneren Stromdichteverteilung auf der

Halbleiterchipoberfläche oder im aktiven Bereich erzeugt werden kann. Damit kann durch das Öffnen der

StromaufWeitungsstruktur 11 die Helligkeit gesteigert werden. Die Figuren 10A und 10B zeigen jeweils eine fotografische Aufnahme eines Halbleiterchips 100 gemäß einer

Ausführungsform. In Figur 10B ist die Öffnung der

StromaufWeitungsstruktur 11 im Bereich des p- Anschlusskontaktes 8 gezeigt. Dadurch wird die Haftung des metallischen p-Anschlusskontaktes erhöht. Eine entsprechende Öffnung im p-Bondpad vermindert das Risiko von Bondpad- Peelings . Die Figuren IIA und IIB zeigen jeweils eine Draufsicht auf einen optoelektronischen Halbleiterchip gemäß einer

Ausführungsform. In der Figur IIA ist der erste Graben 6 kleiner ausgeformt als die laterale Ausdehnung des ersten dielektrischen Spiegelelements 1.

In der Figur IIB ist die laterale Ausdehnung genau anders herum. Mit anderen Worten ist in Figur IIB die laterale

Ausdehnung des ersten dielektrischen Spiegelelements 1 größer als die laterale Ausdehnung des ersten Grabens 6.

Die Figuren 12A und 12B zeigen eine schematische Draufsicht mit einer Schnittdarstellung AA' und eine Seitenansicht der Schnittdarstellung AA' gemäß einer Ausführungsform. In der Figur 12B weist der Halbleiterchip eine

Halbleiterschichtenfolge 10 auf, auf dem ein erstes

dielektrisches Spiegelelement 1 angeordnet ist. Auf dem ersten dielektrischen Spiegel 1 ist ein n-Anschlusskontakt 9 aufgebracht. Zudem überformt eine Passivierungsschicht 13 die Halbleiterschichtenfolge 10 und das erste dielektrische

Spiegelelement 1 und eine StromaufWeitungsstruktur 11. Der n- Anschlusskontakt 9 ist über der p-dotierten Halbleiterschicht 5 angeordnet. Die Figuren 13A und 13B zeigen jeweils eine schematische Draufsicht beziehungsweise Seitenansicht mit einer

Schnittdarstellung BB ' eines Halbleiterchips gemäß einer Ausführungsform.

Der n-Anschlusskontakt 9 ist über ein erstes dielektrisches Spiegelelement 1, einer p-dotierten Halbleiterschicht 5, einer aktiven Schicht 4 und einer n-dotierten

Halbleiterschicht 3 angeordnet. Links- und rechtsseitig des n-Anschlusskontaktes 9 sind Gräben 16 und 17 gezeigt. Die

Figur 13B zeigt, dass der erste Graben 6 breiter ist als das erste dielektrische Spiegelelement 1. Es resultiert ein Mesagraben, der ein erstes dielektrisches Spiegelelement 1 aufweist, das elektrisch isolierend ist. Der Mesagraben erzeugt eine Insel, in der die p-dotierte Halbleiterschicht liegt, jedoch elektrisch isoliert ist.

Die Figur 14A zeigt eine schematische Draufsicht eines

Halbleiterchips mit einer Schnittdarstellung CC ' gemäß einer Ausführungsform. Die Figur 14B zeigt die Schnittdarstellung CC ' der Figur 14A. In Figur 14B ist eine

Halbleiterschichtenfolge 10 gezeigt, auf dem eine

StromaufWeitungsstruktur 11 beispielsweise aus ITO direkt aufgebracht ist. Auf dieser StromaufWeitungsstruktur 11 ist ein zweites dielektrisches Spiegelelement 2 aufgebracht. Auf dem zweiten dielektrischen Spiegelelement 2 ist ein p- Anschlusskontakt 8 angeordnet. Zwischen dem p- Anschlusskontakt 8 und dem zweiten dielektrischen

Spiegelelement ist eine weitere StromaufWeitungsstruktur 12 beispielsweise aus ITO angeordnet. Zudem überformt diese

Anordnung eine Passivierungsschicht 13, beispielsweise aus Siliziumdioxid. Die Figur 15A zeigt eine schematische Draufsicht eines

Halbleiterchips gemäß einer Ausführungsform mit einer

Schnittdarstellung DD'. Die Figur 15B zeigt eine schematische Seitenansicht der Schnittdarstellung DD' gemäß einer

Ausführungsform.

Die Figur 15B zeigt eine Halbleiterschichtenfolge 10, auf der eine StromaufWeitungsstruktur 11, ein zweites dielektrisches Spiegelelement 2 und ein p-Anschlusskontakt 8 angeordnet sind. Hier ist zudem eine weitere StromaufWeitungsstruktur 12 aufgebracht, die im Bereich des p-Anschlusskontaktes 8 geöffnet ist. Zudem ist über der Anordnung eine

Passivierungsschicht 13 aus S1O2 angeordnet. Die Figur 16A zeigt eine schematische Draufsicht eines

Halbleiterchips gemäß einer Ausführungsform mit einer

Schnittdarstellung EE ' . Die Figur 16B zeigt eine schematische Seitenansicht der Schnittdarstellung EE ' . Hier ist gezeigt, dass die laterale Ausdehnung des ersten dielektrischen

Spiegelelements 1 kleiner ist als die laterale Ausdehnung des ersten Grabens 6. Der erste Graben 6 weist also zwei weitere Gräben 16 und 17 links und rechts von dem n-Anschlusskontakt 9 auf. Unterhalb des n-Anschlusskontaktes 9 sind das erste dielektrische Spiegelelement 1, eine StromaufWeitungsstruktur 11, eine p-dotierte Halbleiterschicht 5, eine aktive Schicht 4 und eine n-dotierte Halbleiterschicht 3, beispielsweise aus Galliumnitrid geformt, angeordnet. Dieser Aufbau kann sich aus dem Verfahren gemäß dem Anspruch 18 ergeben. Die Figur 17A zeigt eine schematische Draufsicht eines optoelektronischen Halbleiterchips mit einer

Schnittdarstellung FF' gemäß einer Ausführungsform. Die Figur 17B zeigt die zugehörige schematische Seitenansicht der Schnittdarstellung FF'. Im Vergleich zu der Figur 16B ist hier die laterale Ausdehnung des ersten dielektrischen

Spiegelelements 1 größer als des ersten Grabens 6. Zusammenfassend zeigen also die Figuren 14A bis 17B eine

Ausführungsform mit einem Schichtenstapel von einem p- und n- Anschlusskontakt , der StromaufWeitungsstrukturen 11 und eine weitere StromaufWeitungsstruktur 12 aufweist. Die

Schnittdarstellung CC ' der Figur 14A zeigt einen p- Anschlusskontakt 8, wobei die StromaufWeitungsstruktur 11 in direktem Kontakt zu der p-dotierten Halbleiterschicht 5 ist. Das erste dielektrische Spiegelelement 1 umrahmt diesen und ist zwischen dem p-Anschlusskontakt 8 und der

StromaufWeitungsstruktur 11 angeordnet. Die weitere

StromaufWeitungsstruktur 12 verbreitert den Strom in

lateraler Richtung.

Gemäß der Figur 15A ist die elektrische Verbindung zwischen dem p-Anschlusskontakt und der weiteren

StromaufWeitungsstruktur 12 unterbrochen. Nichtsdestotrotz ist die p-dotierte Halbleiterschicht 5 unter dem zweiten dielektrischen Spiegelelement 2 elektrisch durch die

StromaufWeitungsstruktur 11 verbunden. Am Schichtenstapel des n-Anschlusskontaktes 9 mit der weiteren

StromaufWeitungsstruktur 12 und der StromaufWeitungsstruktur 11 ist der erste Graben 6 breiter als der erste dielektrische Spiegel 1. Die StromaufWeitungsstruktur 11 wird nochmalig unterhalb des dielektrischen Spiegelelements 1 behandelt, sodass kein elektrischer Kontakt zwischen dem n- Anschlusskontakt 9 und der StromaufWeitungsstruktur 11 existiert. Ferner ist die StromaufWeitungsstruktur 11 elektrisch isolierend. Im Gegensatz dazu ist der erste Graben 6 breiter als das erste dielektrische Spiegelelement 1. Ein kleinerer Graben als das dielektrische Spiegelelement erlaubt für die

StromaufWeitungsstruktur einen elektrischen Kontakt der p- dotierten Halbleiterschicht unterhalb des n- Anschlusskontaktes .

Die Figuren 18A, 18B, 18C und 18D zeigen jeweils eine

schematische Draufsicht beziehungsweise Seitenansicht eines Hochvolthalbleiterchips.

Der Hochvolthalbleiterchip weist zumindest zwei

optoelektronische Halbleiterchips gemäß der hier

beschriebenen Ausführungen auf. Die optoelektronischen

Halbleiterchips können im Zusammenhang mit dem

Hochvolthalbleiterchip auch jeweils als Segmente bezeichnet werden .

Im Beispiel der Figur 18A weist der Hochvolthalbleiterchip drei optoelektronische Halbleiterchips gemäß der

Ausführungsformen auf. Hochvolthalbleiterchip meint hier, dass die Gesamtvoltspannung des Hochvolthalbleiterchips größer ist als die Gesamtvoltspannung eines

optoelektronischen Halbleiterchips. Wenn beispielsweise jeder optoelektronische Halbleiterchip eine Spannung von 3 V aufweist, so weisen drei Halbleiterchips in einem

Hochvolthalbleiterchip in Serie eine Gesamtvoltspannung von 9 V auf. Die Halbleiterchips sind miteinander durchgehend über eine elektrische Verbindung miteinander verbunden.

Vorzugsweise ist das Substrat 15 nachgeformt. Der Strom wird von dem p-Anschlusskontakt zum n-Anschlusskontakt

transportiert und in den zweiten Halbleiterchip

weitergeleitet. Anschließend fließt der Strom von dem p- Anschlusskontakt in den n-Anschlusskontakt in den dritten Halbleiterchip zum p-Anschlusskontakt und anschließend zum n- Anschlusskontakt . Die Figuren 18B und 18C zeigen eine REM- und FIB-Aufnahme eines Hochvolthalbleiterchips. Die Pfeildarstellung in der Figur 18B zeigt den Stromfluss und die Doppelpfeildarstellung die Dicke t (a) . Der Stromfluss kann dabei über den Winkel a beeinflusst werden. Die Figur 18C zeigt mittels der Pfeile die Dicke w.

Vorzugsweise wird hier ein Dreifachübergangs- Saphirhalbleiterchip bereitgestellt. Die drei pn-Übergänge sind vorzugsweise in Serie miteinander geschalten, sodass die Spannung auf 3 x 3 V = 9 V erhöht werden kann. Die drei

Halbleiterchips sind elektrisch voneinander separiert durch tiefe Mesagräben. Der p-Anschlusskontakt wird an dem ersten Halbleiterchip links und der n-Anschlusskontakt an dem dritten Halbleiterchip rechts angebracht. Der n- Anschlusskontakt des ersten Halbleiterchips ist mit einem p- Anschlusskontakt des zweiten Halbleiterchips verbunden. Daher kann der Strom über die Gräben in den zweiten Halbleiterchip gelangen. Die Dicke des Golds (Au) an dem Anschlusskontakt hängt von dem Winkel a, der Tiefe des ersten Grabens über folgende Formel ab: t^ _u (a) = t^ _u (0) · cos (a) mit t =

Schichtdicke. Um die reduzierende Schichtdicke des Golds am Winkel a zu kompensieren, wird die Dicke w des

Anschlusskontaktes in der Nähe des Grabens der Grabenfläche erhöht. Dies erlaubt, dass der Querschnitt des

Anschlusskontaktes konstant bleibt. Vorzugsweise ist das Substrat 15 ein elektrisch isolierendes strukturiertes

Saphirsubstrat (PSS) . Im Bereich des Grabens ist eine Konkav- Konvex-Topologie des PSS sichtbar und muss durch den Anschlusskontakt bedeckt werden. Dies ist nachteilig, weil zusätzliche Metallflächen das Licht absorbieren.

Im Vergleich zu dem Verfahren gemäß den Figuren 1A bis IC wird hier ein zusätzlicher Verfahrensschritt vor diesen gezeigten Verfahrensschritten eingeführt, dies soll einen tiefen Graben erzeugen. Dieses Erzeugen kann mittels

Lithografie oder einer Lithografiemaske erfolgen. Dabei kann ein Graben in beispielsweise ein PSS-Substrat geätzt werden und anschließend der Resist entfernt werden. Das PSS ist damit elektrisch isolierend, sodass eine Mehrzahl von

Halbleiterchips auf einer Leiterplatte angeordnet werden kann . Die Figur 18D zeigt eine schematische Seitenansicht von zwei Halbleiterchips (Segmente) , die in Serie geschalten sind. Die Figur 18H zeigt die Draufsicht von zwei Halbleiterchips. Es ist eine n-dotierte Halbleiterschicht 3, eine p-dotierte Halbleiterschicht 5, ein entsprechendes dielektrisches

Spiegelelement 6, 7, ein n-Anschlusskontakt 9, das in einen p-Anschlusskontakt 8 von links nach rechts überführt wird, gezeigt. Zudem kann eine transparente elektrisch leitfähige Schicht 11 unterhalb des p-Anschlusskontaktes angeordnet sein. Die Halbleiterschichtenfolge 10 kann auf einem

Substrat, beispielsweise einem strukturierten Saphirsubstrat (PSS), angeordnet sein.

Die Figuren 18E bis 18G zeigen zugehörige FIB-Aufnahmen . Es ist ein tiefer Graben dargestellt. Im Detail ist der n- Anschlusskontakt elektrisch mit dem p-Anschlusskontakt verbunden. Der p-Anschlusskontakt steht in direktem Kontakt zur StromaufWeitungsstruktur 11, die den Strom seitlich ausbreitet. Zudem kann der n-Anschlusskontakt in direktem Kontakt zur Mesakante stehen. Es ist gezeigt, dass das Metall auf der Mesakante und auf der p-dotierten Halbleiterschicht angeordnet ist (siehe auch Figur 5B) . Die Figur 18F ist eine Vergrößerung eines Ausschnitts der Figur 18E. Die Figur 18G ist eine Vergrößerung eines Ausschnitts der Figur 18F (C - Strom, D - Detektor, A - Winkel) .

Die Figuren 19A bis 19C zeigen ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer

Ausführungsform. Im Unterschied zu dem Verfahren gemäß den Figuren 1A bis IC wird die erste Spiegelschicht 1 einfach zusammenhängend auf die Halbleiterschichtenfolge aufgebracht.

Wie in Figur 19B gezeigt, wird in einem nächsten

Verfahrensschritt in der Halbleiterschichtenfolge der erste Graben 6 erzeugt. Dieser umgibt das erste Spiegelelement vollständig und durchbricht das erste Spiegelelement 1 nicht.

In einem weiteren Schritt können eine Passivierungsschicht 13 und eine StromaufWeitungsschicht 14 über der

Halbleiterschichtenfolge abgeschieden werden (nicht gezeigt) . Die Stromaufweitungsschicht 14 wird bevorzugt in den

Bereichen des ersten Spiegelelements 1 und des ersten Grabens 6 abgeschieden. Die Passivierungsschicht 13 wird bevorzugt vollständig über der Halbleiterschichtenfolge abgeschieden. Die Stromaufweitungsschicht 14 ist zwischen der

Passivierungsschicht 13 und der Halbleiterschichtenfolge angeordnet . Gemäß Figur 19C wird die Passivierungsschicht 13

bereichsweise bis zum ersten Spiegelelement 1 abgetragen. In den Bereichen, in denen das erste Spiegelelement 1 entfernt ist, wird der n-Anschlusskontakt 9 aufgebracht. Der n- Anschlusskontakt 9 besitzt keinen direkten Kontakt zur n- dotierten Halbleiterschicht 3, die im ersten Graben 6 freigelegt ist. Das Ausführungsbeispiel in Verbindung mit der Figur 19D zeigt im Unterschied zum Ausführungsbeispiel in Verbindung mit der Figur 4B eine schematische Seitenansicht in der

Schnittdarstellung BB ' , die gemäß Figur 19D ein Querschnitt durch den ersten Graben 6 ist. Die StromaufWeitungsschicht 14 erstreckt sich von dem ersten dielektrischen Spiegelelement 1 bis in den ersten Graben 6. Weiterhin steht die

Stromaufweitungsschicht 14 in direktem Kontakt zu dem n- Anschlusskontakt 9, dem ersten dielektrischen Spiegelelement 1 und bereichsweise zu der p-dotierten Halbleiterschicht 5, der n-dotierten Halbleiterschicht 3. Mittels der

Stromaufweitungsschicht 14 wird die n-dotierte

Halbleiterschicht 3 über den n-Anschlusskontakt 9 bestromt.

Die in Verbindung mit den Figuren beschriebenen

Ausführungsbeispiele und deren Merkmale können gemäß weiterer Ausführungsbeispiele auch miteinander kombiniert werden, auch wenn solche Kombinationen nicht explizit in den Figuren gezeigt sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele zusätzliche oder alternative Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.

Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 117 164.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, die die Kombination von Merkmalen in den

Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den

Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Bezugs zeichenliste

100 optoelektronischer Halbleiterchip

10 Halbleiterschichtenfolge

1 erstes dielektrisches Spiegelelement

2 zweites dielektrisches Spiegelelement

3 n-dotierte Halbleiterschicht

4 aktive Schicht

5 p-dotierte Halbleiterschicht

6 erster Graben

61 Seitenfläche des ersten Grabens

62 Grundfläche des erste Grabens

7 zweiter Graben

71 Seitenfläche des zweiten Grabens 72 Grundfläche des zweiten Grabens

8 p-Anschlusskontakt

9 n-Anschlusskontakt

11 StromaufWeitungsstruktur

12 weitere StromaufWeitungsstruktur 13 Passivierungsschicht

14 Stromaufweitungsschicht

15 Substrat

16 (Teil) Graben

17 (Teil) Graben

18 Löcher