Aus der europäischen Patentanmeldung EP-A-0 305 708 ist ein digitales Dezimierungsfilter bekannt, dessen darin enthaltener Multiplexer mit der Abtastrate der ihm zuge¬ führten Signale betrieben wird, während die an seine Aus¬ gänge angeschlossenen Signalpfade und die mit diesen ver¬ bundenen Teilschaltungen des Filters mit der halben Ab¬ tastrate des Eingangssignals betrieben werden.

Der Erfindung liegt die Aufgabe zugrunde eine Filterstruk¬ tur anzugeben, die auf der Basis von Pipelinefiltern mit fest vorgegebener maximaler Taktfrequenz eine m-fache Durch¬ satzrate eines konventionellen Transversalfilters mit etwa m-fachem Schaltungsaufwand ermöglichen. Das wird erfindungs¬ gemäß durch eine Ausbildung der Filterstruktur nach Patent¬ anspruch 1 erreicht.

Der mit der Erfindung erzielbare Vorteil liegt insbesondere darin, daß die maximale Durchsatzrate hierbei nur von der maximalen Verarbeitungsgeschwindigkeit von Multiplexer- und Demultiplexerschaltungen bestimmt wird und diese bei¬ spielsweise off-chip in einer geschwindigkeitsoptimierten Bipolar-Technologie realisierbar sind, wodurch die Durch- satzrate um Größenordnungen steigerbar ist.

Der Patentanspruch 2 ist auf eine bevorzugte Weiterbildung der Erfindung gerichtet.

Die Erfindung wird nachfolgend anhand der Zeichnung erläu¬ tert. Dabei zeigt

Figur 1 ein konventionelles Transversalfilter,

Figur 2 eine erfindungsgemäße Filterstruktur in Form eines mit dem Faktor 2 parallelisierten Transversalfil¬ ters nach Figur 1 und

Figur 3 eine erfindungsgemäße Filterstruktur in Form eines mit dem Faktor m parallelisierten Transversalfil¬ ters mit (k + 1) * Filterkoeffizienten.

In Figur 1 ist ein konventionelles Transversalfilter TF mit beispielsweise vier Filterkoeffizienten dargestellt, das aus den Partialproduktstufen C., ... C,, aus Verzögerungsstu¬ fen VI ... V3 mit einer Verzögerungszeit T und aus Addie¬ rern AI ... A3 besteht und das mit einer Filtertaktfrequenz f betreibbar ist. Beim Transversalfilter TF ist nach jedem Filtertakt ein am Filtereingang X anliegendes Filterein- gangssignal x. den Partialproduktstufen C _Q ... C, gleich¬ zeitig zuführbar. Der Ausgang der Partialproduktstufe C, ist dabei mit dem Eingang der Verzögerungsstufe VI verbun¬ den, deren Ausgang mit einem ersten Eingang des Addierers AI beschaltet ist. Der zweite Eingang des Addierers AI ist mit dem Ausgang der Partialproduktstufe C~ und der Ausgang des Addierers AI ist mit dem Eingang der Verzögerungsstufe V2 verbunden. Der Ausgang der Verzögerungsstufe V2 bildet den ersten Eingang und der Ausgang der Partialproduktstufe C, bildet den zweiten Eingang des Addierers A2, dessen Ausgang mit dem Eingang der Verzögerungsstufe V3 verbunden ist. Der Ausgang der Verzögerungsstufe V3 bildet gleich¬ zeitig den ersten Eingang und der Ausgang der Partialpro¬ duktstufe C ₀ bildet den zweiten Eingang des Addierers A3, dessen Ausgang gleichzeitig den Filterausgang Y darstellt, der Filterausgangssignale y. liefert. Angenommen in einer Partialproduktstufe C. findet eine Multiplikation der je¬ weiligen Eingangsgröße mit einem Filterkoeffizienten c. statt, so ergibt sich für das in Figur 1 dargestellt Trans- versalfilter TF mit vier Filterkoeffizienten folgende Be-

Ziehung für das Filterausgangssigπal :

*i ^{= C} 0 ^X i ^{+ C} l ^X i - 1 ^{+ C} 2 ^X i - 2 ^{+ C} 3 ^X i - 3

Figur 2 zeigt hingegen eine nach der Erfindung ausgebilde¬ te Filterstruktur, bei der ebenfalls wie beim Transversal¬ filter TF mit der Filtertaktfrequenz f dem Filtereingang X Filtereingangssignals x. zuführbar und dem Filterausgang Y Filterausgangssignale y. entnehmbar sind, bei der jedoch das in Figur 1 dargestellte Transversalfilter TF mit dem Parallelisierungsgrad m = 2 parallelisiert ist. Die erfiπ- dungsgemäße Filterstruktur besteht aus m = 2 eingangssei- tig parallel geschalteten Dezimierungsfiltem DF2, und DF2„ deren Pipelinefilter jeweils nur mit der halben Filtertakt¬ frequenz f/2 betreibbar sind und die ausgangsseitig über einen mit der Filtertaktfrequenz f getakteten Demultiple- xer DMUX2 abwechselnd auf dem Filterausgang Y schaltbar sind. Das erste der beiden Dezimierungsfilter DF2, besitzt einen Multiplexer MUX2, der mit der Taktfrequenz f um¬ schaltbar ist und die Eingangssignale x. abwechselnd einem ersten Pipelinefilter PF2, und einem zweite Pipelinefilter PF2 ₂ zuführt, wobei die Ausgänge der beiden Pipelinefilter über einen Addierer A6 aufsummierbar und einem der beiden Eingänge des Demultiplexers DMUX2 zuführbar sind. Der erste Ausgang des Multiplexers MUX2, ist dabei direkt mit dem Eingang des Pipelinefilters PF2, und der zweite Aus¬ gang des Multiplexers MUX2, ist über eine Vprverzögerungs- Schaltung V2, mit der Verzögerungszeit T/2 mit dem Eingang des Pipelinefilters PF2 ₂ verbunden. Im Pipelinefilter PF2, befinden sich Partialproduktstufen C„ und _Q für Filter¬ koeffizienten mit geradzahligem Index, eine Verzögerungs¬ schaltung V4 und eine Addierschaltung A4 und im Pipeline- filter PF2 ₂ befinden sich Partialproduktstufen C, und C, für Filterkoeffizienten mit ungeradzahligem Index, eine Verzögeruπgsstufe V5 und eine Addierstufe A5, wobei die Ausgänge der Addierer A4 und A5 mit den Eingängen des Addierers F.6 verbunden sind. Befindet sich der Multiplexer

MUX2, im Schaltzustand 1, so ist der Filtereingang X gleich¬ zeitig mit den Eingängen der Partialproduktstufen C ₂ und C _Q , der Ausgang der Partialproduktstufe C ₂ mit dem Eingang der Verzögerungsschaltung V4, der Ausgang der Verzögerungs¬ schaltung V4 mit einem ersten Eingang des Addierers A4 und der Ausgang der Partialproduktstufe C ₀ mit einem zweiten Eingang des Addierers A4- verbunden. Im zweiten Schaltzu¬ stand 2 des Multiplexers MUX2, ist der Filtereingang X über die Vorverzögerungsstufe V2, gleichzeitig mit den Eingängen der Partialproduktstufen C, und C, , der Ausgang der Partialproduktstufe C-, mit dem Eingang der Verzöge¬ rungsschaltung V5, der Ausgang der Verzögerungεschaltung V5 mit einem ersten Eingang des Addierers A5 und der Aus¬ gang der Partialproduktstufe C, mit einem zweiten Eingang des Addierers A5 verbunden» Sieht man vom Multiplexer MUX2, ab, so entspricht der Aufwand für das Dezimierungsfilter DF2, dem Aufwand für das Transversalfilter TF von Figur 1. Das zweite Dezimierungsfilter DF2 ₂ ist wie das Dezimie¬ rungsfilter DF2, aufgebaut und besitzt einen Multiplexer MUX2 ₂ , eine Vorverzögerungsschaltung V2 ₂ , Partialprodukt¬ stufen CA C,' Verzögerungsstufen V4 ¹ , V5' und Addie¬ rer A4 ¹ ... A6 ¹ , wobei die entsprechenden Bezugszeichen im Dezimierungsfilter DF2 ₂ mit einem Strich gekennzeichnet sind, so daß beispielsweise die Verzögerungsschaltung V4 im Dezimierungsfilter DF2, der Verzögerungsschaltung V4' im Dezimierungsfilter DF2 ₂ entspricht. Ohne die beiden Mul¬ tiplexer MUX2, und MUX2 ₂ sowie den De ultiplexer DMUX2 ist der Schaltungsaufwand der erfindungsgemäßen Filterstruktur nach Figur 2 gegenüber dem Transversalfilter TF aus Figur 1 genau verdoppelt. Die Verzögerungszeit T der Verzöge¬ rungsstufen V4, V5, V4 ¹ und V5 ¹ der Dezimierungsfilter DF2, und DF2 ₂ beträgt dabei eine Taktperiode des an das Dezimierungsfilter angelegten Taktes, das heißt im Bei¬ spiel von Figur 2 ( = 2) T = l/(f/2). Für das ordnungs¬ gemäße Funktionieren der erfindungsgemäßen Filterstruktur ist es von wesentlicher Bedeutung, daß zu einem jeweiligen Zeitpunkt, beispielsweise zum Startzeitpunkt, die Schaltzu-

stände der beiden Multiplexer MUX2, und MUX2 ₂ sowie des De- multiplexers DMUX2 abhängig voneinander richtig gewählt sind. In Figur 2 befindet sich der Multiplexer MUX2, des ersten Dezimierungsfilters DF2, im Schaltzustand 1 der Mul¬ tiplexer MUX2 ₂ des zweiten Dezimierungsfilters DF2 ₂ im Schaltzustand 2 und der Demultiplexer DMUX2 im Schaltzu¬ stand 1. Es besteht beispielsweise aber auch die Möglich- keit, daß zum Startzeitpunkt der Multiplexer MUX2, sich im Schaltzustand 2, der Multiplexer MUX2 ₂ im Schaltzustand 1 und der Demultiplexer DMUX2 im Schaltzustand 2 beginnt.

Zur Erläuterung der Funktionsweise der erfindungsgemäßen Filterstruktur nach Figur 2 werden nachfolgend die Zeit¬ punkte t = 0, t = T/2, t = T, t = 3T/2 und t größer gleich 2T betrachtet, wobei T einer Taktperiode des an das Dezi¬ mierungsfilter angeglegten Taktes entspricht. Zum Start¬ zeitpunkt t = 0 gelangt das Filtereingangssignal x ₀ über den im Schaltzustand 1 befindlichen Multiplexer MUX2, und über die Partialproduktstufe C _Q , wo eine Multiplikation mit dem Filterkoeffizienten c _Q erfolgt, sowie über die Addierer A4 und A6 und den im Schaltzustand 1 befindlichen Demultiplexer DMUX2 zum Filterausgang Y, wodurch sich ein Filterausgangssignal y ₀ = -, x.. ergibt. Zum Zeitpunkt T = T/2 schaltet der Multiplexer MUX2 ₁ in den Schaltzustand 2, der Multiplexer MUX2 ₂ in den Schaltzustand 1 und der De¬ multiplexer DMUX2 in den Schaltzustand 2, wodurch das Fil¬ tereingangssignal x, zur Partialproduktstufe C ' gelangt, die eine Multiplikation mit dem Filterkoeffizienten c _n be¬ wirkt, und das Partialprodukt gX, dem Addierer A6' zuge¬ führt wird. Zum selben Zeitpunkt wird das über die Vorver¬ zögerungsschaltung um die Zeit T/2 verzögerte Filterein¬ gangssignal x _Q der Partialproduktstufe C, ' zugeleitet, in der eine Multiplikation mit dem Filterkoeffizienten c, stattfindet, und das gebildete Partialprodukt c,x ₀ dem Ausgangsaddierer A6 ' zugeführt. Über den im Schaltzustand 2 befindlichen Demultiplexer DMUX2 gelangt die Summe der beiden Partialprodukte in der Form y, = C _Q X, + c,x _Q an den

Filterausgang Y. Für t = T schalten die beiden Multiplexer und der Demultiplexer in die Schaltzustände von t = 0, wo- durch im Pipelinefilter PF2, des Dezimierungsfilters DF2, der Ausdruck c ₂ x _D + c _^ x« und im Pipelinefilter PF2 ₂ des Dezimierungsfilters DF2, das Partialprodukt c,x, gebildet und im Ausgangsaddierer A6 aufaddiert wird. Der Ausgang Y erhält dabei das Filterausgangssignal Y ₂ = ^c g ^x 2 ^{+ c} ι ^x ι ⁺ C2 ^x n* ^Zum Zeitpunkt t = 3T/2 schalten die beiden Multi¬ plexer und der Demultiplexer in die jeweiligen Schaltzu¬ stände von t = T/2, wodurch die Ausdrücke ^x, + c ₂ x, und ^c l 2 ^{+ C} 3 ^X 0 ^{dem Aus} 9 ^aπ 9 ^sadc --i- ^{erer A6} ' zugeführt werden und am Ausgang Y das Filterausgangssignal y, = c^x, + c,x ₂ + ^c 2 ^x ι ^{+ c} 3 ^x o anlieo . Allgemein ergibt sich, wie beim Trans¬ versalfilter TF von Figur 1, das Ausgangssignal y. = c^ .

^{+ c} l ^x i - 1 ^{+ c} 2 ^x i - 2 ^{+ c} 3 ^x i - 3-

Geht man beispielsweise davon aus, daß das Transversalfil- ter TFl von Figur 1 und die Pipelinefilter von Figur 2 in CMOS-Technclogie aufgebaut sind und die minimale Verzöge¬ rungszeit beispielsweise T = 25 Nanosekunden beträgt, so ergibt sich für das konventionelle Transversalfilter TF eine Filtertaktfrequenz f = 1/T = 40 Megahertz, bei der erfindungsgemäßen Filterstruktur hingegen ergibt sich we¬ gen f/2 = 1/T eine Filtertaktfrequenz f = 80 Megahertz.

Allgemein läßt sich ein Transversalfilter mit (k + 1) * m Koeffizienten mit einem Parallelisierungsgrad m paralleli- sieren, wobei, abgesehen von zusätzlichen Ausgangsaddie¬ rern, den Multiplexern und dem Demultiplexer, eine m-fache Verarbeitungsgeschwindigkeit bei m-fachem Schaltungsauf¬ wand möglich ist. In Figur 3 ist eine erfindungsgemäße Fil¬ terstruktur in Form eines mit dem Parallelisierungsgrad m parallelisierten Transversalfilters mit (k + 1) * m Koef¬ fizienten dargestellt. Diese erfindungsgemäße Filterstruk¬ tur besteht aus m eingangsseitig mit dem Filtereingang X verbundenen Dezimierungsfiltem DF, ... DF. ... DF , die ausgangsseitig über einen Demultiplexer DMUX mit dem Fil-

terausgang Y verbindbar sind. Die Verzögerungszeit T in den Verzögeruπgsstufen der Dezimierungsfilter entspricht jeweils der Taktperiode des an das Dezimierungsfilter an¬ gelegten Taktes, das heißt im allgemeinen Fall (Figur 3) T = l/(f/m). Ein zum ersten Dezimierungsfilter DF, gehöri¬ ger Multiplexer MUX, befindet sich dabei zum Startzeit¬ punkt im Schaltzustand 1, ein zum Dezimierungsfilter DF.

«J gehöriger Multiplexer MUX. im Schaltzustand j und ein letz¬ ter Multiplexer MUX eines letzten Dezimierungsfilters DF im Schaltzustand m. Der Demultiplexer befindet sich zum Startzeitpunkt im Schaltzustand 1, ist also mit dem Dezi¬ mierungsfilter DF, verbunden, und wird mit der Filtertakt- frequenz f getaktet. Die Multiplexer MUX, MUX. ...

MUXm„ werden wie der Demultiplexer DMUX zy ^J klisch mit der

Filtertaktfrequenz f weitergeschaltet. Die restlichen Schal¬ tungsteile der Dezimierungsfilter DF, ... DF. ... DF wer-

- ~ 1 3 ^m den mit einer gegenüber der Filtertaktfrequenz f um den Faktor 1/m reduzierten Taktfrequenz betrieben. Im ersten Dezimierungsfilter DF, ist der Filtereingang X zum Start¬ zeitpunkt über den Multiplexer MUX,, der sich im Schaltzu¬ stand 1 befindet, mit Partialproduktstufen C _n u, Cm ... C.k *„ m eines ersten Pipelinefilters PF11 des ersten Dezimierungs- filters DF, gleichzeitig verbunden. Im Schaltzustand 2 des Multiplexers MUX, ist der Filtereingang X mit einer Vorver¬ zögerungsschaltung V, ₂ mit der Verzögerungszeit T/m gleich¬ zeitig ³ mit den Partialp ~roduktstufen C1, ,' C _m m + 1 _.. ' ...

^C _k * m 1 ^{eines 2 e} iten Pipelinefilters PF, ₂ des ersten Dezimierungsfilters DF, verbunden. Im Schaltzustand m des Multiplexers MUX, sind die am Filtereingang X anliegenden Filtereingangssignale x. über eine Vorverzögerungsschaltung V, mit der Verzögerungszeit (m -1) * T/m gleichzeitig Par¬ tialproduktstufen C _m m - l, ,' C,k + _m m - 1,,' — C,k *„ _m m + _m m -1. eines m-ten Pip ^{•^} elinefilters PF I,m des Dezimierung ³ sfilters

DF1 zu führbar . Alle übrigen Pipelinefilter des Dezimierungs filters DF-, sind durch Punkte angedeutet . Das Dezimierungs¬ filter DF, besitzt zusätzlich - 1 Ausgangsaddierer AA, . . . AA , , deren Eingänge mit den Ausgängen der Pipeli ne-

filter PF,,, PF, ₂ ... PF, verbunden sind, wobei der Aus¬ gang des letzten Ausgangsaddierers AA _ , über den zum Startzeitpunkt im Schaltzustand 1 befindlichen Demultiple¬ xer DMUX mit dem Filterausgang Y verbunden ist. Der Aufbau der beispielhaft dargestellten Pipelinefilter PP- _. PP- _I ... PF, ist beispielhaft durch die Verzögerungsschaltung V8 ... V13 und durch die Addierer A10 ... A15 im Zusammen- hang ³ mit dem Partialp ^roduktstufen C _n 0 ... C.k *-. _m m + _m - 1, angedeutet. Dabei ist beim Pipelinefilter PF,, der Ausgang der Partialproduktstufe C. ^ mit dem Eingang der Verzöge¬ rungsstufe V8, der Ausgang der Partialproduktstufe C, mit einem Eingang des Addierers A10 und der Ausgang der Par- tialproduktstufe C _π mit einem Eingang des Addierers All verbunden. Ferner ist der Ausgang des Addierers A10 mit dem Eingang der Verzögerungsschaltung V9 und deren Ausgang mit dem zweiten Eingang des Addierers All besch ltet, wo¬ bei der Ausgang des Addierers All gleichzeitig den Ausgang des Pipelinefilters P -.1 bildet. Entsprechend ist der Aus¬ gang der Partialproduktstufe C. ^ , mit dem Eingang der Verzögerungsstufe V10, der Ausgang der Partialprodukt¬ stufe Cm + 1, mit einem ersten Eing=ang ³ des Addierers A13 ver- bunden. Der Ausgang der Verzögerungsstufe Vll ist mit dem zweiten Eingang des Addierers A13 verbunden, dessen Aus¬ gang den Ausgang des Pipelinefilters PF, ₂ bildet. In der letzten Pipelinestufe F, des Dezimierungsfilters DF, ist der Ausgang der Partialproduktstufe C. ^ , mit dem Eingang der Verzögerungsstufe V12, der Ausgang der Partial- produktstufe C ₂ _ , mit einem ersten Eingang des Addie¬ rers A14 und der Ausgang der Partialproduktstufe C _ , mit einem ersten Eingang des Addierers A15 verbunden, des¬ sen Ausgang den Ausgang des Pipelinefilters PF,, bildet. Die Verzögerungsstufe V13 ist eingangsseitig mit dem Aus- gang des Addierers A14 und ausgangsseitig mit dem zweiten Eingang des Addierers A15 beschaltet. In den Pipelinefil¬ tern PF,,, PP-io ••• ^PF ι _m sind durch punktierte Linien wei¬ tere Partialproduktstufen, Verzögerungsschaltungen und Ad¬ dierer angedeutet. Ferner ist exemplarisch ein j-tes Dezi-

mierungsfilter DF. gezeigt, bei dem der Filtereingang X über einen zum Startzeitpunkt im Schaltzustand j befindli- chen Multiplexer MUX., eine Vorverzögerungsschaltung V..

J JJ mit der Verzögerungszeit (j -1) * T/m oder (j - l)/f, ein Pipelinefilter PF., und Ausgangsaddierer AA mit einem j-ten Eingang eines zum Startzeitpunkt im j-ten Schaltzu¬ stand befindlichen Demultiplexers DMUX verbunden ist. Im letzten Dezimierung ^a sfilter DF _m m ist ein im Startzeitp ~unkt im Schaltzustand m befindlicher Multiplexer MUX darge¬ stellt, der eingangsseitig mit dem Filtereingang und aus¬ gangsseitig mit einer letzten Vorverzögerungsschaltung V mit der Verzögerungszeit (m - 1) * T/m verbunden ist, die ihrerseits ausgangsseitig mit einer letzten Pipelinefilter¬ stufe PF,m.,,m,, beschaltet. Weitere Dezimierung -sfilter und

Schaltzustände sind durch Punkte angedeutet.

Die erfindungsgemäße Filterstruktur kann beispielsweise vollständig in CMOS-Technologie aufgebaut werden. Es ist jedoch von besonderem Vorteil die Multiplexer MUX, ... MUX. ... MUX und den Demultiplexer DMUX von den Pipeline¬ filtern der Dezimierung -sfilter DF1, ... DFj. ... DF _m m g -e- trennt in einer schnellen Bipolar-Technologie aufzubauen. Die Vorverzögerungsstufen und die Ausgangsaddiererstufen sind dabei entweder in Bipolar-Technologie oder zusammen mit den Pipelinefiltern in CMOS-Technologie aufgebaut. Als Verzögerungsschaltungen in den Pipelinefiltern dienen bei¬ spielsweise getaktete D-Flipflops.

Im Extremfall k = 0 ist ein Transversalfilter mit. m Koef¬ fizienten mit einem Parallelisierungsgrad m parallelisier- bar, wobei die Pipelinefilter nur noch aus Partialprodukt¬ stufen bestehen und die jeweiligen Verzögerungen durch die Vorverzögerungsschaltungeπ erfolgen.