技术领域

本发明属于微电子技术领域， 特别是涉及一种用于替代 DRAM 及 FLASH 的相变存储 单元及其制作方法。 背景技术

相变存储器利用操作信号产生焦耳热对相变材 料进行操作， 使其在不同的相之间进行转 变， 从而体现出高低电阻值差异， 完成对信息的存储。 相变存储器由于其操作速度快， 数据 保持力好， 循环操作能力强， 与传统 CMOS 工艺兼容， 并且在小尺寸时仍能保持其操作性 能， 所以被认为是最有希望的下一代非挥发性存储 器之一。 随着器件尺寸的縮小， 尺寸效应 对相变材料的影响仍是现在相变存储器研究的 热点。

研究者对尺寸效应对相变材料热稳定性的影响 屡见报道。 例如， 文献 （JOURNAL OF APPLIED PHYSICS 103, 114310 (2008) ) 曾报道了 GeSb， Sb2Te， NGST, GST, AIST的 结晶温度随薄膜厚度的变化。 当相变材料薄膜厚度在 10 纳米以上时， 相变材料的结晶温度 随厚度的变化非常微弱。 当相变材料薄膜厚度低于 10 纳米时， 相变材料的结晶温度随着薄 膜厚度的减小有不同程度的提高。 例如随着薄膜由 10纳米减小到 2纳米， Sb2Te, GeSb, GST, AIST材料的结晶温度分别提高了将近 150， 50， 200， 100摄氏度。

文献 （SCIENTIFIC REPORTS 2:360 DOI:10.1038/srep00360) 报道了尺寸效应同时也影 响着相变材料薄膜结晶速度。 当相变材料厚度减薄， 材料的比表面积增加， 而界面由于存在 缺陷而容易形成晶核。 而晶核的存在为相变材料的结晶过程縮短了晶 核形成时间， 减少了结 晶过程所需时间， 进而提升了相变存储器的操作速度。 当晶核形成时间縮短， 晶粒成长变成 为影响结晶时间的主要因素。 而晶粒生长时间随着尺寸縮小而变短， 这就保证了小尺寸器件 更快的相变速度。

相变存储器利用操作信号产生焦耳热对相变材 料进行操作， 使其在不同的相之间进行转 变， 从而体现出高低电阻值差异， 完成对信息的存储。 操作功耗的有效部分为实现相变材料 相转变部分的能量。 相变区域越小， 所需能量越小， 器件功耗降低。 而限制型结构相变存储 器正是通过减小相变区域降低了器件操作功耗 。 刀片结构， 环形结构等小尺寸电极的制备其 目的也是减小相变区域， 从而降低功耗。

相变存储器的主要失效原因是由于相变材料的 元素偏析导致的材料均匀性降低。 而元素 扩散主要发生在操作时电流产生的高温条件下 ， 高温持续时间越长元素偏析越严重。 所以对 相变材料长时间高功率操作会促使元素偏析， 加快器件失效， 降低器件可循环操作次数。 而 具有低功耗快速操作特定的相变存储器在操作 时由于操作时间短， 每次操作对材料的元素偏 析效果降低， 有利于提高器件循环操作次数的能力。 发明内容

鉴于以上所述现有技术的缺点， 本发明的目的在于提供一种用于替代 DRAM及 FLASH 的相变存储单元及其制作方法， 用于解决现有技术中相变存储单元的相变材料 尺寸大导致器 件操作速度慢、 功耗高以及循环操作能力低的问题。

为实现上述目的及其他相关目的， 本发明提供一种用于替代 DRAM及 FLASH 的相变 存储单元及其制作方法。 本发明的相变存储单元具有高数据保持力， 高速低功耗的特点。

本发明采用如下技术方案， 一种相变存储单元， 其包括相变材料层和与其接触并位于其 下方的圆柱体下电极， 所述相变材料层由侧壁层与圆形底层连接而成 ， 并形成上部开口的空 心圆柱体或空心倒圆台， 所述空心圆柱体或空心倒圆台内部填充介质层 。

可选地， 所述圆形底层的直径等于或大于圆柱体下电极 的直径。

可选地， 所述圆形底层的直径范围是 5~30 nm。

可选地， 所述圆柱体下电极的直径范围是 2~30 nm。

可选地， 所述圆形底层的厚度范围是 l~10 nm， 所述侧壁层的厚度范围是 2~15 nm。 本发明还提供一种相变存储单元的制作方法， 该方法包括以下步骤：

a) 提供一金属电极层， 在所述金属电极层上生长第一介质层， 并在所述第一介质层上 制备出圆柱形孔， 形成带有圆柱形孔的第一介质层； 所述圆柱形孔的深度等于所述 第一介质层的厚度；

b) 在所述带有圆柱形孔的第一介质层上沉积下电 极金属材料， 并进行抛光去除所述圆 柱形孔外的下电极金属材料， 留下的下电极金属材料与所述第一介质层齐平 ； c) 在所述步骤 2) 中抛光后的结构上进行回刻， 形成圆柱体结构或倒圆台结构的孔洞； 剩余的下电极金属材料形成圆柱体下电极；

d) 沉积相变材料层， 形成由侧壁层与圆形底层连接而成并上部开口 的空心圆柱体或空 心倒圆台； 接着沉积用于填充在所述空心圆柱体或空心倒 圆台内部的第二介质层； 然后抛光去除所述圆柱体结构或倒圆台结构的 孔洞外多余的第二介质和相变材料， 直至与所述第一介质层齐平， 然后制备出上电极。

可选地， 于所述步骤 4) 中沉积相变材料层时进行原位加温； 所述原位加温的温度范围 是 200~400 °C。

可选地， 于所述步骤 4 ) 中沉积第二介质层时进行加温， 所述加温的温度范围是 200-400 V。

可选地， 所述圆形底层的直径等于或大于圆柱体下电极 的直径。

可选地， 所述圆形底层的厚度范围是 l~10 nm， 所述侧壁层的厚度范围是 2~15 nm。 如上所述， 本发明的用于替代 DRAM及 FLASH 的相变存储单元及其制作方法， 具有 以下有益效果： 采用的相变材料薄膜的厚度薄， 减小了相变区域， 从而将存储单元 RESET操 作功耗降低至 1E-11焦耳； 相变材料厚度薄使界面对结晶速度提升的效果 变得更加明显， 从 而将器件的 SET操作速度提高到 500皮秒； 操作功耗的降低和操作时间的縮短减少了每次 操 作过程对相变材料的损害， 增加了器件的最大可操作次数， 从而使得器件的疲劳能达到 1E11 ; 相变材料厚度薄能提升材料的热稳定性， 使利用 Ge ₂ Sb ₂ Te ₅ 材料作为存储介质的器件的 数据保持力达到十年 120摄氏度。 附图说明

图 1显示为本发明的侧壁垂直结构的相变存储单� �的示意图。

图 2至图 3显示为本发明的相变存储单元的制作方法在� �施例 1步骤 1中所呈现的结构 示意图。

图 4至图 5显示为本发明的相变存储单元的制作方法在� �施例 1步骤 2中所呈现的结构 示意图。

图 6显示为本发明的相变存储单元的制作方法在� �施例 1 步骤 3 中所呈现的结构示意 图。

图 7至图 9显示为本发明的相变存储单元的制作方法在� �施例 1步骤 4中所呈现的结构 示意图。

图 10显示为本发明的小电极侧壁垂直结构的相变� ��储单元的示意图。

图 11至图 12显示为本发明的相变存储单元的制作方法在� ��施例 2步骤 1中所呈现的结 构示意图。

图 13至图 14显示为本发明的相变存储单元的制作方法在� ��施例 2步骤 2中所呈现的结 构示意图。

图 15显示为本发明的相变存储单元的制作方法在� ��施例 2步骤 3中所呈现的结构示意 图。 图 16至图 18显示为本发明的相变存储单元的制作方法在� ��施例 2步骤 4中所呈现的结 构示意图。

图 19显示为本发明的侧壁倾斜结构的相变存储单� ��的示意图。

图 20至图 21显示为本发明的相变存储单元的制作方法在� ��施例 3步骤 1中所呈现的结 构示意图。

图 22至图 23显示为本发明的相变存储单元的制作方法在� ��施例 3步骤 2中所呈现的结 构示意图。

图 24显示为本发明的相变存储单元的制作方法在� ��施例 3步骤 3中所呈现的结构示意 图。

图 25至图 27显示为本发明的相变存储单元的制作方法在� ��施例 3步骤 4中所呈现的结 构示意图。

图 28显示为本发明的小电极侧壁倾斜结构的相变� ��储单元的示意图。

图 29至图 30显示为本发明的相变存储单元的制作方法在� ��施例 4步骤 1中所呈现的结 构示意图。

图 31至图 32显示为本发明的相变存储单元的制作方法在� ��施例 4步骤 2中所呈现的结 构示意图。

图 33显示为本发明的相变存储单元的制作方法在� ��施例 4步骤 3中所呈现的结构示意 图。

图 34至图 36显示为本发明的相变存储单元的制作方法在� ��施例 4步骤 4中所呈现的结 构示意图。 元件标号说明

1 金属电极层

21 下电极金属材料

2 圆柱形下电极

31 圆形底层

32 侧壁层

3 相变材料层

4 第一介质层

5 第二介质层 6 上电极

7 圆柱形孔

8 圆柱体结构的孔洞

9 倒圆台结构的孔洞

10 相变区域 具体实施方式

以下通过特定的具体实例说明本发明的实施方 式， 本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其他优点与功效。 本发明还可以通过另外不同的具体实施方式加 以实施或应用， 本说明书中的各项细节也可以基于不同观点与 应用， 在没有背离本发明的精 神下进行各种修饰或改变。

请参阅图 1~图 36。 需要说明的是， 本实施例中所提供的图示仅以示意方式说明本 发明 的基本构想， 遂图式中仅显示与本发明中有关的组件而非按 照实际实施时的组件数目、 形状 及尺寸绘制， 其实际实施时各组件的型态、 数量及比例可为一种随意的改变， 且其组件布局 型态也可能更为复杂。 实施例 1

请参阅图 1， 显示为本发明的侧壁垂直结构的相变存储单元 的示意图， 如图所示， 本发 明提供一种相变存储单元， 其包括金属电极层 1， 位于所述金属电极层 1上的圆柱形下电极 2， 位于所述圆柱形下电极 2上的由圆形底层 31与侧壁层 32连接而成的相变材料层 3， 包 裹所述相变材料层 3和下电极 2的第一介质层 4， 填充于所述相变材料层 3内的第二介质层 5， 以及位于所述第一介质层 4、 第二介质层 5和相变材料层 3上的上电极 6。

具体的， 所述相变材料层 3的侧壁层 32与圆形底层 31垂直， 形成上部开口的空心圆柱 体。 所述圆形底层 31的直径范围是 5~30 nm， 厚度范围是 l~10 nm。 所述侧壁层的厚度范围 是 2~15 nm。 所述圆柱体下电极 2的直径等于圆形底层 31的直径。 圆柱形下电极 2和上电 极 6可以是 TiN、 W、 Al、 Ti、 Cu、 石墨或其他导电材料， 圆柱形下电极 2的高度小于或等 于 500 nm。 第一介质层 4和第二介质层 5可以是 Si0 ₂ 、 Si ₃ N ₄ 或其他绝缘材料。 本实施例 中， 圆柱形下电极 2优选为 ΉΝ或 W， 上电极 6优选为 TiN。

本发明还提供一种相变存储单元的制作方法， 该方法包括以下步骤：

步骤 1， 请参阅图 2至图 3， 如图 2所示， 提供一金属电极层 1， 在所述金属电极层上 生长第一介质层 4; 如图 3所示， 接着进行涂胶、 光刻、 显影、 刻蚀、 及去胶操作， 在所述 第一介质层 4上制备出圆柱形孔 7， 形成带有圆柱形孔的第一介质层， 所述圆柱形孔 7的深 度等于所述第一介质层 4的厚度， 露出所述金属电极层 1。 具体的， 所述圆柱形孔 Ί的直径 范围是 5~30 nm。

步骤 2， 请参阅图 4至图 5， 如图 4所示， 采用 PVD、 ALD或 CVD法在所述带有圆柱 形孔的第一介质层上沉积下电极金属材料 21， 使所述下电极金属材料 21填满所述圆柱形孔 7并覆盖于所述第一介质层 4的上表面； 如图 5所示， 进行抛光去除所述圆柱形孔 7外及所 述第一介质层上的下电极金属材料。

步骤 3， 请参阅图 6， 如图所示， 采用涂胶、 光刻、 显影、 刻蚀、 及去胶操作进行回 刻， 在图 5所示结构上形成圆柱体结构的孔洞 8， 使所述下电极金属材料 21 的高度小于所 述圆柱形孔 7的深度。 所述圆柱体结构的孔洞 8下底与所述金属电极层之间剩余的所述下电 极金属材料 21 形成圆柱体下电极 2。 具体的， 所述圆柱体结构的孔洞 8 的直径等于所述圆 柱形孔 7的直径， 即只刻蚀掉所述圆柱形孔洞 7内圆柱体上电极的上面一部分， 而不刻蚀其 周边的介质。

步骤 4， 请参阅图 7至图 9， 如图 7所示， 采用 PVD、 ALD或 CVD法沉积相变材料层 3， 形成由侧壁层 32与圆形底层 31连接而成并上部开口的空心圆柱体； 接着采用低温 ALD 或低温 CVD法沉积用于填充在所述空心圆柱体内部的第 二介质层 5; 如图 8所示， 进行抛 光去除所述圆柱体结构的孔洞 8外和所述第一介质层 4上多余的第二介质和相变材料， 直至 与所述第一介质层齐平； 如图 9所示， 然后采用 PVD、 ALD或 CVD法制备出上电极 6。 图 9中示意出了本实施例中相变存储单元的相变� �域 10。

具体的， 沉积相变材料层时进行原位加温， 使相变材料层在制备时即晶化， 避免非晶到 晶态转变时的体积收縮遗留给器件； 所述原位加温的温度范围是 200~400 °C， 以避免所述相 变材料层产生元素偏析或挥发。 也可以在沉积相变材料层时不加温， 而在沉积第二介质层时 对所述相变材料层加温， 使所述相变材料层晶化， 所述加温的温度范围是 200~400 °C， 以避 免所述相变材料层产生元素偏析或挥发。 所述圆形底层 31 的直径范围是 5~30 nm， 厚度范 围是 1~10 nm。 所述侧壁层的厚度范围是 2~15 nm。 所述圆柱形下电极 2和上电极 6可以是 TiN、 W、 Al、 Ti、 Cu、 石墨或其他导电材料， 圆柱形下电极 2的高度小于或等于 500 nm。 第一介质层 4和第二介质层 5可以是 Si0 ₂ 、 Si ₃ N ₄ 或其他绝缘材料。 本实施例中， 圆柱形下 电极 2优选为 ΉΝ或 W， 上电极 6优选为 TiN。

本实施中制备出的相变存储单元中， 所述圆柱体下电极的直径范围是 5~30 nm， 所述相 变材料层的圆形底层的直径等于所述圆柱体下 电极的直径， 所述相变材料层的侧壁层与圆形 底层垂直， 形成侧壁垂直结构的相变存储单元。 实施例 2

实施例 2 与实施例 1 采用基本相同的技术方案， 不同之处在于二者的圆柱体下电极不 同。 在实施例 1中， 所述圆柱体下电极的直径范围是 5~30 nm， 所述相变材料层的圆形底层 与圆柱体下电极的直径相同， 而在本实施例中， 圆柱体下电极的直径范围是 2~5 nm， 所述 相变材料层的圆形底层的直径大于圆柱体下电 极的直径。

请参阅图 10， 显示为本发明的小电极侧壁垂直结构的相变存 储单元的示意图， 如图所 示， 本发明提供一种相变存储单元， 其包括金属电极层 1， 位于所述金属电极层 1上的圆柱 形下电极 2， 位于所述圆柱形下电极 2上的由圆形底层 31与侧壁层 32连接而成的相变材料 层 3， 包裹所述相变材料层 3和下电极 2的第一介质层 4， 填充于所述相变材料层 3内的第 二介质层 5， 以及位于所述第一介质层 4、 第二介质层 5和相变材料层 3上的上电极 6。

具体的， 所述相变材料层 3的侧壁层 32与圆形底层 31垂直， 形成上部开口的空心圆柱 体。 所述圆形底层 31的直径范围是 5~30 nm， 厚度范围是 l~10 nm。 所述侧壁层的厚度范围 是 2~15 nm。 所述圆柱体下电极 2的直径小于圆形底层 31的直径。 所述圆柱形下电极 2的 直径范围是 2~5 nm。 圆柱形下电极 2和上电极 6可以是 TiN、 W、 Al、 Ti、 Cu、 石墨或其他 导电材料， 圆柱形下电极 2的高度小于或等于 500 nm。 第一介质层 4和第二介质层 5可以 是 Si0 ₂ 、 Si ₃ N ₄ 或其他绝缘材料。 本实施例中， 圆柱形下电极 2优选为 ΉΝ或 W， 上电极 6 优选为 TiN。

本发明还提供一种相变存储单元的制作方法， 该方法包括以下步骤：

步骤 1， 请参阅图 11至图 12， 如图 11所示， 提供一金属电极层 1， 在所述金属电极层 上生长第一介质层 4; 如图 3所示， 接着进行涂胶、 光刻、 显影、 刻蚀、 及去胶操作， 在所 述第一介质层 4上制备出圆柱形孔 7， 形成带有圆柱形孔的第一介质层， 所述所述圆柱形孔 7 的深度等于所述第一介质层 4的厚度， 露出所述金属电极层 1。 具体的， 所述圆柱形孔洞 7的直径范围是 2~5 nm。

步骤 2， 请参阅图 13至图 14， 如图 13所示， 采用 PVD、 ALD或 CVD法在所述带有 圆柱形孔的第一介质层上沉积下电极金属材料 21， 使所述下电极金属材料 21填满所述圆柱 形孔 7并覆盖于所述第一介质层 4的上表面； 如图 14所示， 进行抛光去除所述圆柱形孔 7 外及所述第一介质层上的下电极金属材料。

步骤 3， 请参阅图 15， 如图所示， 采用涂胶、 光刻、 显影、 刻蚀、 及去胶操作进行回 刻， 在图 14所示结构上形成圆柱体结构的孔洞 8， 使所述下电极金属材料 21的高度小于所 述圆柱形孔 7的深度。 所述圆柱体结构的孔洞 8下底与所述金属电极层之间剩余的所述下电 极金属材料 21形成圆柱体下电极 2。 具体的， 所述圆柱体结构的孔洞 8的直径范围是 5~30 nm， 即不仅刻蚀掉所述圆柱形孔洞 Ί 内圆柱体上电极的上面一部分， 还刻蚀其周边的一部 分介质。

步骤 4， 请参阅图 16至图 18， 如图 16所示， 采用 PVD、 ALD或 CVD法沉积相变材 料层 3， 形成由侧壁层 32与圆形底层 31连接而成并上部开口的空心圆柱体； 接着采用低温 ALD或低温 CVD法沉积用于填充在所述空心圆柱体内部的第 二介质层 5; 如图 17所示， 进行抛光去除所述圆柱体结构的孔洞 8 外和所述第一介质层 4 上多余的第二介质和相变材 料， 直至与所述第一介质层齐平； 如图 18所示， 然后采用 PVD、 ALD或 CVD法制备出上 电极 6。 图 18中示意出了本实施例中相变存储单元的相变� ��域 10。

具体的， 沉积相变材料层时进行原位加温， 使相变材料层在制备时即晶化， 避免非晶到 晶态转变时的体积收縮遗留给器件； 所述原位加温的温度范围是 200~400 °C， 以避免所述相 变材料层产生元素偏析或挥发。 也可以在沉积相变材料层时不加温， 而在沉积第二介质层时 对所述相变材料层加温， 使所述相变材料层晶化， 所述加温的温度范围是 200~400 °C， 以避 免所述相变材料层产生元素偏析或挥发。 所述圆形底层 31 的直径范围是 5~30 nm， 厚度范 围是 1~10 nm。 所述侧壁层的厚度范围是 2~15 nm。 所述圆柱形下电极 2和上电极 6可以是 TiN、 W、 Ah Ti、 Cu、 石墨或其他导电材料， 圆柱形下电极 2的高度小于或等于 500 nm。 第一介质层 4和第二介质层 5可以是 Si0 ₂ 、 Si ₃ N ₄ 或其他绝缘材料。 本实施例中， 圆柱形下 电极 2优选为 ΉΝ或 W， 上电极 6优选为 TiN。

本实施中制备出的相变存储单元中， 所述圆柱体下电极的直径范围是 2~5 nm， 所述相变 材料层的圆形底层的直径大于所述圆柱体下电 极的直径， 所述相变材料层的侧壁层与圆形底 层垂直， 形成小电极侧壁垂直结构的相变存储单元。 实施例 3

实施例 3与实施例 1采用基本相同的技术方案， 不同之处在于二者的相变材料层不同。 在实施例 1中， 所述相变材料层的侧壁层与圆形底层垂直， 形成上部开口的空心圆柱体。 而 在本实施例中， 所述相变材料层的侧壁层与圆形底层不垂直， 形成上部开口的空心倒圆台。

请参阅图 19， 如图所示， 显示为本发明的侧壁倾斜结构的相变存储单元 的示意图， 本 发明提供一种相变存储单元， 其包括金属电极层 1， 位于所述金属电极层 1上的圆柱形下电 极 2， 位于所述圆柱形下电极 2上的由圆形底层 31与侧壁层 32连接而成的相变材料层 3， 包裹所述相变材料层 3和下电极 2的第一介质层 4， 填充于所述相变材料层 3内的第二介质 层 5， 以及位于所述第一介质层 4、 第二介质层 5和相变材料层 3上的上电极 6。

具体的， 所述相变材料层 3的侧壁层 32与圆形底层 31不垂直， 形成上部开口的空心倒 圆台。 所述圆形底层 31的直径范围是 5~30 nm， 厚度范围是 l~10 nm。 所述侧壁层的厚度范 围是 2~15 nm。 所述圆柱体下电极 2的直径等于圆形底层 31的直径。 圆柱形下电极 2和上 电极 6可以是 TiN、 W、 Al、 Ti、 Cu、 石墨或其他导电材料， 圆柱形下电极 2的高度小于或 等于 500 nm。 第一介质层 4和第二介质层 5可以是 Si0 ₂ 、 Si ₃ N ₄ 或其他绝缘材料。 本实施例 中， 圆柱形下电极 2优选为 ΉΝ或 W， 上电极 6优选为 TiN。

本发明还提供一种相变存储单元的制作方法， 该方法包括以下步骤：

步骤 1， 请参阅图 20至图 21， 如图 20所示， 提供一金属电极层 1， 在所述金属电极层 上生长第一介质层 4; 如图 21 所示， 接着进行涂胶、 光刻、 显影、 刻蚀、 及去胶操作， 在 所述第一介质层 4上制备出圆柱形孔 7， 形成带有圆柱形孔的第一介质层， 所述所述圆柱形 孔 7的深度等于所述第一介质层 4的厚度， 露出所述金属电极层 1。 具体的， 所述圆柱形孔 7的直径范围是 5~30 nm。

步骤 2， 请参阅图 22至图 23， 如图 22所示， 采用 PVD、 ALD或 CVD法在所述带有 圆柱形孔的第一介质层上沉积下电极金属材料 21， 使所述下电极金属材料 21填满所述圆柱 形孔 7并覆盖于所述第一介质层 4的上表面； 如图 23所示， 进行抛光去除所述圆柱形孔 7 外及所述第一介质层上的下电极金属材料。

步骤 3， 请参阅图 24， 如图所示， 采用涂胶、 光刻、 显影、 刻蚀、 及去胶操作进行回 刻， 在图 23所示结构上形成倒圆台结构的孔洞 9， 使所述下电极金属材料 21的高度小于所 述圆柱形孔 7的深度。 所述倒圆台结构的孔洞 9下底与所述金属电极层之间剩余的所述下电 极金属材料 21 形成圆柱体下电极 2。 具体的， 所述倒圆台结构的孔洞 9 的下底直径等于所 述圆柱形孔 7的直径， 上底直径大于下底直径， 即不仅刻蚀掉所述圆柱形孔洞 7内圆柱体上 电极的上面一部分， 还刻蚀其周边的一部分介质。

步骤 4， 请参阅图 25至图 27， 如图 25所示， 采用 PVD、 ALD或 CVD法沉积相变材 料层 3， 形成由侧壁层 32与圆形底层 31连接而成并上部开口的空心倒圆台； 接着采用低温 ALD或低温 CVD法沉积用于填充在所述空心倒圆台内部的第 二介质层 5; 如图 26所示， 进行抛光去除所述圆柱体结构的孔洞 8 外和所述第一介质层 4 上多余的第二介质和相变材 料， 直至与所述第一介质层齐平； 如图 27所示， 然后采用 PVD、 ALD或 CVD法制备出上 电极 6。 图 27中示意出了本实施例中相变存储单元的相变� ��域 10。

具体的， 沉积相变材料层时进行原位加温， 使相变材料层在制备时即晶化， 避免非晶到 晶态转变时的体积收縮遗留给器件； 所述原位加温的温度范围是 200~400 °C， 以避免所述相 变材料层产生元素偏析或挥发。 也可以在沉积相变材料层时不加温， 而在沉积第二介质层时 对所述相变材料层加温， 使所述相变材料层晶化， 所述加温的温度范围是 200~400 °C， 以避 免所述相变材料层产生元素偏析或挥发。 所述圆形底层 31 的直径范围是 5~30 nm， 厚度范 围是 1~10 nm。 所述侧壁层的厚度范围是 2~15 nm。 所述圆柱形下电极 2和上电极 6可以是 TiN、 W、 Al、 Ti、 Cu、 石墨或其他导电材料， 圆柱形下电极 2的高度小于或等于 500 nm。 第一介质层 4和第二介质层 5可以是 Si0 ₂ 、 Si ₃ N ₄ 或其他绝缘材料。 本实施例中， 圆柱形下 电极 2优选为 ΉΝ或 W， 上电极 6优选为 TiN。

本实施中制备出的相变存储单元中， 所述圆柱体下电极的直径范围是 5~30 nm， 所述相 变材料层的圆形底层的直径等于所述圆柱体下 电极的直径， 所述相变材料层的侧壁层与圆形 底层不垂直， 形成侧壁倾斜结构的相变存储单元。 实施例 4

实施例 4 与实施例 3 采用基本相同的技术方案， 不同之处在于二者的圆柱体下电极不 同。 在实施例 3中， 所述圆柱体下电极的直径范围是 5~30 nm， 所述相变材料层的圆形底层 与圆柱体下电极的直径相同， 而在本实施例中， 圆柱体下电极的直径范围是 2~5 nm， 所述 相变材料层的圆形底层的直径大于圆柱体下电 极的直径。

请参阅图 28， 显示为本发明的小电极侧壁倾斜结构的相变存 储单元的示意图， 如图所 示， 本发明提供一种相变存储单元， 其包括金属电极层 1， 位于所述金属电极层 1上的圆柱 形下电极 2， 位于所述圆柱形下电极 2上的由圆形底层 31与侧壁层 32连接而成的相变材料 层 3， 包裹所述相变材料层 3和下电极 2的第一介质层 4， 填充于所述相变材料层 3内的第 二介质层 5， 以及位于所述第一介质层 4、 第二介质层 5和相变材料层 3上的上电极 6。

具体的， 所述相变材料层 3的侧壁层 32与圆形底层 31不垂直， 形成上部开口的空心倒 圆台。 所述圆形底层 31的直径范围是 5~30 nm， 厚度范围是 l~10 nm。 所述侧壁层的厚度范 围是 2~15 nm。 所述圆柱体下电极 2的直径小于圆形底层 31 的直径。 所述圆柱形下电极 2 的直径范围是 2~5 nm。 圆柱形下电极 2和上电极 6可以是 TiN、 W、 Al、 Ti、 Cu、 石墨或其 他导电材料， 圆柱形下电极 2的高度小于或等于 500 nm。 第一介质层 4和第二介质层 5可 以是 Si0 ₂ 、 Si ₃ N ₄ 或其他绝缘材料。 本实施例中， 圆柱形下电极 2优选为 ΉΝ或 W， 上电极 6优选为 TiN。

本发明还提供一种相变存储单元的制作方法， 该方法包括以下步骤：

步骤 1， 请参阅图 29至图 30， 如图 29所示， 提供一金属电极层 1， 在所述金属电极层 上生长第一介质层 4; 如图 30 所示， 接着进行涂胶、 光刻、 显影、 刻蚀、 及去胶操作， 在 所述第一介质层 4上制备出圆柱形孔 7， 形成带有圆柱形孔的第一介质层， 所述所述圆柱形 孔 7的深度等于所述第一介质层 4的厚度， 露出所述金属电极层 1。 具体的， 所述圆柱形孔 洞 7的直径范围是 2~5 nm。

步骤 2， 请参阅图 31至图 32， 如图 31所示， 采用 PVD、 ALD或 CVD法在所述带有 圆柱形孔的第一介质层上沉积下电极金属材料 21， 使所述下电极金属材料 21填满所述圆柱 形孔 7并覆盖于所述第一介质层 4的上表面； 如图 32所示， 进行抛光去除所述圆柱形孔 7 外及所述第一介质层上的下电极金属材料 21。

步骤 3， 请参阅图 33， 如图所示， 采用涂胶、 光刻、 显影、 刻蚀、 及去胶操作进行回 刻， 在图 32所示结构上形成倒圆台结构的孔洞 9， 使所述下电极 2的高度小于所述圆柱形 孔 7的深度。 所述倒圆台结构的孔洞 9下底与所述金属电极层之间剩余的所述下电� �金属材 料 21 形成圆柱体下电极 2。 具体的， 所述倒圆台结构的孔洞 9 的下底直径大于所述圆柱形 孔 7的直径， 上底直径大于下底直径， 即不仅刻蚀掉所述圆柱形孔洞 7内圆柱体上电极的上 面一部分， 还刻蚀其周边的一部分介质。

步骤 4， 请参阅图 34至图 36， 如图 34所示， 采用 PVD、 ALD或 CVD法沉积相变材 料层 3， 形成由侧壁层 32与圆形底层 31连接而成并上部开口的空心倒圆台； 接着采用低温 ALD或低温 CVD法沉积用于填充在所述空心倒圆台内部的第 二介质层 5; 如图 35所示， 进行抛光去除所述圆柱体结构的孔洞 8 外和所述第一介质层 4 上多余的第二介质和相变材 料， 直至与所述第一介质层齐平； 如图 36所示， 然后采用 PVD、 ALD或 CVD法制备出上 电极 6。 图 36中示意出了本实施例中相变存储单元的相变� ��域 10。

具体的， 沉积相变材料层时进行原位加温， 使相变材料层在制备时即晶化， 避免非晶到 晶态转变时的体积收縮遗留给器件； 所述原位加温的温度范围是 200~400 °C， 以避免所述相 变材料层产生元素偏析或挥发。 也可以在沉积相变材料层时不加温， 而在沉积第二介质层时 对所述相变材料层加温， 使所述相变材料层晶化， 所述加温的温度范围是 200~400 °C， 以避 免所述相变材料层产生元素偏析或挥发。 所述圆形底层 31 的直径范围是 5~30 nm， 厚度范 围是 1~10 nm。 所述侧壁层的厚度范围是 2~15 nm。 所述圆柱形下电极 2和上电极 6可以是 TiN、 W、 Al、 Ti、 Cu、 石墨或其他导电材料， 圆柱形下电极 2的高度小于或等于 500 nm。 第一介质层 4和第二介质层 5可以是 Si0 ₂ 、 Si ₃ N ₄ 或其他绝缘材料。 本实施例中， 圆柱形下 电极 2优选为 ΉΝ或 W， 上电极 6优选为 TiN。

本实施中制备出的相变存储单元中， 所述圆柱体下电极的直径范围是 2~5 nm， 所述相 变材料层的圆形底层的直径大于所述圆柱体下 电极的直径， 所述相变材料层的侧壁层与圆形 底层不垂直， 形成小电极侧壁倾斜结构的相变存储单元。

综上所述， 本发明的用于替代 DRAM及 FLASH 的相变存储单元及其制作方法， 将相 变材料制备成薄膜， 内部填充介质， 且薄膜的厚度很薄 （圆形底层厚度为 1~10 nm， 侧壁层 厚度为 2~15 nm)， 并采用介质材料将相变薄膜的厚度尽量的限制 ， 在器件尺寸三维等比縮 小的同时在器件内部构造一维尺度可继续縮小 的相变薄膜， 使器件性能提升。 所以， 本发明 有效克服了现有技术中的种种缺点而具高度产 业利用价值。

上述实施例仅例示性说明本发明的原理及其功 效， 而非用于限制本发明。 任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下 ， 对上述实施例进行修饰或改变。 因此， 举凡 所属技术领域中具有通常知识者在未脱离本发 明所揭示的精神与技术思想下所完成的一切等 效修饰或改变， 仍应由本发明的权利要求所涵盖。