Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
PHASE-CHANGE MEMORY UNIT AND MANUFACTURING METHOD THEREFOR
Document Type and Number:
WIPO Patent Application WO/2014/040359
Kind Code:
A1
Abstract:
A high-speed, high-density, low-power consumption, phase-change memory unit and a manufacturing method therefor. First, a transitional material layer (5) having an accommodation space is manufactured on the surface of a structure of a first electrode (3) that is already formed, where the accommodation space corresponds to the first electrode (3); subsequently, a phase-change material layer (6) is manufactured on the structure on which the transitional material layer (5) is formed, and the phase-change material layer (6) is placed within the accommodation space; and then, a second electrode material layer is manufactured on the surface of the structure on which the phase-change material layer (6) is manufactured to manufacture the phase-change memory unit, where the transitional material layer (5) separates the phase-change material layer (6) from the first electrode (3), and the second electrode material layer is electrically connected to the phase-change material layer (6).

Inventors:
SONG, Zhitang (No.865, Changning Road Changning District, Shanghai 0, 200050, CN)
GU, Yifeng (No.865, Changning Road Changning District, Shanghai 0, 200050, CN)
SONG, Sannian (No.865, Changning Road Changning District, Shanghai 0, 200050, CN)
Application Number:
CN2012/087647
Publication Date:
March 20, 2014
Filing Date:
December 27, 2012
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY,CHINESE ACADEMY OF SCIENCES (No.865, Changning Road Changning District, Shanghai 0, 200050, CN)
International Classes:
H01L45/00; H01L21/00
Foreign References:
US20090020741A12009-01-22
US20080054244A12008-03-06
CN102468437A2012-05-23
CN101359718A2009-02-04
US20110155985A12011-06-30
US20090130797A12009-05-21
CN102483950A2012-05-30
CN101752497A2010-06-23
Other References:
MATSUI, Y. ET AL.: "Ta20s Interfacial Layer between GST and W Plug enabling Low Power Operation of Phase Change Memories.", ELECTRON DEVICES MEETING, 2006. IEDM'06, INTERNATIONAL., 11 December 2006 (2006-12-11), pages 1, XP031078321, DOI: doi:10.1109/IEDM.2006.346908
Attorney, Agent or Firm:
J.Z.M.C PATENT AND TRADEMARK LAW OFFICE (YU Mingwei, Room 5022 No.335,GUO Ding Road, YANG Pu district, Shanghai 3, 200433, CN)
Download PDF:
Claims:
权利要求书 、 一种高速、 高密度、 低功耗的相变存储器单元的制备方法, 其特征在于, 所述高速、 高 密度、 低功耗的相变存储器单元的制备方法至少包括步骤:

A、 在已形成第一电极的结构表面制备具有容置空间的过渡材料层, 其中, 该容置 空间对应于第一电极;

B、 在形成过渡材料层的结构上制备相变材料层, 并使所述相变材料层处于所述容 置空间内;

C、 在已制备相变材料层的结构表面制备第二电极材料层, 以制备出相变存储器单 元;

其中, 所述过渡材料层将所述相变材料层与第一电极隔离, 所述第二电极材料层与 所述相变材料层电气连通。 、 根据权利要求 1 所述的高速、 高密度、 低功耗的相变存储器单元的制备方法, 其特征在 于, 所述步骤 A包括步骤:

在已形成第一电极的结构表面制备具有凹槽的过渡材料层, 该凹槽覆盖第一电极; 所述步骤 B至少包括步骤:

在具有凹槽的过渡材料层制备相变材料层, 使所述相变材料层处于所述凹槽内。

3、 根据权利要求 1 或 2所述的高速、 高密度、 低功耗的相变存储器单元的制备方法, 其特征在于: 所述步骤 A采用原子层沉积工艺来制备所述具有容置空间的过渡材料层。 、 根据权利要求 1 或 2所述的高速、 高密度、 低功耗的相变存储器单元的制备方法, 其特 征在于: 所述过渡材料层所采用的材料包括利于相变材料的成核生长、 具有良好热稳定 性、 低热导率、 良好粘附性的材料。 、 根据权利要求 4 所述的高速、 高密度、 低功耗的相变存储器单元的制备方法, 其特征在 于: 所述过渡材料层所采用的材料包括 GeN、 Si02、 Ti02、 A1203、 Hf02、 Ta205和 Si3N4 中的一种。 、 一种高速、 高密度、 低功耗的相变存储器单元, 其特征在于, 所述高速、 高密度、 低功 耗的相变存储器单元至少包括:

衬底、 形成在所述衬底的第一电极、 覆盖所述第一电极且具有容置空间的过渡材料层、 处于所述容置空间内的相变材料层、 及形成在所述过渡材料层表面的第二电极材料层, 其中, 所述过渡材料层将所述相变材料层与第一电极隔离, 所述第二电极材料层与所述 相变材料层电气连通。 、 根据权利要求 6 所述的高速、 高密度、 低功耗的相变存储器单元, 其特征在于: 所述容 置空间呈凹槽状。 、 根据权利要求 6或 7所述的高速、 高密度、 低功耗的相变存储器单元, 其特征在于: 所 述过渡材料层的厚度范围在 l~10 nm之间。 、 根据权利要求 6 所述的高速、 高密度、 低功耗的相变存储器单元, 其特征在于: 所述过 渡材料层所采用的材料包括利于相变材料的成核生长、 具有良好热稳定性、 低热导率、 良好粘附性的材料。 0、 根据权利要求 9 所述的高速、 高密度、 低功耗的相变存储器单元, 其特征在于: 所 述过渡材料层所采用的材料包括 GeN、 Si02、 Ti02、 A1203、 Hf02、 Ta205和 Si3N4中的一 种。

Description:
相变存储器单元及其制备方法

技术领域

本发明涉及相变存储器领域, 特别是涉及一种高速、 高密度、 低功耗的相变存储器单元 及制备方法。 背景技术

在半导体市场中, 存储器占有非常重要的地位, 目前, 存储器的种类主要包括: 静态存 储器 (SRAM)、 动态存储器 (DRAM)、 磁盘、 闪存 (Flash)、 铁电存储器等。 而其他存储 器, 例如相变存储器 (PCRAM)、 电阻随机存储器 (RRAM) 作为下一代存储器的候选者也 受到了广泛的关注。 业界认为在不久的将来 FLASH将遭遇尺寸缩小限制, 在当前众多的可 能替代现有的存储技术而成为商业化的新型存 储技术中, PCRAM 被认为是下一代非挥发存 储技术的最佳解决方案之一, 其具有存储单元尺寸小、 非挥发性、 循环寿命长、 稳定性好、 功耗低和可嵌入功能强等优点, 特别是在器件特征尺寸的缩小方面优势以及在 45nm节点后 的技术优势尤为突出。 因此, 英特尔、 三星、 意法半导体、 飞利浦、 国际商业机器公司和艾 必达等国际知名半导体公司花费了大量的人力 物力来对此技术进行开发, 目前三星已经研制 出容量达到 8Gb的相变存储试验芯片。

目前相变存储器的研究热点在于实现相变存储 器的低功耗、 高速、 高密度和高循环寿 命。 传统的 T型结构器件中有 60~72%的热量会通过底电极扩散而损失, 加热效率不高, 导 致需要很大的操作电压 /电流才能实现存储操作, 而相变存储器需要和金属氧化物场效应管 (MOSFET)器件集成, 工作电压由 MOSFET管提供, 过高的操作电压将会使相变材料器件与 MOSFET不兼容。 此外, T型结构器件尺寸偏大, 制约的相变存储器阵列的密度, 而器件单 元的尺寸也是影响其操作功耗的另一重要因素 , 器件单元尺寸的减小可以有效减小相变单元 的区域, 降低操作功耗。 另一方面, 传统的 T 型结构器件操作速度有限, 很难进行高速操 作。 由于相变存储器在操作过程中相变材料会向底 电极和周围扩散, 这样会使器件单元在进 行了一定次数的擦写操作后材料成分有所偏析 , 影响器件操作的可靠性, 从而导致循环次数 降低。 发明内容

鉴于以上所述现有技术的缺点, 本发明的目的在于提供一种高速、 高密度、 低功耗的相 变存储器单元及制备方法。

为实现上述目的及其他相关目的, 本发明提供一种高速、 高密度、 低功耗的相变存储器 单元的制备方法, 其至少包括步骤:

A、 在已形成第一电极的结构表面制备具有容置空 间的过渡材料层, 其中, 该容置 空间对应于第一电极;

B、 在形成过渡材料层的结构上制备相变材料层, 并使所述相变材料层处于所述容 置空间内;

C、 在已制备相变材料层的结构表面制备第二电极 材料层, 以制备出相变存储器单 元;

其中, 所述过渡材料层将所述相变材料层与第一电极 隔离, 所述第二电极材料层与 所述相变材料层电气连通。

优选地, 所述步骤 A包括步骤: 在已形成第一电极的结构表面制备具有凹槽的 过渡 材料层, 该凹槽覆盖第一电极; 相应地, 所述步骤 B 至少包括步骤: 在具有凹槽的过渡 材料层制备相变材料层, 使所述相变材料层处于所述凹槽内。

优选地, 所述步骤 A采用原子层沉积工艺来制备所述具有容置空 的过渡材料层。 本发明提供一种高速、 高密度、 低功耗的相变存储器单元, 其至少包括: 衬底、 形成在所述衬底的第一电极、 覆盖所述第一电极且具有容置空间的过渡材料 层、 处于所述容置空间内的相变材料层、 及形成在所述过渡材料层表面且包含第二电极 的材料层, 其中, 所述过渡材料层将所述相变材料层与第一电极 隔离, 所述第二电极与 所述相变材料层电气连通。

优选地, 所述容置空间呈凹槽状。

优选地, 所述过渡材料层的厚度范围在 l~10 nm之间。

优选地, 所述过渡材料层所采用的材料包括利于相变材 料的成核生长、 具有良好热 稳定性、 低热导率、 良好粘附性的材料, 例如, 包括 GeN、 Si0 2 、 Ti0 2 、 A1 2 0 3 、 Hf0 2 、 Ta 2 0 5 或 Si 3 N 4 等。

如上所述, 本发明的高速、 高密度、 低功耗的相变存储器单元, 具有以下有益效果: ( 1 ) 过渡材料层的引入一方面减小了热量散失与原 子的扩散, 提高了加热效率, 有效地降 低了操作功耗; 另一方面其界面效应使得相变材料的成核生长 更加容易, 有效地提高了器件 的速度。 (2) 这种存储单元结构比较简单, 有利于器件等比例的缩小, 使得高密度成为可 能。 (3 ) 小尺寸的器件单元可以抑制晶粒的生长, 抑制原子扩散, 有利于近程相变材料的可 逆相变, 而促进成核生长的多界面的过渡材料层有利于 相变材料的成核生长, 有效地提高了 相变速度。 (4) 过渡材料层抑制了相变材料向电极材料的扩散 , 确保了器件单元中的材料在 多次操作后的一致性, 均勾电场可导致较小的操作电流与功耗, 可以有效地抑制多晶到非晶 转化时成份偏析, 有利于器件寿命的延长, 同时可以减少串扰, 有利于高密度集成。 附图说明

图 1 至图 10显示为本发明的高速、 高密度、 低功耗的相变存储器单元的制备方法流程 图。 元件标号说明

1 衬底

2 Si0 2

3 底电极

4 Si0 2

5 过渡材料层

6 相变材料层

7 ΤΪΝ电极层

8 A1电极层 具体实施方式

以下通过特定的具体实例说明本发明的实施方 式, 本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其他优点与功效。 本发明还可以通过另外不同的具体实施方式加 以实施或应用, 本说明书中的各项细节也可以基于不同观点与 应用, 在没有背离本发明的精 神下进行各种修饰或改变。

请参阅图 1 至图 10。 需要说明的是, 本实施例中所提供的图示仅以示意方式说明本 发 明的基本构想, 遂图式中仅显示与本发明中有关的组件而非按 照实际实施时的组件数目、 形 状及尺寸绘制, 其实际实施时各组件的型态、 数量及比例可为一种随意的改变, 且其组件布 局型态也可能更为复杂。

本发明的高速、 高密度、 低功耗的相变存储器单元的制备方法包括以下 步骤: (1)选择一包含第一电极的基底结构。

例如, 如图 1所示, 该基底结构包括 Si衬底 1、 倒 T状的底电极 3 (即第一电极) 及 Si0 2 层 2, 其中, 该底电极 3采用材料为 w。

(2)在该基底上用超高真空电子束蒸发的方法沉 积介质材料层。 优选地, 介质材料层厚 度为 20~100 nm。

例如, 分别使用丙酮与酒精溶液, 在超声波作用下各清洗该基底结构 3 分钟, 再在 80°C 下烘烤 20 分钟后, 随后在该基底结构上使用超高真空电子束蒸发 的方法沉积 810 2 层 (即介质材料层) 4, 厚度为 20~100 nm, 如图 2所示, 蒸发时采用的真空为 2xl0 -5 Pa。

(3)利用微纳加工技术, 在介质材料层制备出直至第一电极的孔洞,。 其中, 所述微纳加 工技术包括紫外线曝光、 显影、 反应离子刻蚀和聚焦离子束刻蚀。 优选地, 孔洞为 长方体或者圆柱体, 其侧壁与第一电极垂直, 其中, 长方体的长和宽为 5nm~100nm, 圆柱体直径为 5~100nm, 高度与介质材料层厚度相同。

例如, 使用聚焦离子束在 Si0 2 层 4上刻蚀制备出一系列孔洞直至底电极 3, 孔洞的 俯视图为边长为 20~100 nm的正方形, 如图 3所示。

(4)利用原子层沉积系统 (ALD)在具有孔洞的介质材料层上沉积一层具有 置空间的过 渡材料层, 其中, 该容置空间对应于第一电极。

例如, 利用原子层沉积系统 (ALD) 在具有孔洞的 Si0 2 层 4上沉积一层具有容置空间 的过渡材料层 5, 该容置空间呈凹槽状, 底部与底电极 3 接触。 优选地, 所述过渡 材料层 5 所采用的材料包括利于相变材料的成核生长、 具有良好热稳定性、 低热导 率、 良好粘附性的材料, 例如, 为 Ti0 2 、 A1 2 0 3 、 Hf0 2 、 Ta 2 0 5 、 Si0 2 禾 Π Si 3 N 4 中一 种, 厚度优选为 l~10 nm, 如图 4所示。

(5)利用物理气相沉积 (PVD)、 化学气相沉积 (CVD)或者原子层沉积系统 (ALD) 在过渡 材料层 5上再沉积一层相变材料层。 优选地, 相变材料层厚度为 20~100 nm。

例如, 利用物理气相沉积 (PVD)在过渡材料层 5上再沉积一层相变材料层 6, 厚度优 选为 20~100 nm, 如图 5所示。 其中, 所述相变材料层 5所采用的材料可包括 Ge- Sb-Te、 Si-Sb-Te、 Sb-Te、 Al-Sb-Te和 Ti-Sb-Te中的一种, 还可是通过掺杂 N、 0、 Sn、 Ag和 In中一种或两种元素改性后得到的化合物等。

(6)利用抛光技术去除介质材料层上的相变材料 和过渡材料层 5, 直至露出介质材料 层。 例如, 利用化学机械抛光法去除 Si0 2 层 4上的相变材料和过渡材料层 5, 使剩余的 相变材料层 6 全部处于容置空间 (即凹槽) 内, 随后在丙酮和酒精溶液中浸泡清洗 抛光后的结构, 如图 6所示。

(7)利用物理气相沉积 (PVD)或者原子层沉积系统 (ALD) 在凹槽状的过渡材料层 5 上沉 积一层 TiN电极层, 并使用微纳加工技术刻蚀 TiN电极层。 优选地, TiN电极层也 与过渡材料层 5的侧壁垂直。

例如, 利用物理气相沉积 (PVD)在凹槽状的过渡材料层 5表面沉积一层 TiN电极材 料层 7, 厚度为 5~20 nm, 形成的 TiN电极单元俯视图为边长 5~100 μηι的正方形, 采用的真空为 2x10— 4 Pa, 溅射真空为 2.1 Pa, 功率为直流 200W, 如图 7所示。 随后 再使用紫外线曝光在 TiN电极材料层 7上光刻出边长为 3〜5 μηι的正方形, 使用反 应离子刻蚀的方法刻蚀 TiN 电极材料层 7, 形成 TiN 柱状结构, 其俯视图为边长 3~5 μηι的正方形, 如图 8所示。

(8)使用超高真空电子束蒸发的方法在 TiN柱状结构上沉积一层电极层 8, 例如 A1 电 极, 厚度为 200~300 nm, 形成的 A1电极单元俯视图为边长 5~100 μηι的正方形, 如 图 9所示。

(9)采用微纳加工技术来腐蚀 A1电极层, 并引出上下电极引脚。

例如, 使用紫外线曝光在 A1电极层上光刻出边长为 3〜5 μηι的正方形, 120 °C烘烤 20分钟, 然后采用 60 °C水浴的磷酸作用下湿法刻蚀 A1 电极层, 同时引出上下电 极, 此即完成了相变存储器单元的制备, 如图 10所示。

由上可见, 所制备形成的高速、 高密度、 低功耗的相变存储器单元至少包括: 衬底 1、 形成在所述衬底 1 的第一电极 3与 Si Si0 2 层、 覆盖所述第一电极 3且具有容置空间的过渡 材料层 5、 处于所述容置空间内的相变材料层 6、 及形成在所述过渡材料层 6表面的第二电 极材料层 (在本实施例中, 其由 TiN电极层与 A1电极层构成), 由图 10可见, 呈凹槽状的 过渡材料层 5的底部将相变材料层 6与第一电极 3隔离, 所述第二电极与所述相变材料层 6 电气连通。

综上所述, 本发明的高速、 高密度、 低功耗的相变存储器单元通过在底电极和相变 材料 之间使用过渡材料层, 该过渡材料层在室温至相变材料熔点之上的温 度区间内都具有稳定的 物理特性 (电阻率、 薄膜厚度、 薄膜粗糙度、 热导率和比热等), 且与底电极、 相变材料和四 周的介质材料层均有良好的粘附性, 由此可有效减少热量向底电极的扩散, 并将热量保存在 相变材料内部, 从而达到降低功耗, 提高加热效率的目的; 此外, 利用反应离子束刻蚀制备 小尺寸孔洞, 再用原子层沉积系统 (ALD)沉积均勾的过渡层材料和相变材料, 以此可减小器 件单元尺寸, 降低操作功耗; 再有, 过渡层材料能够有效地抑制相变材料向底电极 W方向 的扩散, 而且过渡层材料不会和相变材料及底电极发生 化学反应, 保证了器件循环操作时操 作的一致性, 从而提高器件的可靠性和使用寿命。 所以, 本发明有效克服了现有技术中的种 种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功 效, 而非用于限制本发明。 任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下 , 对上述实施例进行修饰或改变。 因此, 举凡 所属技术领域中具有通常知识者在未脱离本发 明所揭示的精神与技术思想下所完成的一切等 效修饰或改变, 仍应由本发明的权利要求所涵盖。