本发明属于微电子技术领域， 涉及相变存储单元及其制备方法， 特别是涉及具有高密 度、 低功耗、 高速的二维相变存储单元及其制备方法。 背景技术

相变存储器 (Phase Change Random Access Memory, PCRAM) 利用操作信号产生焦耳 热对相变材料进行操作， 使其在不同的相之间进行转变， 从而体现出高低电阻值差异， 完成 对信息的存储。 相变存储器由于其操作速度快， 数据保持力好， 循环操作能力强， 与传统 CMOS工艺兼容， 并且在小尺寸时仍能保持其操作性能， 所以被认为是最有希望的下一代非 挥发性存储器之一。

相变材料是相变存储器的信息存储介质， 其热稳定性， 固相稳定性， 结晶速度， 熔点等 特性直接影响到相变存储器的数据保持力， 循环操作寿命， 操作速度和操作功耗。 所以选择 优秀的相变材料能最直接地提升相变存储器的 性能。 GeSbTe 材料是被最广泛应用的相变材 料， 其最大特点是各方面性能均衡。 GeSbTe 是一种以成核结晶为主的相变材料， 体现出均 一稳定的晶相， 数据保持力十年为 90摄氏度， 熔点为 630摄氏度， 结晶速度为 50纳秒左 右。 而 GeTe相变材料是一种以成生长结晶为主的相变� �料， 体现出均一稳定的晶相， 数据 保持力十年为 100摄氏度， 结晶速度可达到 1纳秒， 缺点为较高的熔点 730摄氏度。 TiSbTe 是一种新型相变材料， 以成生长结晶为主， 体现出均一稳定的晶相， 数据保持力十年可达 110摄氏度， 结晶速度可达到 6纳秒， 熔点 540摄氏度， 是一种很具潜力的相变材料。 以上 三种材料做成相变存储器件均具有很好的电学 操作表现， 是相变存储器制造首选的几种材 料。

以上三种相变材料晶态时均呈现菱形的晶格结 构， 相邻原子之间的距离约为 6埃。 文献 ( nature doi: 10.1038/nmatl215 ) 报道称 GST 的相变只涉及 Ge 原子在不同位置之间的跳 跃， 而 Ge原子所处的这个单元是三个原子为边长的立� ��体， 边长约 6埃， 可以认为这个立 方体的尺寸是相变进行的最小尺寸， 这个立方体是最小的相变单元。 相变材料为了完成相 变， 其任何一个维度的尺寸必须在 6埃以上。

操作功耗的有效部分为实现相变材料相转变部 分的能量。 相变区域越小， 所需能量越 小， 器件功耗降低。 而限制型结构相变存储器正是通过减小相变区 域降低了器件操作功耗。 刀片结构， 环形结构等小尺寸电极的制备其目的也是减小 相变区域， 从而降低功耗。 而以上 述的几种结构的器件电阻都是主要由相变材料 薄膜的电阻决定的。

接触电阻是相变材料与金属电极接触的界面处 产生的电阻， 其大小和接触电阻率成正比 和接触面积成反比， 其中， 接触电阻率由界面两边的材料决定， 是界面的本质属性； 接触面 积越小， 接触电阻越大。 文献 (APPLIED PHYSICS LETTERS 102， 213503 (2013 ) ) 报 道非晶态相变材料 GST与 TiN界面的接触电阻率为 1.58 Χ 10 ⁷ Ω · μ _m ² ， 几乎是晶态 GST 与 TiN界面的接触电阻率为 1.74 X 10 ⁴ Ω · μ _m ² 的 1000倍。

相变材料与金属电极之间的接触电阻在传统的 相变存储单元的整体电阻中所占比例很 小， 远小于相变材料薄膜提供的电阻所占的比例。 文献 （APPLIED PHYSICS LETTERS 102, 213503 ( 2013 ) ) 指出接触电阻所占比例小的原因是由于界面处 残留了晶态相变材 料层。 由于传统相变存储器的 RESET 状态只需要在相变材料中形成一个非晶区域隔 断上下 电极之间的晶态低电阻通路， 在 RESET 操作过程中界面处的相变材料由于受到高热导 的金 属电极快速散热， 温度一直低于熔点， 因此在界面残留了一层晶态相变材料层。 晶态相变材 料与金属电极界面在 SET与 RESET操作过程中一直维持在低电阻状态， 对器件单元的总电 阻影响非常小。 同时文献 （APPLIED PHYSICS LETTERS 102, 213503 (2013 ) ) 也指出 非晶态相变材料与金属电极之间的接触电阻是 晶态相变材料与金属电阻之间的接触电阻约 1000倍， 能明显影响到器件的电阻值及所需的操作信号 强度。

相变存储器的主要失效原因是由于相变材料的 元素偏析导致的材料均匀性降低。 而元素 扩散主要发生在操作时电流产生的高温条件下 ， 高温持续时间越长元素偏析越严重。 所以对 相变材料长时间高功率操作会促使元素偏析， 加快器件失效， 降低器件可循环操作次数。

相反地， 由于低功耗快速操作的相变存储器在操作时由 于操作时间短， 每次操作对材料 的元素偏析效果降低， 有利于提高器件循环操作次数的能力， 因此， 如何制备具有低功耗快 速操作特性的相变存储器是亟需解决的技术问 题。 发明内容

鉴于以上所述现有技术的缺点， 本发明的目的在于提供相变存储单元及其制备 方法， 用 于解决现有技术的相变存储单元由于功耗高和 操作速度慢等引发的相变存储器失效的问题。

为实现上述目的及其他相关目的， 本发明提供一种相变存储单元的制备方法， 所述制备 方法至少包括以下步骤：

1 ) 提供一表面形成有第一介质材料层的 Si衬底， 自下而上依次在所述第一介质材料层 上形成下电极层和第二介质材料层； 2) 光刻、 刻蚀部分所述第二介质材料层直至暴露所述下 电极层以形成窗口；

3 ) 在步骤 2) 获得的结构表面沉积相变材料以形成具有第一 厚度的相变材料层；

4) 去除部分位于所述下电极层上的相变材料层， 以将相变材料层分割为两部分， 从而 为一对相变存储单元分别提供相变材料层；

5 ) 在步骤 4) 获得的结构表面沉积第三介质材料层， 填充满所述窗口的同时隔离步骤 4) 中分割为两部分的相变材料层；

6) 利用化学机械抛光工艺平坦化处理步骤 5 ) 获得的结构， 直至暴露所述第一介质材 料层及部分相变材料层， 以使所述相变材料层的横截面为两个相对的 L型；

7) 形成覆盖于所述被暴露的相变材料层上的上电 极层。

可选地， 所述第一介质材料层的厚度范围为 2~10纳米。

可选地， 所述窗口的开口宽度范围为 10~100纳米。

可选地， 所述第一厚度的范围为 6~60 埃之间， 以供相变存储单元利用相变材料层的界 面电阻差异存储信息。

可选地， 所述第一厚度的范围为 6~20埃之间。

可选地， 所述相变材料层的长度范围为 50~100 埃之间， 所述相变材料层的宽度范围为 50~100埃之间。

可选地， 所述相变材料至少包括 Ge-Sb-Te、 Ge-Te或 Ti-Sb-Te中的任意一种。

可选地， 用于实现相变存储单元读写擦功能的单元驱动 器件包括晶体管或二极管， 其 中， 所述单驱动器件为晶体管时形成 1T1R 结构， 所述单元驱动器件为二极管时形成 1D1R 结构。 本发明还提供一种相变存储单元， 所述相变存储单元至少包括：

Si衬底；

形成于所述 Si衬底表面的第一介质材料层；

形成于所述第一介质材料层表面的下电极层；

上表面均位于同一平面、 均形成于所述下电极层上且均与其接触的第二 介质材料层、 相 变材料层和第三介质材料层， 其中， 具有第一厚度的所述相变材料层将第二介质材 料层和第 三介质材料层隔离；

与所述相变材料层相接触的上电极层。

可选地， 所述相变材料层的横截面为被第三介质材料层 隔离的两个相对的 L型， 其中， 与所述下电极层相接触的为 L型的一边为第一边， 与所述第一边相垂直的 L型另一边为第 二边， 所述第一边和第二边的厚度均为第一厚度。

可选地， 所述第一厚度的范围为 6~60 埃之间， 以供相变存储单元利用相变材料层的界 面电阻差异存储信息。

可选地， 所述第一厚度的范围为 6~20埃之间。 本发明还提供一种相变存储单元的制备方法， 所述制备方法至少包括以下步骤：

1 ) 提供一表面形成有第二介质材料层的 Si衬底， 并在所述第二介质材料层上制备一电 极对， 其中， 所述电极对之间的间距为第一距离；

2) 在步骤 1 ) 获得的结构表面沉积相变材料以形成具有第一 厚度的相变材料层；

3 ) 光刻、 刻蚀所述相变材料层， 形成宽度小于等于电极对宽度的相变材料层；

4) 在步骤 3 ) 获得的结构表面沉积第三介质材料层， 并填充满所述电极对之间区域。 可选地， 所述第一厚度的范围为 6~60 埃之间， 以供相变存储单元利用相变材料层的界 面电阻差异存储信息。

可选地， 所述第一厚度的范围为 6~20埃之间。

可选地， 所述第一距离的范围为 10~100纳米。

可选地， 所述第三介质材料层的厚度为 20~100纳米。

可选地， 所述电极对的材料为金属、 金属合金、 金属氮化物或者石墨烯； 所述金属例如 Ti， W, Pt等， 所述金属合金例如 Ti， W, Pt等组成的合金， 所述金属氮化物例如 TiN， TaN等。 本发明还提供一种相变存储单元， 所述相变存储单元至少包括：

Si衬底；

形成于所述 Si衬底表面的第二介质材料层；

形成于所述第二介质材料层表面、 且之间具有第一距离的电极对；

形成于所述电极对及第二介质材料层的表面、 宽度小于等于电极对宽度、 且具有第一厚 度的相变材料层；

形成于相变材料层及电极对的表面上、 或形成于相变材料层表面上的第三介质材料层 。 可选地， 所述第一厚度的范围为 6~60 埃之间， 以供相变存储单元利用相变材料层的界 面电阻差异存储信息。

可选地， 所述第一厚度的范围为 6~20埃之间。 可选地， 所述第一距离的范围为 10~100纳米。

可选地， 所述第三介质材料层的厚度为 20~100纳米。

可选地， 所述电极对的材料为金属、 金属合金、 金属氮化物或者石墨烯； 所述金属例如 Ti， W, Pt等， 所述金属合金例如 Ti， W, Pt等组成的合金， 所述金属氮化物例如 TiN， TaN等。 如上所述， 本发明的相变存储单元及其制备方法， 具有以下有益效果：

本发明的相变存储单元中， 采用的相变材料层的厚度与单个晶胞或者多个 晶胞尺度相 当， 一方面使相变区域减小， 另一方面， 弱化相变材料层的体材料特性， 且保证相变材料层 的可逆相变行为以界面特性为主， 从而制备出利用界面电阻变化来存储信息的高 密度、 低功 耗、 高速二维相变存储单元。 本发明中， 由于相变材料层薄及相变材料层界面上存在少 量的 缺陷， 促使相变存储单元操作功耗的降低和操作时间 的缩短， 减少了每次操作过程对相变材 料的损害， 使每次操作对材料的元素偏析效果降低， 增加了相变存储单元的最大可操作次 数， 从而有利于提高器件循环操作次数的能力； 进一步， 本发明中采用的石墨烯电极对具有 信号响应快、 机械强度大、 能量损耗少等特点， 使基于石墨烯电极的相变存储单元具有高 速， 低功耗， 长寿命的优点。

本发明的少量相变材料层晶胞的可逆相变行为 、 非晶与多晶基本单元的相近与相似行 为、 界面缺陷行为、 金属与相变材料在非晶与多晶电阻差别较大的 行为， 可实现与新型 CMOS的兼容， 并在 10纳米以下的技术节点、 高速、 低功耗方面显现出巨大的能力。 附图说明

图 1A至 1G显示为本发明的相变存储单元及其制备方法� ��实施例一中相应步骤的结构 示意图， 其中， 图 1G也为实施例一中一对相变存储单元的结构示� ��图。

图 2A至 2D显示为本发明的相变存储单元及其制备方法� ��实施例二中相应步骤的结构 示意图， 其中， 图 2C为俯视图， 图 2D也为实施例二中一个相变存储单元的结构示� ��图。 元件标号说明

1 Si衬底

21 第一介质材料层

22 第二介质材料层

23 第三介质材料层 31 下电极层

32 上电极层

4 相变材料层

5 电极对

A 窗口

W1 窗口的开口宽度

D 第一厚度

W4 相变材料层的宽度

W5 电极对的宽度 具体实施方式

以下通过特定的具体实例说明本发明的实施方 式， 本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其他优点与功效。 本发明还可以通过另外不同的具体实施方式加 以实施或应用， 本说明书中的各项细节也可以基于不同观点与 应用， 在没有背离本发明的精 神下进行各种修饰或改变。

请参阅图 1A 至图 2D。 需要说明的是， 以下具体实施例中所提供的图示仅以示意方式 说明本发明的基本构想， 遂图式中仅显示与本发明中有关的组件而非按 照实际实施时的组件 数目、 形状及尺寸绘制， 其实际实施时各组件的型态、 数量及比例可为一种随意的改变， 且 其组件布局型态也可能更为复杂。

相变存储器的主要失效原因是由于相变材料的 元素偏析导致的材料均匀性降低。 而元素 扩散主要发生在操作时电流产生的高温条件下 ， 高温持续时间越长元素偏析越严重。 所以对 相变材料长时间高功率操作会促使元素偏析， 加快器件失效， 降低器件可循环操作次数。 相 反地， 低功耗快速操作的相变存储器在操作时由于操 作时间短， 则每次操作对材料的元素偏 析效果降低， 有利于提高器件循环操作次数的能力。

有鉴于此， 本发明提供的相变存储单元及其制备方法， 将三维相变材料尺寸中的一个维 度上的尺寸缩小， 使相变材料基本上体现出界面特性， 而弱化体材料特性， 本发明的相变存 储单元中， 采用的相变材料层的厚度与单个晶胞或者多个 晶胞尺度相当， 一方面使相变区域 减小， 另一方面， 弱化相变材料层的体材料特性， 且保证相变材料层的可逆相变行为以界面 特性为主， 从而制备出利用界面电阻变化来存储信息的高 密度、 低功耗、 高速二维相变存储 单元。 本发明中， 由于相变材料层薄及相变材料层界面上存在少 量的缺陷， 促使相变存储单 元操作功耗的降低和操作时间的缩短， 减少了每次操作过程对相变材料的损害， 使每次操作 对材料的元素偏析效果降低， 增加了相变存储单元的最大可操作次数， 从而有利于提高器件 循环操作次数的能力； 进一步， 本发明中采用的石墨烯电极对具有信号响应快 、 机械强度 大、 能量损耗少等特点， 使基于石墨烯电极的相变存储单元具有高速， 低功耗， 长寿命的优 点。 本发明的少量相变材料层晶胞的可逆相变行为 、 非晶与多晶基本单元的相近与相似行 为、 界面缺陷行为、 金属与相变材料在非晶与多晶电阻差别较大的 行为， 可实现与新型

CMOS 的兼容， 并在 10纳米以下的技术节点、 高速、 低功耗方面显现出巨大的能力。 以下 将详细阐述本发明的相变存储单元及其制备方 法的实施方式， 使本领域技术人员不需要创造 性劳动即可理解本发明的相变存储单元及其制 备方法。 实施例一

请参阅图 1G， 本发明提供一种相变存储单元， 至少包括： Si衬底 1、 第一介质材料层 21、 下电极层 31、 第二介质材料层 22、 相变材料层 4、 第三介质材料层 23及上电极层 32。

所述第一介质材料层 21形成于所述 Si衬底表面； 所述下电极层 31形成于所述第一介 质材料层 21的表面。

所述第二介质材料层 22、 相变材料层 4 及第三介质材料层 23 的上表面均位于同一平 面， 同时， 所述第二介质材料层 22、 相变材料层 4及第三介质材料层 23均形成于所述下电 极层 31上且均与下电极层 31接触。

所述相变材料层 4具有第一厚度 D， 且所述相变材料层 4将第二介质材料层 22和第三 介质材料层 23 隔离， 进一步， 如图 1G所示， 在本实施例中， 所述相变材料层 4的横截面 为被第三介质材料层 23隔离的两个相对的 L型， 以将相变材料层 4分割为两部分， 从而以 一一对应的方式为一对相变存储单元分别提供 相变材料层。 其中， 与所述下电极层 31 相接 触的为 L型的一边为第一边， 与所述第一边相垂直的 L型另一边为第二边， 所述第一边和 第二边的厚度均为第一厚度 D。 从而， 图 1G显示为一对相变存储单元的结构示意图。

其中， 所述第一厚度 D的范围为 6~60埃之间， 以供相变存储单元利用相变材料层的界 面电阻差异存储信息， 进一步， 所述第一厚度 D的范围为 6~20埃之间， 本实施例中， 优选 所述第一厚度 D为 15埃。

所述上电极层 32与所述相变材料层 4相接触。

需要指出的是， 通过引线对所述下电极层 31和上电极层 32施加操作信号以实现对相变 存储单元的操作。 此为本领域技术人员所熟知的内容， 在此不再一一赘述。 如图 1A至图 1G所示， 本发明还提供上述相变存储单元的制备方法， 至少包括以下步 骤：

首先执行步骤 1 )， 如图 1A所示， 提供一表面形成有第一介质材料层 21的 Si衬底 1， 而后自下而上依次在所述第一介质材料层 21 上沉积下电极层 31 和第二介质材料层 22。 其 中， 所述第一介质材料层 21 为半导体工艺中常用的绝缘介质材料， 至少包括氧化硅、 氧化 锗、 氧化镓、 氮化硅、 氮化锗或氮化镓等中的任意一种； 所述第一介质材料层 21 的厚度范 围为 2~10纳米； 所述下电极层 31的材料均选自良导体， 至少包括 Cu、 TiN、 W、 Ta、 Ti和 Pt中的任意一种、 或上述良导体合金的任意一种； 所述第二介质材料层 22为半导体工艺中 常用的不含氧的绝缘介质材料， 至少包括氮化镓、 氮化锗或氮化硅等中的任意一种。

在本实施例中， 所述第一介质材料层 21优选 6纳米厚的氧化硅； 所述下电极层 31的材 料优选 TiN; 所述第二介质材料层 22优选氮化硅。 接着执行步骤 2)。

在步骤 2) 中， 如图 1B 所示， 利用涂胶、 曝光、 刻蚀、 去胶等工艺对部分所述第二介 质材料层 22进行光刻、 刻蚀， 直至暴露所述下电极层 31以形成窗口 A， 其中， 所述窗口 A 的开口宽度 W1的范围为 10~100纳米， 在本实施中， 优选窗口 A的开口宽度 W1为 60纳 米。 接着执行步骤 3 )。

在步骤 3 ) 中， 如图 1C所示， 采用化学气相沉积 （Chemical Vapor Deposition, CVD) 或原子层沉积 （Atomic Layer Deposition, ALD) 方法， 在步骤 3 ) 获得的结构表面沉积相变 材料以形成具有第一厚度 D的相变材料层 4。 其中， 所述相变材料至少包括 Ge-Sb-Te、 Ge- Te或 Ti-Sb-Te 中的任意一种， 上述三种材料做成的相变存储单元均具有很好 的电学操作表 现； 所述第一厚度 D的范围为 6~60埃之间， 以供相变存储单元利用相变材料层的界面电阻 差异存储信息， 进一步， 所述第一厚度 D的范围为 6~20埃之间； 在相变材料层 4的另外二 维方向上， 所述相变材料层 4的长度范围为 50~100埃之间， 所述相变材料层 4的宽度范围 为 50~100埃之间。

在本实施例中， 相变材料优选 Ti-Sb-Te; 优选所述第一厚度 D为 15埃； 优选所述相变 材料层 4的长度为 80埃， 所述相变材料层 4的宽度为 80埃， 但并不局限于所述相变材料层 4的长度和宽度相等的情况， 在其他实施例中， 所述相变材料层的长度和宽度也可以不等。

需要说明的是， 传统的相变材料层具有长度、 宽度和厚度三维材料尺寸， 在本发明中， 所述相变材料层 4将三维材料尺寸中的一个维度上的尺寸缩小� � 本实施例中， 相变材料层 4 小尺寸对应的维度为厚度， 具体地， 通过调节相变材料沉积时间实现精确控制相变 材料层 4 的厚度， 使相变材料层 4在厚度缩小至与单个晶胞或者多个晶胞尺度� �当的第一厚度， 从而 在厚度很薄的情况下， 可以忽略相变材料层 4 的厚度将三维相变材料层视为二维相变材料 层。 该很小的第一厚度抑制了大晶粒的形成， 从而一方面使相变区域减小， 显著降低相变存 储单元 RESET 操作功耗， 另一方面， 弱化相变材料层的体材料特性， 且保证相变材料层的 可逆相变行为以界面特性为主， 此时， 界面特性为相变存储单元存储信息的关键。 进一步， 由于相变材料尺寸小， 有利于相变存储单元尺寸缩小， 使本发明的相变存储单元具备超高密 度信息存储的潜力。

需要进一步说明的是， 由于相变材料在相变前后可实现 Ge 原子跳跃的最小单元为边长 约为 6埃的立方体。 因此， 为了保证相变材料反复相变的能力， 相变材料层 4的厚度 （即第 一厚度） 必须不小于 6埃。 同时为了保证相变材料层 4体现出界面效应占主导的特性， 相变 材料层 4 的厚度 （即第一厚度） 应小于十个最小单元的尺寸， 即 60埃。 从而， 本发明中相 变材料层 4的厚度 （即第一厚度） 控制在 6~60埃之间。

尺寸效应对相变材料热稳定性的影响如下： 当相变材料层厚度在 10 纳米以上时， 相变 材料的结晶温度随厚度的变化非常微弱。 当相变材料层厚度低于 10 纳米时， 相变材料的结 晶温度随着厚度的减小有不同程度的提高。 本实施例的相变材料层 4的厚度 （即第一厚度） 范围为 6~60埃之间， 进一步优选为 6~20埃之间， 从而相变材料层 4的结晶温度随着第一厚 度的减小有不同程度的提高。

同时， 尺寸效应对相变材料的结晶速度的影响如下： 当相变材料厚度减薄， 材料的比表 面积增加， 而相变材料的界面由于存在缺陷而容易形成晶 胞。 而晶胞的存在为相变材料的结 晶过程缩短了晶胞形成时间， 减少了结晶过程所需时间， 进而提升了相变存储器的操作速 度。 当晶胞形成时间缩短， 晶粒成长变成为影响结晶时间的主要因素， 而晶粒生长时间随着 尺寸缩小而变短， 这就保证了小尺寸器件更快的相变速度。 接着执行步骤 4) 。

在步骤 4) 中， 如图 1D所示， 利用至少包括涂胶、 曝光、 刻蚀及去胶等工艺的光刻及 刻蚀工艺、 或利用聚焦离子束 FIB, 去除部分位于所述下电极层 31 上的相变材料层 4直至 暴露位于其下的下电极层 31， 亦即去除部分位于所述窗口 A中且与所述下电极层 31相接触 的相变材料层 4并暴露出部分下电极层 31， 以将相变材料层 4分割为两部分， 从而以一一 对应的方式为一对相变存储单元分别提供相变 材料层。 如图 1D所示， 在本实施例中， 优选 被去除部分的相变材料层的对称轴为窗口 A 的中心线， 以将所述相变材料层 4 二等分。 接 着执行步骤 5) 。

在步骤 5) 中， 如图 1E所示， 利用低温化学气相沉积或者低温原子层沉积方 法， 在步 骤 4) 获得的结构表面沉积第三介质材料层 23， 填充满所述窗口 A的同时隔离步骤 4) 中分 割为两部分的相变材料层 4， 其中， 所述第三介质材料层 23 为半导体工艺中常用的不含氧 的绝缘介质材料， 至少包括氮化镓、 氮化锗或氮化硅中的任意一种， 在本实施例中， 所述第 三介质材料层 23优选氮化锗。

需要说明的是， 第二介质材料层 22和第三介质材料层 23之所以不含氧原因在于与相变 材料接触的材料不宜用含氧的材料， 且由于所述第二介质材料层 22和第三介质材料层 23均 与相变材料层 4相接触， 因此， 所述第二介质材料层 22和第三介质材料层 23为半导体工艺 中常用的不含氧的绝缘介质材料。

需要进一步说明的是， 在本发明中， 并未限制第一介质材料层 21、 第二介质材料层 22 及第三介质材料层 23 可否选择一致的介质材料， 亦即三者之间可以相同也可以各不相同， 或者可以两两相同。

需要指出的是， 在所述步骤 5) 中沉积所述第三介质材料层 23 时， 优选抑制所述第三 介质材料层 23与相变材料层 4界面处缺陷的形成， 以保证该界面的平整， 为相变材料层 4 与第三介质材料层 23晶格匹配提供有利条件， 亦即所述相变材料层 4与第三介质材料层 23 形成良好的界面， 亦即该界面存在少量的缺陷。

需要说明的是， 由于相变材料层具有很好的界面， 保证相变材料层中为数较少的原子在 可逆相变过程中的稳定性， 进而保证可逆相变过程中相变材料的组份与原 子数目保持稳定， 不被氧化， 提高相变材料层的热稳定性， 使相变存储单元能在更高的工作温度可靠工作 ； 由 于相变材料层界面上存在少量的缺陷， 一方面可使多晶时相变材料的晶胞晶格有畸变 ， 在电 脉冲产生的热冲击下， 有利于多晶向非晶转化， 同时也可使非晶时相变材料的晶胞的形成容 易， 从而对结晶速度提升的效果变得更加明显， 进而有效提高相变存储单元的 SET 操作速 度。 接着执行步骤 6) 。

在步骤 6) 中， 如图 1F所示， 利用化学机械抛光 （CMP) 工艺， 平坦化处理步骤 5) 获得的结构， 直至暴露所述第一介质材料层 21及部分相变材料层 4， 以使所述相变材料层 4 的横截面为两个相对的且互不接触的 L型。 接着执行步骤 7) 。

在步骤 7 ) 中， 如图 1G所示， 形成覆盖于所述被暴露的相变材料层 4 上的上电极层 32， 以完成两个相变存储单元的制备。 具体地， 在本实施例中， 利用物理气相沉积 (Physical Vapor Deposition, PVD) ， 低温化学气相沉积或低温原子层沉积上电极层 32， 光 刻、 刻蚀所述上电极层 32， 形成覆盖于所述被暴露的相变材料层 4上的上电极层 32。

而后， 通过引线对所述下电极层 31和上电极层 32施加操作信号以实现对相变存储单元 的操作； 用于实现相变存储单元读写擦功能的单元驱动 器件包括晶体管或二极管， 以使相变 存储单元的制备工艺与 CMOS 工艺可以达到完全兼容， 其中， 所述单驱动器件为晶体管时 形成 1T1R结构， 所述单元驱动器件为二极管时形成 1D1R结构。 此为本领域技术人员所熟 知的内容， 在此不再一一赘述。 需要说明的是， 抑制相变材料层 4界面处缺陷， 使相变材料层 4与第三介质材料层 23 形成该良好的界面的原因在于：

界面处由于晶格失配等原因导致在相变材料层 界面上存在缺陷， 缺陷的存在可以降低结 晶所需的能量， 缩短晶核形成的时间， 从而提高相变材料的结晶速度； 在界面的相变材料的 晶胞存在缺陷， 原子结构破裂或者键能很小， 在外力的作用下容易电离， 尤其当晶粒尺寸很 小时， 比表面积很大， 因此很多原子电离， 离子偏离原来的位置， 引起结构的快速变化； 同 时结构变化所需的能量也因缺陷的存在降低， 从而降低了相变材料非晶化的功耗。

但是， 过多缺陷的存在将使成核更容易， 相变材料的结晶在更低的温度下进行， 则相变 材料非晶态的热稳定性降低， 将导致相变存储单元的数据保持力降低； 当相变材料尺寸小到 一个或者几个晶胞的尺度时， 界面过多缺陷的存在将影响相变材料中正常晶 态原子结构的形 成， 导致原子结构完全失常， 从而使相变材料失去可逆相变的能力。 由于以上原因， 则本发 明制备相变存储单元的界面缺陷密度应控制在 较小的程度。 为了使本领域技术人员进一步理解本发明， 以下将详述相变存储单元的相关原理： 在本发明中， 由于相变材料层厚度薄， 使本发明的相变存储单元存储的总电阻主要由 界 面处的接触电阻 （即界面电阻） 决定。 相变存储单元通过对相变材料进行晶态与非晶 态的控 制， 使界面处的接触电阻产生巨大差异， 从而使相变存储单元体现出两种区别明显的高 低电 阻， 实现对数据的存储。 其中， 利用亚纳秒量级电脉冲信号将相变存储单元中 的相变材料操 作成非晶态， 电极与相变材料界面呈高阻态， 称为 RESET 态； 利用亚纳秒量级电脉冲信号 将相变存储单元中的相变材料操作成晶态， 电极与相变材料界面呈低阻态， 称为 SET态。

在本实施例中， 非晶态相变材料与电极材料界面处的接触电阻 为第一接触电阻， 晶态相 变材料与电极材料界面处的接触电阻为第二接 触电阻， 且第一接触电阻与第二接触电阻的比 值范围为 10 ³ ~10 ⁵ ， 其中， 所述电极材料包括上电极层和下电极层。

针对相变存储单元存储的总电阻而言， 本实施例中， RESET 态相变存储单元的总电阻 与 SET态相变存储单元的总电阻的比值范围为 10~10 ⁵ 倍。

本发明中， 由于相变材料的厚度与单个晶胞或者多个晶胞 尺度相当， 因此非晶到晶态转 变只形成小尺寸的数个晶胞， 而抑制了大晶粒的形成， 则原子从无序状态排列成有序状态所 需迁移的距离短， 花费时间少， 使本发明的相变存储单元的操作具备高速的优 点。 本发明 中， 相变材料层厚度薄减小了相变区域从而使操作 功耗的降低， 同时相变材料层厚度薄及相 变材料层界面上存在少量的缺陷， 提高了操作速度从而使操作时间缩短， 都减少了每次操作 过程对相变材料的损害， 使每次操作对材料的元素偏析效果降低， 增加了相变存储单元的最 大可操作次数， 从而有利于提高器件循环操作次数的能力。

综上， 本发明的少量相变材料层晶胞的可逆相变行为 、 非晶与多晶基本单元的相近与相 似行为、 界面缺陷行为、 金属与相变材料在非晶与多晶电阻差别较大的 行为， 可实现与新型 CMOS的兼容， 并在 10纳米以下的技术节点、 高速、 低功耗方面显现出巨大的能力。 实施例二

如图 2D所示， 本发明提供一种相变存储单元， 至少包括： Si衬底 1、 第二介质材料层 22、 电极对 5、 相变材料层 4及第三介质材料层 23。 其中， 图 2D为本实施例中一个相变存 储单元的结构示意图。

所述第二介质材料层 22形成于所述 Si衬底 1表面。 其中， 所述第二介质材料层 22为 不含氧的半导体介质材料， 至少包括氮化镓、 氮化锗或氮化硅中的任意一种。 在本实施例中 为氮化硅。

所述电极对 5形成于所述第二介质材料层 22表面， 所述电极对 5中的两个电极之间具 有第一距离且相互隔离。 其中， 所述第一距离的范围为 10~100 纳米， 在本实施例中， 优选 所述第一距离为 60纳米； 所述电极对 5的材料包括金属或石墨烯， 所述金属至少包括 Cu、 TiN、 W、 Ta、 Ti和 Pt中的任意一种、 或上述金属合金的任意一种， 在本实施例中， 优选所 述电极对 5的材料为石墨烯。

所述相变材料层 4 具有第一厚度 D， 形成于所述电极对 5 及第二介质材料层 22 的表 面， 同时， 相变材料层 4的宽度 W4小于等于电极对 5的宽度 W5， 其中， 所述相变材料层 4的宽度 W4和电极对 5的宽度 W5如图 2C中所示， 在本实施例中， 优选所述相变材料层 4 的宽度小于等于电极对 5的宽度； 所述第一厚度 D的范围为 6~60埃之间， 以供相变存储单 元利用相变材料层的界面电阻差异存储信息， 进一步， 所述第一厚度 D的范围为 6~20埃之 间， 本实施例中， 优选所述第一厚度 D为 15埃。

当相变材料层 4的宽度 W4小于电极对 5的宽度 W5时， 所述第三介质材料层 23形成 于相变材料层 4及电极对 5的表面上， 或者当相变材料层 4的宽度 W4等于电极对 5的宽度 W5 时， 所述第三介质材料层 23 形成于相变材料层 4 的表面上。 在本实施例中， 所述第三 介质材料层 23形成于相变材料层 4及电极对 5的表面上。 其中， 所述第三介质材料层 23的 厚度为 20~100纳米， 亦即所述第三介质材料层 23的表面与相变材料层 4的表面之间的范围 为 20~100纳米， 在本实施例中， 优选所述第三介质材料层 23的厚度为 60纳米； 所述第三 介质材料层 23 为不含氧的半导体介质材料， 至少包括氮化镓、 氮化锗或氮化硅中的任意一 种， 在本实施例中， 所述第三介质材料层 23优选氮化锗。

需要指出的是， 通过引线对所述电极对 5施加操作信号以实现对相变存储单元的操作� � 此为本领域技术人员所熟知的内容， 在此不再一一赘述。 如图 2A至图 2D所示， 本发明还提供上述相变存储单元的制备方法， 至少包括以下步 骤：

首先执行步骤 1 ) ， 提供一表面形成有第二介质材料层 22的 Si衬底 1， 并在所述第二 介质材料层 22上制备一电极对 5， 其中， 所述电极对 5之间的间距为第一距离， 所述第一 距离的范围为 10~100纳米； 所述电极对 5 的材料包括金属或石墨烯， 其中， 所述金属至少 包括 Cu、 TiN、 W、 Ta、 Ti和 Pt 中的任意一种、 或上述金属合金的任意一种； 所述第二介 质材料层 22 为半导体工艺中常用的不含氧的绝缘介质材料 ， 至少包括氮化镓、 氮化锗或氮 化硅中的任意一种。

在本实施例中， 优选所述第一距离的范围为 60 纳米； 所述电极对 5 的材料优选石墨 烯， 但并不局限于此， 在另一实施例中， 所述电极对 5的材料还可以优选为 TiN; 所述第二 介质材料层 22优选氮化硅。

需要指出的是， 石墨烯是一种由碳原子构成的单层片状结构的 新材料， 具有电阻率极 低， 电子迁移的速度极快， 烯的结构非常稳定、 非同寻常的导电性能、 超出钢铁数十倍的强 度和极好的透光性。 常温下石墨烯的电子迁移率超过 15000 cm ² /Vs, 电子能够极为高效地 迁移， 而传统的半导体和导体， 例如硅、 纳米碳管或铜， 均没有石墨烯的电子迁移率高； 石 墨烯的电阻率只约 10_ ⁶ Ω -cm, 且比铜或银的电阻率更低， 为目前世上电阻率最小的材料； 石墨烯的结构非常稳定， 石墨烯内部的碳原子之间的连接很柔韧， 当施加外力于石墨烯时， 碳原子面会弯曲变形， 使得碳原子不必重新排列来适应外力， 从而保持结构稳定， 体现出牢 固坚硬的特点； 同时由于电子和原子的碰撞， 传统的半导体和导体用热的形式释放了一些能 量， 目前一般的电脑芯片以这种方式浪费了 72%-81%的电能， 石墨烯则不同， 它的电子能 量不会被损耗， 这使它具有了非比寻常的优良特性。 从而， 本发明中采用的石墨烯作为电极 对， 具有信号响应快， 机械强度大， 能量损耗少等特点。 接着执行步骤 2) 。

步骤 2) 中， 如图 2B所示， 采用化学气相沉积 （CVD) 或原子层沉积 （ALD) 在步骤 1 ) 获得的结构表面沉积相变材料以形成具有第一 厚度 D 的相变材料层 4。 其中， 所述第一 厚度 D 的范围为 6~60 埃之间， 以供相变存储单元利用相变材料层的界面电阻 差异存储信 息， 进一步， 所述第一厚度 D的范围为 6~20埃之间， 本实施例中， 优选所述第一厚度 D为 15埃。

需要指出的是， 本实施例步骤 2) 关于相变材料层 4材料类别、 尺寸及产生的有益效果 的相关描述与实施例一的基本相同， 因此相同之处请参阅实施例一的描述在此不再 一一赘 述， 不同之处仅在于， 本实施例中的相变材料层 4在长度和宽度尺寸上不同于实施例一。 继 续执行步骤 3 ) 。

在步骤 3 ) 中， 如图 2C 所示， 利用涂胶、 曝光、 刻蚀、 去胶等工艺对所述相变材料层 4进行光刻和刻蚀， 形成宽度小于等于电极对 5宽度的相变材料层 4， 其中， 所述相变材料 层 4的宽度 W4和电极对 5的宽度 W5如图 2C中所示。 接着执行步骤 4) 。

步骤 4) 中， 如图 2D所示， 利用低温化学气相沉积或者低温原子层沉积， 在步骤 3 ) 获得的结构表面沉积第三介质材料层 23， 并填充满所述电极对 5 之间区域。 其中， 所述第 三介质材料层 23的厚度为 20~100纳米， 在本实施例中， 优选所述第三介质材料层 23的厚 度为 60纳米； 所述第三介质材料层 23为不含氧的半导体介质材料， 至少包括氮化镓、 氮化 锗或氮化硅中的任意一种， 在本实施例中， 所述第三介质材料层 23优选氮化锗。

需要说明的是， 本实施例中， 第二介质材料层 22和第三介质材料层 23为不含氧的介质 材料的原因请参阅实施例一的相关描述； 进一步， 本发明未限制第二介质材料层 22和第三 介质材料层 23选择的材料可否一致。

需要进一步说明的是， 本实施例步骤 4) 沉积第三介质材料层 23 时， 优选抑制所述第 三介质材料层 23与相变材料层 4界面处缺陷的形成， 以保证该界面的平整， 为相变材料层 4与第三介质材料层 23 晶格匹配提供有利条件， 亦即所述相变材料层 4与第三介质材料层 23 形成良好的界面， 亦即该界面存在少量的缺陷。 关于形成该良好的界面特性的原因及带 来的有益效果的相关描述， 请参阅实施例一中的相应的具体内容。

需要指出的是， 通过引线对所述电极对 5施加操作信号以实现对相变存储单元的操作� � 用于实现相变存储单元读写擦功能的单元驱动 器件包括晶体管或二极管， 以使相变存储单元 的制备工艺与 CMOS工艺可以达到完全兼容， 其中， 所述单驱动器件为晶体管时形成 1T1R 结构， 所述单元驱动器件为二极管时形成 1D1R结构。 此为本领域技术人员所熟知的内容， 在此不再一一赘述。 此为本领域技术人员所熟知的内容， 在此不再一一赘述。

关于相变存储单元的相关原理及产生的有益效 果详情请参阅实施例一的相关描述。 综上所述， 本发明的相变存储单元及其制备方法， 在相变存储单元中， 采用的相变材料 层的厚度与单个晶胞或者多个晶胞尺度相当， 一方面使相变区域减小， 另一方面， 弱化相变 材料层的体材料特性， 且保证相变材料层的可逆相变行为以界面特性 为主， 从而制备出利用 界面电阻变化来存储信息的高密度、 低功耗、 高速二维相变存储单元。 本发明中， 由于相变 材料层薄及相变材料层界面上存在少量的缺陷 ， 促使相变存储单元操作功耗的降低和操作时 间的缩短， 减少了每次操作过程对相变材料的损害， 使每次操作对材料的元素偏析效果降 低， 增加了相变存储单元的最大可操作次数， 从而有利于提高器件循环操作次数的能力； 进 一步， 本发明中采用的石墨烯电极对具有信号响应快 、 机械强度大、 能量损耗少等特点， 使 基于石墨烯电极的相变存储单元具有高速， 低功耗， 长寿命的优点。 本发明的少量相变材料 层晶胞的可逆相变行为、 非晶与多晶基本单元的相近与相似行为、 界面缺陷行为、 金属与相 变材料在非晶与多晶电阻差别较大的行为， 可实现与新型 CMOS的兼容， 并在 10纳米以下 的技术节点、 高速、 低功耗方面显现出巨大的能力。 所以， 本发明有效克服了现有技术中的 种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功 效， 而非用于限制本发明。 任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下 ， 对上述实施例进行修饰或改变。 因此， 举凡 所属技术领域中具有通常知识者在未脱离本发 明所揭示的精神与技术思想下所完成的一切等 效修饰或改变， 仍应由本发明的权利要求所涵盖。