以下、この発明の実施の形態を図面を参� ��して詳しく説明する。なお、図中同一また� ��相当部分には同一の符号を付しその説明は� ��り返さない。

 (実施形態1)
 図1は、この発明の実施形態1による物理量� �ンサ装置の構成例を示す。物理量センサ装� �は、物理量センサ10と、駆動回路11と、物理� ��検出回路12とを備える。

  〔物理量センサ〕
 物理量センサ10は、所定周波数を有する駆� �信号Sdrvが駆動回路11から供給されるととも� �、外部から与えられた物理量(例えば、角速� ��,加速度など)に応じてセンサ信号S10を出力� �る。センサ信号S10の周波数は、駆動信号Sdrv� ��周波数に対応する。例えば、センサ信号S10� ��中心周波数(搬送周波数)は、駆動信号Sdrvの� ��波数に相当する。なお、ここでは、物理量� ��ンサ10は、音叉型角速度センサであるもの� �する。物理量センサ10は、音叉本体10aと、駆 動圧電素子Pdrvと、振動検出圧電素子Poscと、� ��速度検出圧電素子PDa,PDbとを有する。音叉本 体10aは、それぞれが中央部で直角にねじられ た一対の音叉片と、音叉片の各々の一端を連 結する連結部と、回転軸となるように連結部 に設けられた支持ピンとを有する。駆動圧電 素子Pdrvは、駆動回路11からの駆動信号Sdrvの� �波数および振幅に応じて一方の音叉片を振� �させる。これにより、2つの音叉片が互いに� ��振する。この音叉振動によって、振動検出� ��電素子Poscには電荷が発生する(すなわち、� �動信号Soscが発生する)。また、回転角速度が 発生すると、角速度検出圧電素子PDa,PDbには� �転角速度(コリオリ力)に応じた電荷が発生す る(すなわち、センサ信号S10が発生する)。

  〔駆動回路〕
 駆動回路11は、駆動信号Sdrvを物理量センサ1 0に供給する。また、駆動回路11は、物理量セ ンサ10からの振動信号Soscに応じて駆動信号Sdr vの周波数および振幅を調整する。駆動回路11 では、モニタアンプ11aは、物理量センサ10か� ��の振動信号Soscを電圧に変換し、自動利得制 御増幅器(AGC)11bは、モニタアンプ11aの出力を� ��幅または減衰させるものであり、駆動アン� ��11cに供給される電圧が一定値になるように� ��自己の増幅利得を変化させる。駆動アンプ1 1cは、自動利得制御増幅器11bの出力に応じて� ��動信号Sdrvの周波数および振幅を制御する。 このように、振動信号Soscに応じて駆動信号Sd rvが調整されることにより、物理量センサ10� �最大振動振幅および振動周波数が一定に保� �れる。

  〔物理量検出回路〕
 物理量検出回路12は、物理量センサ10からの センサ信号S10に基づいて物理量を検出する。 物理量検出回路12は、波形整形回路101と、逓� ��回路102と、位相調整回路100と、入力アンプ1 03と、同期検波回路104と、ローパスフィルタ1 05と、出力アンプ106とを含む。

 波形整形回路101は、駆動信号Sdrvを方形波 に変換し、基準クロックCKrefとして出力する� ��例えば、波形整形回路101は、コンパレータ� ��インバータによって構成される。基準クロ� ��クCKrefの周波数は、駆動信号Sdrvの周波数(す なわち、センサ信号S10の周波数)と実質的に� �一である。逓倍回路102は、基準クロックCKref を逓倍し、基準クロックCKrefの周波数よりも� ��い周波数を有する動作クロックCKaを生成す� ��。例えば、逓倍回路102はPLL(Phase Locked Loop)� ��よって構成される。

 位相調整回路100は、シフトレジスタ100Rと 、セレクタ100Sとを含む。シフトレジスタ100R� ��、逓倍回路102からの動作クロックCKaに同期� ��て波形整形回路101からの基準クロックCKref� �順次シフトさせることにより、位相が所定� �ずつずれたn個(nは2以上の整数)の遅延クロッ クCK1,CK2,・・CKnを生成する。例えば、シフト� ��ジスタ100Rは、縦続接続された複数のフリッ プフロップによって構成される。セレクタ100 Sは、外部制御により設定された設定値SETに� �じて、遅延クロックCK1,CK2,・・・,CKnのいず� �か1つを選択し、選択した遅延クロックを選� ��クロックSSSとして出力する。設定値SETは、� ��相調整回路100の遅延時間を設定するための� ��であり、動作クロックCKaのパルス数を示す� ��例えば、設定値SETが“3”に設定されると、 セレクタ100Sは、第3番目の遅延クロックCK3を� ��択する。これにより、位相調整回路100の遅� ��時間は、動作クロックCKaの3パルスに対応す る時間に設定される。

 入力アンプ103は、物理量センサ10からの� �ンサ信号S10を電圧に変換し、アナログセン� �信号Ssncとして出力する。同期検波回路104は� ��位相調整回路100からの選択クロックSSSを用� ��て入力アンプ103によって得られたアナログ� ��ンサ信号Ssncから物理量信号(物理量センサ10 によって検知された物理量に対応する信号)� �検波する。ローパスフィルタ105は、ノイズ� �去等のために同期検波回路104によって検波� �れた物理量信号のうち低周波数成分のみを� �過させる。出力アンプ106は、ローパスフィ� �タ105によって処理された物理量信号を増幅� �、アナログ検出信号Sphyとして出力する。

  〔動作〕
 次に、図2を参照しつつ、図1に示した物理� �検出回路12による動作について説明する。な お、ここでは、動作クロックCKaの周期を“t� �とし、アナログセンサ信号Ssncの位相は、駆� ��信号Sdrvの位相(すなわち、基準クロックCKref の位相)よりも“3t”だけ遅れているものとす る。

 波形整形回路101は、駆動信号Sdrvを基準ク ロックCKrefに変換し、逓倍回路102は、基準ク� ��ックCKrefに基づいて動作クロックCKaを生成� �、シフトレジスタ100Rは、複数の遅延クロッ� ��CK1,CK2,・・・,CKn(図2では5個)を生成する。こ こで、設定値SETが「3」に設定されると、セ� �クタ100Sは、3番目の遅延クロックCK3を選択ク ロックSSSとして選択する。これにより、選択 クロックSSSの位相をアナログセンサ信号Ssnc� �位相に一致させることができる。また、選� �クロックSSSの周波数は基準クロックCKrefの周 波数と同一であるので、同期検波回路104は、 位相調整回路100からの選択クロックSSSをその ままアナログセンサ信号Ssncに乗算して物理� �信号(アナログ値)を検出する。このように、 同期検波回路104は、選択クロックSSSの遷移エ ッジ(ここでは、立ち上がりエッジ)を基準と� ��て物理量信号の検波を開始する。また、選� ��クロックSSSの遷移エッジは、基準クロックC Krefの遷移エッジよりも“3t”だけ遅延してい る。すなわち、位相調整回路100は、基準クロ ックCKrefの遷移エッジを動作クロックCKaの3パ ルスに対応する時間だけ遅延させる。

 以上のように、動作クロックCKaの周期を� ��位として検波信号(選択クロックSSS)の位相� �設定できる。また、動作クロックCKaの周波� �が高い程、選択クロックSSSの位相を精密に� �定できる。これにより、従来よりもセンサ� �号と検波信号との位相関係を精密に調整で� �、検波精度を向上させることができる。

 また、位相調整回路100をデジタル回路に� ��って構成することにより、従来よりも製造� ��らつきや周辺環境の変動(例えば、電源電圧 の変動や温度変化など)に対する耐性を強化� �ることができる。すなわち、製造ばらつき� �周辺環境の変動に起因する遅延時間(位相調� ��回路100の遅延時間)の誤差を少なくすること ができる。

 (実施形態1の変形例)
 また、図3のように、位相調整回路100は、デ ジタル化された物理量検出回路にも適用可能 である。図3に示した物理量検出回路12aは、� �力アンプ111と、アナログ/デジタル変換器(A/D )112と、検波信号生成器113と、乗算器114と、� �ジタルフィルタ115と、図1に示した波形整形� ��路101,逓倍回路102,位相調整回路100とを含む� �

 入力アンプ111は、物理量センサ10からの� �ンサ信号S10を電圧に変換し、アナログセン� �信号Ssncとして出力する。アナログ/デジタル 変換器112は、動作クロックCKaに同期してアナ ログセンサ信号Ssncをサンプリングし、サン� �リングしたアナログ値(振幅値)をデジタル値 に変換する。これにより、アナログセンサ信 号Ssncは、複数のデジタル値によって構成さ� �たデジタルセンサ信号Dsncに変換される。

 検波信号生成器113は、位相調整回路100か� ��の選択クロックSSSの遷移エッジ(ここでは、 立ち上がりエッジ)に応答して、正弦波信号� �対応するデジタル検波信号Ddetを生成する。� ��ジタル検波信号Ddetは、複数の正弦波データ によって構成される。複数の正弦波データは 、それぞれ、所定クロック(例えば、動作ク� �ックCKa)に同期して所定周波数の正弦波信号( 例えば、駆動信号Sdrv)をサンプリングするこ� ��によって得られる複数のアナログ値(振幅値 )に対応する(図4B参照)。例えば、複数の正弦� ��データは、正弦関数で表現される理想的な� ��幅値を示す。

 乗算器114は、アナログ/デジタル変換器112 によって得られたデジタル信号Dsncに検波信� �生成器113によって生成されたデジタル検波� �号Ddetを乗算する。これにより、物理量信号( デジタル値)が検波される。デジタルフィル� �115は、動作クロックCKaに同期して動作し、� �イズ除去等のために乗算器114によって検波� �れた物理量信号のうち低周波数成分のみを� �ジタル検出信号Dphyとして通過させる。

  〔検波信号生成器〕
 図4Aのように、検波信号生成器113は、リン� �カウンタ121と、データ格納部122と、データ� �出部123とを含む。リングカウンタ121,データ� ��出部123は、動作クロックCKaに同期して動作� ��る。リングカウンタ121は、選択クロックSSS� ��遷移エッジに応答してカウント値CNTのイン� ��リメントを開始し、カウント値CNTが所定の� ��大値に到達するとカウント値CNTを“0”にリ セットする。データ格納部122は、デジタル検 波信号Ddetの元となる複数の正弦波データDATA� ��格納する。データ読出部123は、予め設定さ� ��たカウント値CNTと正弦波データDATAとの対応 関係(図4B)に基づいて、リングカウンタ121の� �ウント値CNTに対応する正弦波データDATAを読� ��出して出力する。このようにして、正弦波� ��ータD0,D1,D2,・・・,D15を順番に出力するによ って、正弦波信号に対応するデジタル検波信 号Ddetが生成される。

  〔動作〕
 次に、図5を参照しつつ、図3に示した物理� �検出回路12aによる動作について説明する。� �お、ここでは、アナログセンサ信号Ssncの位� ��は、基準クロックCKrefの位相よりも“3t”だ け遅れているものとする。

 アナログ/デジタル変換器112は、動作クロ ックCKaに同期してアナログセンサ信号Ssncを� �ジタル値P0,P1,P2,・・・・に変換する。ここ� �、設定値SETが“3”に設定されると、位相調� ��回路100は、基準クロックCKrefを動作クロッ� �CKaの3パルスに対応する時間“3t”だけ遅延� �せ、選択クロックSSSとして出力する。検波� �号生成器113は、位相調整回路100からの選択� �ロックSSSの遷移エッジに応答して正弦波デ� �タD0,D1,D2・・・を順番に出力する。これによ り、デジタル検波信号Ddetの位相をアナログ� �ンサ信号Ssncの位相に一致させることができ� ��。乗算器114は、アナログ/デジタル変換器112 によって得られたデジタル値P0,P1,P2,・・・に 検波信号生成器113からの正弦波データD0,D1,D2, ・・・をそれぞれ乗算する。このように、デ ジタル検波信号Ddetの位相は、選択クロックSS Sの遷移エッジによって規定される。すなわ� �、乗算器114は、選択クロックSSSの遷移エッ� �を基準として物理量信号の検波を開始する� �

 以上のように、位相調整回路100は、デジ� ��ル化された物理量検出回路にも適用可能で� ��る。また、物理量検出回路をデジタル化す� ��ことにより、製造ばらつきや周辺環境の変� ��に対する耐性を強化することができ、検波� ��度をさらに向上させることができる。

 なお、基準クロックCKrefの周波数よりも� �い周波数を有する別の動作クロック(動作ク� ��ックCKaとは異なる周波数を有するクロック) を位相調整回路100に供給しても良い。

  〔検波信号生成器の変形例〕
 また、図6Aのように、リングカウンタ121が� �準クロックCKrefの遷移エッジに応答してカウ ント値CNTのインクリメントを開始するように 構成しても良い。この場合、データ読出部123 におけるカウント値CNTと正弦波データDATAと� �対応関係は、外部制御CTRLによって設定可能� ��ある。データ読出部123は、選択クロックSSS� ��遷移エッジに応答して、カウント値CNTに対� ��する正弦波データDATAの読み出しを開始する 。例えば、位相調整回路100の設定値SETが“3� �に設定されると、カウント値CNTと正弦波デ� �タDATAとの対応関係は、図6Bのように設定さ� �る。このように設定することにより、検波� �号生成器113は、選択クロックSSSの遷移エッ� �に応答して正弦波データD0,D1,D2,・・・を順� �に出力することができる。

 (実施形態2)
 図7は、この発明の実施形態2による物理量� �ンサ装置の構成例を示す。この物理量セン� �装置は、図1に示した物理量検出回路12に代� �て、物理量検出回路22を備える。物理量検出 回路22は、図1に示した位相調整回路100に代え て、位相調整回路200を含む。その他の構成は 、図1と同様である。

 位相調整回路200は、位相調整カウンタ201� ��、分周回路202とを含む。位相調整カウンタ2 01は、基準クロックCKrefの遷移エッジ(ここで� ��、立ち上がりエッジ)に応答して動作クロッ クCKaの発生パルス数の計数を開始し、そのカ ウント値が外部制御によって設定された設定 値SETに到達するとタイミング信号TTTを出力す る。例えば、位相調整カウンタ201は、複数の フリップフロップや論理演算素子によって構 成される。分周回路202は、位相調整カウンタ 201からのタイミング信号TTTの遷移エッジに応 答して分周処理を開始する(例えば、分周回� �202の出力が初期状態にリセットされる。)。� ��して、分周回路202は、動作クロックCKaを分� ��し、基準クロックCKrefの周波数と同一の周� �数を有するアナログ検波信号Sdetを生成する� ��例えば、動作クロックCKaの周波数が基準ク� ��ックCKrefの周波数の16倍である場合、分周回 路202は、動作クロックCKaの周波数の1/16に分� �する。

  〔動作〕
 次に、図8を参照しつつ、図7に示した物理� �検出回路22による動作について説明する。な お、ここでは、アナログセンサ信号Ssncの位� �は、基準クロックCKrefの位相よりも“3t”だ� ��遅れているものとする。また、動作クロッ� ��CKaの周波数を1/16に分周するために、分周回 路202を5ビットカウンタによって構成し、そ� �5ビットカウンタの5出力のうちMSB(Most Signific ant Bit)に対応する出力をアナログ検波信号Sde tとして供給するものとする。

 位相調整カウンタ201は、基準クロックCKre fの遷移エッジに応答して動作クロックCKaの� �生パルス数の計数を開始する。ここで、設� �値SETが“3”に設定されると、位相調整カウ� ��タ201は、カウント値が“3”に到達するとタ イミング信号TTTを出力する。分周回路202は、 位相調整カウンタ201からのタイミング信号TTT の遷移エッジに応答して、予め設定された初 期値(ここでは、8)からカウントを開始し、カ ウント値が最大値(ここでは、15)に到達する� �カウント値を“0”にリセットする。分周回� ��202のMSB出力は、分周回路202のカウント値が8 ~15のいずれかである場合には“1”になり、� �周回路202のカウント値が0~7のいずれかであ� �場合には“0”になる。これにより、アナロ� ��検波信号Sdetの位相をアナログセンサ信号Ssn cの位相に一致させることができる。このよ� �に、アナログ検波信号Sdetの位相は、タイミ� ��グ信号TTTの遷移エッジによって規定される� ��すなわち、同期検波回路104は、タイミング� ��号TTTの遷移エッジを基準として物理量信号� ��検波を開始する。

 以上のように、動作クロックCKaの周期を� ��位としてアナログ検波信号Sdetの位相を設定 できる。また、動作クロックCKaの周波数が高 い程、アナログ検波信号Sdetの位相を精密に� �定できる。これにより、従来よりもセンサ� �号S10と検波信号との位相関係を精密に調整� �き、検波精度を向上させることができる。

 また、位相調整回路200をデジタル回路に� ��って構成することにより、従来よりも製造� ��らつきや周辺環境の変化に対する耐性を強� ��することができる。

 なお、分周回路202は、基準クロックCKref� �周波数よりも高い周波数を有する別の動作� �ロック(動作クロックCKaとは異なる周波数を� ��するクロック)を分周し、アナログ検波信号 Sdetを生成しても良い。

 (実施形態2の変形例1)
 また、図9のように、位相調整カウンタ201は 、デジタル化された物理量検出回路にも適用 可能である。図9に示した物理量検出回路22a� �、図3に示した位相調整回路100に代えて、図7 に示した位相調整カウンタ201を含む。検波信 号生成器113は、位相調整カウンタ201からのタ イミング信号TTTの遷移エッジに応答してデジ タル検波信号Ddetの生成を開始する。その他� �構成は、図3と同様である。

 図10のように、設定値SETが“3”に設定さ� ��ると、位相調整カウンタ201は、基準クロッ� ��CKrefの遷移エッジから動作クロックCKaの3パ� ��スに対応する時間“3t”の経過後にタイミ� �グ信号TTTを出力する。検波信号生成器113は� �位相調整カウンタ201からのタイミング信号TT Tの遷移エッジに応答して、正弦波データD0,D1 ,D2,・・・を順番に出力する。これにより、� �ジタル検波信号Ddetの位相をアナログセンサ� ��号Ssncの位相に一致させることができる。

 なお、位相調整カウンタ201は、基準クロ� ��クCKrefの周波数よりも高い周波数を有する� �の動作クロック(動作クロックCKaとは異なる� ��波数を有するクロック)に同期して動作して も良い。

 (実施形態2の変形例2)
 なお、図11のように、位相調整カウンタ201� �らのタイミング信号TTTの遷移エッジに応答� �て、別の動作クロックCKpを生成しても良い� �図11に示した物理量検出回路22bは、図9に示� �た構成に加えて、分周回路202p(クロック生成 回路)と、デシメーションフィルタ116とを備� �る。

 分周回路202pは、位相調整カウンタ201から のタイミング信号TTTの遷移エッジに応答して 分周処理を開始し、動作クロックCKaを分周し て動作クロックCKaの周波数よりも低い周波数 を有する動作クロックCKpを生成する。これに より、動作クロックCKpの位相をアナログセン サ信号Ssncに一致させることができる。アナ� �グ/デジタル変換器112,デシメーションフィル タ116,位相調整カウンタ201は、逓倍回路102か� �の動作クロックCKaに同期して動作する一方� �検波信号生成器113,デジタルフィルタ115は、� ��周回路202pからの動作クロックCKpに同期して 動作する。このように、デシメーションフィ ルタ116の前後で動作周波数が異なる。デシメ ーションフィルタ116は、デジタルセンサ信号 Dsncにデシメーション処理(サンプリング周波� ��の変換やデジタル値の間引き等)を実行する ことにより、動作クロックCKaに対応するデジ タルセンサ信号Dsncを動作クロックCKpに対応� �るデジタルセンサ信号Ddcに変換する。

 このように構成することにより、位相調� ��カウンタ201の動作クロックCKaが検波信号生� ��器113の動作クロックCKpと異なっている場合� ��も、動作クロックCKaの周期を単位としてデ� ��タル検波信号Ddetの位相を調整できる。

 (実施形態3)
 図12は、この発明の実施形態3による物理量� ��ンサ装置の構成例を示す。この物理量セン� ��装置は、図3に示した物理量検出回路12aに代 えて、物理量検出回路32を備える。物理量検� ��回路32は、図3に示した位相調整回路100に代� ��て、デジタルセンサ信号Dsncの位相を調整す るための位相調整回路300を備える。その他の 構成は、図3と同様である。

 位相調整回路300は、シフトレジスタ300Rと 、セレクタ300Sとを含む。シフトレジスタ300R� ��、逓倍回路102からの動作クロックCKaに同期� ��てデジタルセンサ信号Dsncを順次シフトさせ ることにより、位相が所定量ずつずれたm個(m は2以上の整数)の遅延信号D1,D2,・・・,Dmを生� ��する。例えば、シフトレジスタ300Rは、縦続 接続された複数のフリップフロップによって 構成される。セレクタ300Sは、外部制御によ� �設定された設定値SET1に応じて遅延信号D1,D2,� ��・・,Dmのいずれか1つを選択し、選択した遅 延信号を遅延デジタルセンサ信号DDsncとして� ��力する。設定値SET1は、位相調整回路300の遅 延時間を設定するための値であり、動作クロ ックCKaのパルス数を示す。検波信号生成器113 は、基準クロックCKrefの遷移エッジに応答し� ��デジタル検波信号Ddetの生成を開始する。乗 算器114は、位相調整回路300からの遅延デジタ ルセンサ信号DDsncに検波信号生成器113からの� ��ジタル検波信号Ddetを乗算する。

  〔動作〕
 次に、図13を参照しつつ、図12に示した物理 量検出回路32による動作について説明する。� ��お、ここでは、アナログセンサ信号Ssncの位 相は、基準クロックCKrefの位相よりも“3t”� �け進んでいるものとする。

 アナログ/デジタル変換器112は、アナログ センサ信号Ssncをデジタルセンサ信号Dsncに変� ��する。ここで、設定値SET1が“3”に設定さ� �ると、シフトレジスタ300Rは、3番目の遅延信 号D3を遅延デジタルセンサ信号DDsncとして選� �する。すなわち、位相調整回路300は、デジ� �ルセンサ信号Dsncを動作クロックCKaの3パルス に対応する時間“3t”だけ遅延させる。これ� ��より、遅延デジタルセンサ信号DDsncの位相� �基準クロックCKrefの位相(すなわち、デジタ� �検波信号Ddetの位相)に一致させることができ る。

 以上のように、動作クロックCKaの周期を� ��位としてセンサ信号(遅延デジタルセンサ信 号DDsnc)の位相を設定できる。また、動作クロ ックCKaの周波数が高い程、遅延デジタルセン サ信号DDsncの位相を精密に設定できる。これ� ��より、従来よりもセンサ信号と検波信号と� ��位相関係を精密に調整できるので、検波精� ��を向上させることができる。

 また、位相調整回路300をデジタル回路に� ��って構成することにより、従来よりも製造� ��らつきや周辺環境の変動に対する耐性を強� ��することができる。

 なお、位相調整回路300は、基準クロックC Krefよりも高い周波数を有する別のクロック(� ��作クロックCKaとは異なる周波数を有するク� ��ック)に同期して動作しても良い。

 (実施形態3の変形例1)
 また、図14のように、2つの位相調整回路を� ��いて、センサ信号(デジタルセンサ信号DDsnc) の位相および検波信号(デジタル検波信号Ddet) の位相をそれぞれ調整しても良い。図14に示� ��た物理量検出回路32aは、図12に示した構成� �加えて、分周回路311bと、デシメーションフ� ��ルタ116と、図3に示した位相調整回路100を含 む。

 分周回路311bは、逓倍回路102からの動作ク ロックCKaを分周し、動作クロックCKaの周波数 よりも低い周波数を有する動作クロックCKbを 生成する。アナログ/デジタル変換器112,位相� ��整回路300,デシメーションフィルタ116は、逓 倍回路102からの動作クロックCKaに同期して動 作する一方、位相調整回路100,検波信号生成� �113,デジタルフィルタ115は、分周回路311bから の動作クロックCKbに同期して動作する。この ように、デシメーションフィルタ116の前後で 動作周波数が異なる。デシメーションフィル タ116は、動作クロックCKaに対応する遅延デジ タルセンサ信号DDsncを動作クロックCKbに対応� ��るデジタルセンサ信号Ddcに変換する。

  〔動作〕
 次に、図15を参照しつつ、図14に示した物理 量検出回路32aによる動作について説明する。 なお、ここでは、アナログセンサ信号Ssncの� �相は、基準クロックCKrefの位相よりも“5t”� ��け遅れているものとする。また、デシメー� ��ョンフィルタ116は、遅延デジタルセンサ信� ��DDsncを動作クロックCKbの周波数(動作クロッ� ��CKaの周波数の1/2)に対応させるために、遅延 デジタルセンサ信号DDsncからデジタル値を1つ おきに間引くものとする。

 位相調整回路300の設定値SET1が“1”に設� �されると、位相調整回路300は、デジタルセ� �サ信号Dsncを動作クロックCKaの1パルスに対応 する時間“t“だけ遅延させる。これにより� �基準クロックCKrefと遅延デジタルセンサ信号 DDsncとの位相差は“6t”になる。また、基準� �ロックCKrefとデシメーションフィルタ116によ って得られたデジタルセンサ信号Ddcとの位相 差も“6t”になる。一方、位相調整回路100の� ��定値SETが“3”に設定されると、位相調整回 路100は、基準クロックCKrefを動作クロックCKb� ��3パルスに対応する時間“6t”だけ遅延させ� ��、選択クロックSSSとして出力する。これに� ��り、基準クロックCKrefとデジタル検波信号Dd etとの位相差は“6t”になるので、デジタル� �ンサ信号Ddcの位相とデジタル検波信号Ddetの� ��相とを互いに一致させることができる。

 以上のように、センサ信号(遅延デジタル センサ信号DDsnc)および検波信号(デジタル検� �信号Ddet)の両方の位相を設定可能にすること により、センサ信号の位相遅れおよび検波信 号の位相遅れの両方を補正できる。

 また、動作クロックCKbは動作クロックCKa� ��りも周波数が低いので、位相調整回路100の� ��相調整の精度は、位相調整回路300の位相調� ��の精度よりも低い。このように、位相調整� ��精度がそれぞれ異なる位相調整回路100,300に 位相調整処理を分担させることにより、位相 調整処理に要する回路規模および消費電力を 低減することができる。例えば、動作クロッ クCKaの周期“t”を単位として最大遅延時間� �“16t”に設定できるように構成する場合、� �3に示した物理量検出回路12aでは位相調整回� ��100に16個のフリップフロップを設ける必要� �あるが、図14に示した物理量検出回路32aでは 位相調整回路100,300にフリップフロップを4個� ��つ設ければ良い。

 (実施形態3の変形例2)
 また、図16に示した物理量検出回路32bのよ� �に、図14に示した位相調整回路100を図9に示� �た位相調整カウンタ201に置き換えても良い� �位相調整カウンタ201は、動作クロックCKaよ� �も周波数が低い動作クロックCKbに同期して� �作する。このように構成した場合も、図14の 場合と同様の効果を得ることができる。

 (実施形態3の変形例3)
 さらに、図17のように、3つの位相調整回路� ��用いて、アナログ/デジタル変換器112のサン プリングクロックCKspの位相,センサ信号(遅延 デジタルセンサ信号DDsnc)の位相,検波信号(デ� ��タル検波信号Ddet)の位相をそれぞれ調整し� �も良い。図17に示した物理量検出回路32cは、 図14に示した構成に加えて、分周回路311a,位� �調整回路100aを含む。

 逓倍回路102は、基準クロックCKrefを逓倍� �、逓倍クロックCKxを生成する。分周回路311a� ��、逓倍回路102からの逓倍クロックCKxを分周� ��、アナログ/デジタル変換器112に要求される サンプリング周波数を同一の周波数を有する 動作クロックCKaを生成する。分周回路311bは� �分周回路311aからの動作クロックCKaを分周し� ��動作クロックCKbを生成する。

 位相調整回路100aは、位相調整回路100と同 様の構成である。位相調整回路100aのシフト� �ジスタは、逓倍クロックCKxに同期して動作� �ロックCKaを順次シフトさせることにより、� �相が所定量ずつずれた複数の遅延クロック� �生成する。位相調整回路100aのセレクタは、� ��部制御により設定された設定値SET2に応じて シフトレジスタによって生成された複数の遅 延クロックのいずれか1つを選択し、選択し� �遅延クロックをサンプリングクロックCKspと� ��て出力する。設定値SET2は、位相調整回路100 aの遅延時間を設定するための値であり、逓� �クロックCKxのパルス数を示す。

  〔動作〕
 次に、図18を参照しつつ、図17に示した物理 量検出回路32cによる動作について説明する。 なお、ここでは、逓倍クロックCKxの周期を“ t”とし、アナログセンサ信号Ssncの位相は、� ��準クロックCKrefの位相よりも“11t”だけ遅� �ているものとする。また、動作クロックCKa(� ��ンプリングクロックCKsp)の周波数,動作クロ� ��クCKbの周波数は、それぞれ、逓倍クロックC Kxの周波数の“1/4”,“1/8”であるものとする 。

 動作クロックCKa(位相調整される前のサン プリングクロック)の遷移エッジは、アナロ� �センサ信号Ssncの所望のサンプリングポイン� ��SP0,SP1,SP2,・・・・(例えば、正弦波データD0, D1,D2,・・・に対応するポイント)に一致して� �ない。ここで、位相調整回路100aの設定値SET2 が“3”に設定されると、位相調整回路100aは� ��動作クロックCKaを逓倍クロックCKxの3パルス に対応する時間“3t”だけ遅延させてサンプ� ��ングクロックCKspとして出力する。これによ り、サンプリングクロックCKspの遷移エッジ� �所望サンプリングポイントSP1,SP2,・・・・に それぞれ一致させることができる。

 また、位相調整回路300の設定値SET1を“1� �に設定すると、位相調整回路300は、デジタ� �センサ信号Dsncを動作クロックCKaの1パルスに 対応する時間“4t”だけ遅延させ、遅延デジ� ��ルセンサ信号DDsncとして出力する。ここで� �、動作クロックCKaはサンプリングクロックCK spに対して位相が“t”だけずれているので、 基準クロックCKrefと遅延デジタルセンサ信号D Dsncとの位相差は“16t(=3t+8t+t+4t)”になる。ま� ��、基準クロックCKrefとデシメーションフィ� �タ105からのデジタルセンサ信号Ddcとの位相� �も“16t”になる。

 さらに、位相調整回路100の設定値SETを“2 ”に設定すると、位相調整回路100は、基準ク ロックCKrefを動作クロックCKbの2パルスに対応 する時間“16t”だけ遅延させ、選択クロック SSSとして出力する。これにより、基準クロッ クCKrefとデジタル検波信号Ddetとの位相差は“ 16t”になる。

 以上のように、逓倍クロックCKxの周期を� ��位としてアナログ/デジタル変換器112のサン プリングクロックCKspの位相を設定すること� �できる。また、サンプリングクロックCKspの� ��相を調整することにより、サンプリングポ� ��ント(サンプリングクロックCKspの遷移エッ� �の位置)を移動させることができ、その結果� ��デジタルセンサ信号Dsncの位相を変更するこ とができる。これにより、アナログ/デジタ� �変換器112のサンプリング周波数の増大を抑� �しつつ位相調整の精度を向上させることが� �きる。また、サンプリングクロックの遷移� �ッジを所望サンプリングポイントSP0,SP1,SP2,� �・・・に一致させる(または近づける)ことが できるので、アナログ/デジタル変換の精度� �向上させることができる。

 なお、分周回路311bは、位相調整回路100a� �らのサンプリングクロックCKspを分周して動� ��クロックCKbを生成しても良い。

 (実施形態3の変形例4)
 また、図19のように、位相調整カウンタを� �いて、アナログ/デジタル変換器112のサンプ� ��ングクロックCKspの位相を調整しても良い。 図19に示した物理量検出回路32dは、図17に示� �た位相調整回路100aに代えて、位相調整カウ� ��タ201a,分周回路202aを含む。その他の構成は� ��図17と同様である。位相調整カウンタ201aは� ��基準クロックCKrefの遷移エッジに応答して� �倍クロックCKxの発生パルス数の計数を開始� �、そのカウント値が外部制御によって設定� �れた設定値SET2に到達するとタイミング信号S TRを出力する。分周回路202aは、位相調整カウ ンタ201aからのタイミング信号STRの遷移エッ� �に応答して分周処理を開始し、逓倍回路102� �らの逓倍クロックCKxを分周して所定のサン� �リング周波数を有するサンプリングクロッ� �CKspを生成する。また、図17,図19に示した位� �調整回路100を図9に示した位相調整カウンタ2 01に置き換えた場合も、図17の場合と同様の� �果を得ることができる。

 (その他の実施形態)
 なお、以上の各実施形態における物理セン� ��10は、音叉型に限らず、円柱型,正三角柱型, 正四角柱型,リング型や、その他の形状であ� �ても良い。また、図20のように、物理量セン サ10は、静電容量式加速度センサであっても� ��い。物理量センサ10は、固定部10bと、可動� �10cと、可動電極Pma,Pmbと、検出電極Pfa,Pfbと、 差動増幅器10dとを有する。可動部10cは、加速 度に応じて変位するように固定部10bに連結さ れる。可動電極Pma,Pmbは、可動部10cに配置さ� �る。検出電極Pfa,Pfbは、それぞれ、可動電極P ma,Pmbに対向するように、固定部10bに配置され る。すなわち、可動電極Pma,検出電極Pfaによ� �て容量素子Caが構成され、可動電極Pmb,検出� �極Pfbによって容量素子Cbが構成される。また 、容量素子Ca,Cbには、それぞれ、発振回路11d� ��らの駆動信号Sdrvが供給される。差動増幅器 10dは、検出電極Pfa,Pfbのそれぞれに発生する� �荷量の差に対応するセンサ信号S10を出力す� �。加速度が発生すると、可動部10cの変位に� �因して容量素子Caの静電容量および容量素子 Cbの静電容量のうち一方が増加し他方が減少� ��る。これにより、検出電極Pfa,Pfbのそれぞれ における電荷量に差が生じ、この差に対応す るセンサ信号S10が出力される。

 また、以上の各実施形態において設定値S ET,SET1,SET2は変更可能な値として説明したが、 設定値SET,SET1,SET2は固定値であっても良い。