Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
PIXEL ARRANGEMENT STRUCTURE, ORGANIC ELECTROLUMINESCENT DISPLAY PANEL, DISPLAY DEVICE, AND MASK ASSEMBLY
Document Type and Number:
WIPO Patent Application WO/2019/134495
Kind Code:
A1
Abstract:
A pixel arrangement structure, an organic electroluminescent display panel, a display device, and a mask assembly. The pixel arrangement structure comprises: a plurality of first sub-pixels (01) in positions that do not overlap with each other, a plurality of second sub-pixels (02), and a plurality of third sub-pixels (03). One of the plurality of first sub-pixels (01) is located at a center position of a first virtual rectangle and four of the plurality of first sub-pixels (01) are respectively located at four vertex positions of the first virtual rectangle. Four of the plurality of second sub-pixels (02) are respectively located at four side center positions of the first virtual rectangle. The first virtual rectangle is divided into four second virtual rectangles, and each of the interiors of the four second virtual rectangles comprises a third sub-pixel (03) of the plurality of third sub-pixels (03).

Inventors:
DAI, Weinan (No. 9 Dize Rd, BDA, Beijing 6, 100176, CN)
WANG, Yang (No. 9 Dize Rd, BDA, Beijing 6, 100176, CN)
WANG, Yangpeng (No. 9 Dize Rd, BDA, Beijing 6, 100176, CN)
WANG, Benlian (No. 9 Dize Rd, BDA, Beijing 6, 100176, CN)
YIN, Haijun (No. 9 Dize Rd, BDA, Beijing 6, 100176, CN)
QIU, Haijun (No. 9 Dize Rd, BDA, Beijing 6, 100176, CN)
HU, Yao (No. 9 Dize Rd, BDA, Beijing 6, 100176, CN)
Application Number:
CN2018/121464
Publication Date:
July 11, 2019
Filing Date:
December 17, 2018
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
BOE TECHNOLOGY GROUP CO., LTD. (No.10 Jiuxianqiao Rd, Chaoyang District, Beijing 5, 100015, CN)
CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. (No.1188 Hezuo Rd, Hi-tech Development Zon, Chengdu Sichuan 1, 611731, CN)
International Classes:
H01L27/32
Attorney, Agent or Firm:
BEIJING INTELLEGAL INTELLECTUAL PROPERTY AGENT LTD. (B1605, B1606 B1607, No. 5 Huizhong Road, Chaoyang District, Beijing 1, 100101, CN)
Download PDF:
Claims:
第二虚拟矩形构成一个第一虚拟矩形。 这种像素排布方式与相关技术的像 素排布结构相比, 在同等工艺条件下可以使第一子像素、 第二子像素和第 三子像素紧密排列, 从而在满足最小的子像素间隔的条件下, 尽可能增大 单个子像素的面积,进而降低显示器件的驱动电流,增加显示器件的寿命。

并且将第三子像素设置为长条状, 有利于将第二子像素的面积做大, 从而可以将显示面板中发光效率较低的子像素设置为第二子像素。 另外长 条的两端呈对称设计, 可以降低蒸镀掩膜板的图案复杂度, 进而简化构图 工艺。

显然, 本领域的技术人员可以对本公开进行各种改动和变型而不脱离 本公开的精神和范围。 这样, 倘若本公开的这些修改和变型属于本公开权 利要求及其等同技术的范围之内, 则本公开也意图包含这些改动和变型在 内。

权利要求

1、 一种像素排布结构, 其中, 包括: 位置互不重叠的多个第一子像素, 多个第二子像素和多个第三子像素;

所述多个第一子像素的一个位于第一虚拟矩形的中心位置处和所述多个 第一子像素的四个分别位于所述第一虚拟矩形的四个顶角位置处;

所述多个第二子像素的四个分别位于所述第一虚拟矩形的四个侧边中心 位置处;

所述第一虚拟矩形划分为四个第二虚拟矩形, 所述四个第二虚拟矩形中 的每一个内部均包括所述多个第三子像素中的一个第三子像素。

2、 如权利要求 1所述的像素排布结构, 其中, 所述第二虚拟矩形由四个 顶角顺次相连形成, 所述四个顶角包括两个第二子像素和两个第一子像素, 所述两个第二子像素位于所述第一虚拟矩形相邻两个侧边中心位置处, 所述 两个第一子像素与所述两个第二子像素均相邻且分别位于所述第一虚拟矩形 的中心位置处和所述第一虚拟矩形的一顶角位置处。

3、 如权利要求 3所述的像素排布结构, 其中, 所述多个第三子像素的每 一个的形状呈长条状, 所述长条状的延伸方向为从所述第一虚拟矩形的中心 指向远离所述第一虚拟矩形中心的方向。

4、 如权利要求 3所述的像素排布结构, 其中, 所述四个第二虚拟矩形内 部的每一个第三子像素的延伸方向均不同。

5、 如权利要求 4所述的像素排布结构, 其中, 所述四个第二虚拟矩形内 部的每一个第三子像素的延伸方向为指向相应的第二虚拟矩形的远离所述第 一虚拟矩形中心的第一子像素。

6、 如权利要求 3所述的像素排布结构, 其中, 所述长条状在垂直于其延 伸方向的方向上为镜像对称图形。

7、 如权利要求 3所述的像素排布结构, 其中, 沿所述第一虚拟矩形的对 角线设置的两个第二虚拟矩形中的所述第三子像素的延伸方向一致。

8、 如权利要求 7所述的像素排布结构, 其中, 所述第一虚拟矩形具有第 一对角线和第二对角线, 沿所述第一对角线设置的两个第二虚拟矩形中的所 述第三子像素为沿所述第一对角线的方向延伸, 沿所述第二对角线设置的两 个第二虚拟矩形中的所述第三子像素为沿所述第二对角线的方向延伸。 9、 如权利要求 8所述的像素排布结构, 其中, 沿所述第一对角线设置的 两个第二虚拟矩形中的所述第三子像素相对于所述第二对角线镜像对称, 沿 所述第二对角线设置的两个第二虚拟矩形中的所述第三子像素相对于所述第 一对角线镜像对称。

10、 如权利要求 3所述的像素排布结构, 其中, 所述第三子像素与相邻 的所述第一子像素相对的侧边之间的最小距离与所述第三子像素与相邻的所 述第二子像素相对的侧边之间的最小距离之间具有第一比值, 所述第三子像 素与相邻的所述第一子像素相对的侧边之间的最小距离与所述第一子像素与 相邻的所述第二子像素相对的侧边之间的最小距离之间具有第二比值, 以及 所述第三子像素与相邻的所述第二子像素相对的侧边之间的最小距离与所述 第一子像素与相邻的所述第二子像素相对的侧边之间的最小距离之间具有第 三比值, 所述第一比值、 第二比值及第三比值均在 0.8-1.2的范围内。

11、 如权利要求 10所述的像素排布结构, 其中, 所述第一比值、 第二比 值及第三比值相等。

12、 如权利要求 11所述的像素排布结构, 其中, 所述第一比值、 第二比 值及第三比值均为 1。

13、 如权利要求 10所述的像素排布结构, 其中, 所述第三子像素与相邻 的所述第一子像素相对的侧边的最大距离与最小距离的比值范围为 1〜 1.5 ; 所述第三子像素与相邻的所述第二子像素相对的侧边的最大距离与最小 距离的比值范围为 1〜 1.5。

14、 如权利要求 10所述的像素排布结构, 其中, 所述第三子像素与相邻 所述第一子像素相对的侧边相互平行; 所述第三子像素与相邻所述第二子像 素相对的侧边相互平行。

15、 如权利要求 2所述的像素排布结构, 其中, 所述第一子像素的形状 呈实质上“十”字形。

16、 如权利要求 15所述的像素排布结构, 其中, 所述第一子像素的各内 角均大于或等于 90度。

17、 如权利要求 15所述的像素排布结构, 其中, 所述“十”字形是由一 四边形的四个边的中部内凹形成的形状, 且所述四边形的四个顶角分别作为 所述“十”字形的四个端点, 其中所述四边形为实质上的菱形或实质上的正 方形。

18、 如权利要求 17所述的像素排布结构, 其中, 所述实质上的菱形或所 述实质上的正方形的四个顶角为圆角。

19、 如权利要求 3所述的像素排布结构, 其中, 所述长条状的两个端部 均从长条状内部向外凸出的圆弧形或多边形。

20、 如权利要求 2所述的像素排布结构, 其中, 所述第二子像素的形状 为实质上矩形; 和 /或

所述第一子像素的形状为实质上矩形。

21、 如权利要求 1所述的像素排布结构, 其中, 所述第一子像素为红色 子像素, 所述第二子像素为蓝色子像素, 所述第三子像素为绿色子像素; 所述蓝色子像素的面积分别大于所述红色子像素的面积和所述绿色子像 素的面积。

22、 如权利要求 21所述的像素排布结构, 其中, 所述蓝色子像素的面积 大于所述红色子像素的面积, 所述红色子像素的面积大于所述绿色子像素的 面积。

23、 如权利要求 21所述的像素排布结构, 其中, 所述蓝色子像素的面积 大于所述绿色子像素的面积, 所述绿色子像素的面积大于所述红色子像素的 面积。

24、 如权利要求 3所述的像素排布结构, 其中, 各第二虚拟矩形的第三 子像素的中心位于对应的第二虚拟矩形的两个第一子像素的中心的连线和两 个第二子像素的中心的连线的交点处。

25、 如权利要求 21所述的像素排布结构, 其中, 各所述第三子像素的面 积相同, 且各所述第三子像素的形状一致; 和 /或

各所述第一子像素的面积相同, 且各所述第一子像素的形状一致; 和 /或 各所述第二子像素的面积相同, 且各所述第二子像素的形状一致。

26、 一种有机电致发光显示面板, 其中, 包括多个如权利要求 1-25任一 项所述的像素排布结构; 其中,

相邻的第一虚拟矩形在行方向和列方向上布置成在各自的相面对的侧边 上的子像素是共用的。

27、 一种显示装置, 其中, 包括如权利要求 26所述的有机电致发光显示 面板。

28、 一种掩模板组件, 用于制作如权利要求 1-25任一项所述的像素排布 结构, 其中, 掩模板组件包括:

第一掩模板, 具有多个第一开口区域, 所述第一开口区域与所述第一子 像素形状和位置对应;

第二掩模板, 具有多个第二开口区域, 所述第二开口区域与所述第二子 像素形状和位置对应; 以及

第三掩模板, 具有多个第三开口区域, 所述第三开口区域与所述第三子 像素形状和位置对应。

Description:
一种像素排布结构、 有机电致发光显示面板、 显示装置及掩模板组件 相关申请的交叉引用

本申请要求基于 2018年 1月 2日提交的申请号为 201810002818.5的 中国申请的优先权, 通过援引将其全部内容并入本文中。 技术领域

本公开涉及显示技术领域, 尤其涉及一种像素排布结构、 有机电致发 光显示面板、 高精度金属掩模板组件及显示装置。 背景技术

有机电致发光 (Organic Light Emitting Diode, OLED) 显示器件是当今 平板显示器研究领域的热点之一, 与液晶显示器相比, OLED 显示器件具有 低能耗、生产成本低、 自发光、 宽视角及响应速度快等优点, 目前, 在手机、 PDA, 数码相机等平板显示领域, OLED 显示器件已经开始取代传统的液晶 显示屏 (Liquid Crystal Display, LCD) 。

OLED 显示器件的结构主要包括: 衬底基板, 制作在衬底基板上呈矩阵 排列的子像素。 其中, 各子像素一般都是通过有机材料利用蒸镀成膜 技术透 过高精细金属掩膜板, 在阵列基板上的相应的子像素位置形成有机电 致发光 结构。

但是, 目前 OLED显示器件内, 像素排布结构中子像素开口面积较小, 从而需要增大驱动电流才能满足显示的亮度要 求。 但是 OLED在大的驱动电 流下工作容易导致器件老化速度增快, 从而缩短 OLED显示器件的寿命。 公开内容

有鉴于此, 本公开实施例提供了一种像素排布结构、 有机电致发光显 示面板掩模板组件及显示装置, 以降低显示器件的驱动电流, 增加显示器 件的寿命。

因此, 本公开实施例提供了一种像素排布结构, 包括: 位置互不重叠的 多个第一子像素, 多个第二子像素和多个第三子像素; 所述多个第一子像素的一个位于第一虚拟矩形 的中心位置处和所述多个 第一子像素的四个分别位于所述第一虚拟矩形 的四个顶角位置处;

所述多个第二子像素的四个分别位于所述第一 虚拟矩形的四个侧边中心 位置处;

所述第一虚拟矩形划分为四个第二虚拟矩形, 所述四个第二虚拟矩形 中的每一个内部均包括所述多个第三子像素中 的一个第三子像素。

可选地, 所述第二虚拟矩形由四个顶角顺次相连形成, 所述四个顶角 包括两个第二子像素和两个第一子像素, 所述两个第二子像素位于所述第 一虚拟矩形相邻两个侧边中心位置处, 所述两个第一子像素与所述两个第 二子像素均相邻且分别位于所述第一虚拟矩形 的中心位置处和所述第一 虚拟矩形的一顶角位置处。

可选地, 所述多个第三子像素的每一个的形状呈长条状 , 所述长条状 的延伸方向为从所述第一虚拟矩形的中心指向 远离所述第一虚拟矩形中 心的方向。

可选地, 所述四个第二虚拟矩形内部的每一个第三子像 素的延伸方向 均不同。

可选地, 所述四个第二虚拟矩形内部的每一个第三子像 素的延伸方向 为指向相应的第二虚拟矩形的远离所述第一虚 拟矩形中心的第一子像素。

可选地, 所述长条状在垂直于其延伸方向的方向上为镜 像对称图形。 可选地, 沿所述第一虚拟矩形的对角线设置的两个第二 虚拟矩形中的 所述第三子像素的延伸方向一致。

可选地, 所述第一虚拟矩形具有第一对角线和第二对角 线, 沿所述第 一对角线设置的两个第二虚拟矩形中的所述第 三子像素为沿所述第一对 角线的方向延伸, 沿所述第二对角线设置的两个第二虚拟矩形中 的所述第 三子像素为沿所述第二对角线的方向延伸。

可选地, 沿所述第一对角线设置的两个第二虚拟矩形中 的所述第三子 像素相对于所述第二对角线镜像对称, 沿所述第二对角线设置的两个第二 虚拟矩形中的所述第三子像素相对于所述第一 对角线镜像对称。

可选地, 所述第三子像素与相邻的所述第一子像素相对 的侧边之间的 最小距离与所述第三子像素与相邻的所述第二 子像素相对的侧边之间的 最小距离之间具有第一比值, 所述第三子像素与相邻的所述第一子像素相 对的侧边之间的最小距离与所述第一子像素与 相邻的所述第二子像素相 对的侧边之间的最小距离之间具有第二比值, 以及所述第三子像素与相邻 的所述第二子像素相对的侧边之间的最小距离 与所述第一子像素与相邻 的所述第二子像素相对的侧边之间的最小距离 之间具有第三比值, 所述第 一比值、 第二比值及第三比值均在 0.8-1.2的范围内。

可选地, 所述第一比值、 第二比值及第三比值相等。

可选地, 所述第一比值、 第二比值及第三比值均为 1。

可选地, 所述第三子像素与相邻的所述第一子像素相对 的侧边的最大 距离与最小距离的比值范围为 1〜 1.5 ;

所述第三子像素与相邻的所述第二子像素相对 的侧边的最大距离与 最小距离的比值范围为 1〜 1.5。

可选地, 所述第三子像素与相邻所述第一子像素相对的 侧边相互平行; 所述第三子像素与相邻所述第二子像素相对的 侧边相互平行。

可选地, 所述第一子像素的形状呈实质上“十” 字形。

可选地, 所述第一子像素的各内角均大于或等于 90度。

可选地, 所述“十”字形是由一四边形的四个边的中部 内凹形成的形 状, 且所述四边形的四个顶角分别作为所述“十” 字形的四个端点, 其中 所述四边形为实质上的菱形或实质上的正方形 。

可选地, 所述实质上的菱形或所述实质上的正方形的四 个顶角为圆角。 可选地, 所述长条状的两个端部均从长条状内部向外凸 出的圆弧形或 多边形。

可选地, 所述第二子像素的形状为实质上矩形; 和 /或

所述第一子像素的形状为实质上矩形。

可选地, 所述第一子像素为红色子像素, 所述第二子像素为蓝色子像 素, 所述第三子像素为绿色子像素;

所述蓝色子像素的面积分别大于所述红色子像 素的面积和所述绿色 子像素的面积。

可选地, 所述蓝色子像素的面积大于所述红色子像素的 面积, 所述红 色子像素的面积大于所述绿色子像素的面积。

可选地, 所述蓝色子像素的面积大于所述绿色子像素的 面积, 所述绿 色子像素的面积大于所述红色子像素的面积。 可选地, 各第二虚拟矩形的第三子像素的中心位于对应 的第二虚拟矩 形的两个第一子像素的中心的连线和两个第二 子像素的中心的连线的交 点处。

可选地, 各所述第三子像素的面积相同, 且各所述第三子像素的形状 一致; 和 /或

各所述第一子像素的面积相同, 且各所述第一子像素的形状一致; 和 /或

各所述第二子像素的面积相同, 且各所述第二子像素的形状一致。 本公开另一方面, 提供一种有机电致发光显示面板, 其中, 包括多个 如上述的像素排布结构; 其中,

相邻的第一虚拟矩形在行方向和列方向上布置 成在各自的相面对的 侧边上的子像素是共用的。

本公开另一方面, 提供一种显示装置, 其中, 包括如上述的有机电致 发光显示面板。

本公开另一方面, 提供一种掩模板组件, 用于制作如上述的像素排布 结构, 其中, 掩模板组件包括:

第一掩模板, 具有多个第一开口区域, 所述第一开口区域与所述第一 子像素形状和位置对应;

第二掩模板, 具有多个第二开口区域, 所述第二开口区域与所述第二 子像素形状和位置对应; 以及

第三掩模板, 具有多个第三开口区域, 所述第三开口区域与所述第三 子像素形状和位置对应。

本公开实施例的有益效果包括:

本公开实施例提供的一种像素排布结构、 有机电致发光显示面板、 掩 模板组件及显示装置, 其中在像素排布结构中: 第一子像素位于第一虚拟 矩形的中心位置处和第一虚拟矩形的四个顶角 位置处; 第二子像素位于第 一虚拟矩形的侧边中心位置处; 第三子像素位于第二虚拟矩形内, 第二虚 拟矩形由位于第一虚拟矩形相邻两个侧边中心 位置处的两个第二子像素、 与该两个第二子像素均相邻且分别位于第一虚 拟矩形的中心位置处和第 一虚拟矩形的一顶角位置处的第一子像素作为 顶角顺次相连形成, 且四个 第二虚拟矩形构成一个所述第一虚拟矩形。 这种像素排布方式与相关技术 的像素排布结构相比, 在同等工艺条件下可以使第一子像素、 第二子像素 和第三子像素紧密排列, 从而在满足最小的子像素间隔的条件下, 尽可能 增大单个子像素的面积, 进而降低显示器件的驱动电流, 增加显示器件的 寿命。 附图说明

图 1为本公开实施例提供的像素排布结构的示意 之一;

图 2为本公开实施例提供的像素排布结构的示意 之二;

图 3为本公开实施例提供的像素排布结构的示意 之三;

图 4为本公开实施例提供的像素排布结构的示意 之四;

图 5为本公开实施例提供的像素排布结构的示意 之五;

图 6为本公开实施例提供的像素排布结构的示意 之六;

图 7为本公开实施例提供的像素排布结构的示意 之七;

图 8为本公开实施例提供的像素排布结构中第二 像素和第三子像素 的形状匹配示意图; 及

图 9为本公开实施例提供的有机电致发光显示面 的结构示意图。 具体实施方式

为了使本公开的目的、 技术方案和优点更加清楚, 下面将结合附图对 本公开作进一步地详细描述, 显然, 所描述的实施例仅是本公开一部分实 施例, 而不是全部的实施例。 基于本公开中的实施例, 本领域普通技术人 员在没有做出创造性劳动前提下所获得的所有 其它实施例, 都属于本公开 保护的范围。

附图中各部件的形状和大小不反映真实比例, 目的只是示意说明本公 开内容。

本公开实施例提供的一种像素排布结构, 如图 1所示, 包括: 位置互 不重叠的多个第一子像素 01, 多个第二子像素 02和多个第三子像素 03 ; 所述多个第一子像素 01 的一个位于第一虚拟矩形的中心位置处和所 述多个第一子像素 01 的四个分别位于所述第一虚拟矩形的四个顶角 位置 处;

所述多个第二子像素 02 的四个分别位于所述第一虚拟矩形的四个侧 边中心位置处;

所述第一虚拟矩形划分为四个第二虚拟矩形, 所述四个第二虚拟矩形 中的每一个内部均包括所述多个第三子像素 03中的一个第三子像素 03。

应当理解, 本公开中提到的中心位置和顶角位置为大致位 置, 并非局 限于中心点或顶点, 而是允许存在一定偏差, 对应的子像素的面积覆盖中 心点或顶点即可。

本公开实施例提供的像素排布结构与相关技术 的像素排布结构相比, 在同等工艺条件下可以使第一子像素 01、第二子像素 02和第三子像素 03 紧密排列, 从而在满足最小的子像素间隔的条件下, 尽可能增大单个子像 素的面积, 进而降低显示器件的驱动电流, 增加显示器件的寿命。

在本公开实施例中, 所述第二虚拟矩形由四个顶角顺次相连形成, 所述 四个顶角包括两个第二子像素 02和两个第一子像素 01, 所述两个第二子像 素 02位于所述第一虚拟矩形相邻两个侧边中心位 处,所述两个第一子像素 01 与所述两个第二子像素 02均相邻且分别位于所述第一虚拟矩形的中心 置处和所述第一虚拟矩形的一顶角位置处。

在本公开实施例中, 第三子像素 03 的每一个形状呈长条状, 长条状 的延伸方向为从所述第一虚拟矩形的中心指向 远离所述第一虚拟矩形中 心的方向。

其中, 所述四个第二虚拟矩形内部的每一个第三子像 素 03 的延伸方 向均不同。 本实施例中, 所述四个第二虚拟矩形内部的每一个第三子像 素 03 的延伸方向为指向相应的第二虚拟矩形的远离 所述第一虚拟矩形中心 的第一子像素 01。

长条状在垂直于其延伸方向的方向上为镜像对 称图形。

将第三子像素 03设置为长条状,有利于将第二子像素 02的面积做大, 从而可以将显示面板中发光效率较低的子像素 设置为第二子像素 02。另外 长条的两端呈对称设计, 可以降低蒸镀掩膜板的图案复杂度, 进而简化构 图工艺。

需要说明的是, 在本公开实施例提供的像素排布结构中, 提到的子像 素位于某一位置处, 是指子像素所在的位置范围, 只要保证子像素与该位 置有重叠即可。在具体实施时,可以使子像素 的中心与该位置重叠,当然, 子像素的中心也可以与该位置不重叠, 即两者存在偏移, 在此不作限定。 并且, 子像素的中心可以为子像素图形的几何中心, 也可以为子像素发光 颜色的中心, 在此不做限定。

可选地, 在本公开实施例提供的像素排布结构中, 为了保证各子像素 能够均匀分布, 尽量使各子像素的中心靠近所对应的位置。

可选地,在本公开实施例提供的像素排布结构 中,如图 1至图 7所示, 沿所述第一虚拟矩形的对角线设置的两个第二 虚拟矩形中的所述第三子 像素 03的延伸方向一致。

其中, 所述第一虚拟矩形具有第一对角线 L1和第二对角线 L2 , 沿所 述第一对角线 L1设置的两个第二虚拟矩形中的所述第三子像 03为沿所 述第一对角线 L1的方向延伸,沿所述第二对角线 L2设置的两个第二虚拟 矩形中的所述第三子像素 03为沿所述第二对角线 L2的方向延伸。

其中, 沿所述第一对角线 L1 设置的两个第二虚拟矩形中的所述第三 子像素 03相对于所述第二对角线 L2镜像对称, 沿所述第二对角线 L2设 置的两个第二虚拟矩形中的所述第三子像素 03相对于所述第一对角线 L1 镜像对称。

构成第一虚拟矩形的四个第二虚拟矩形中的第 三子像素 03呈“X”状 分布。 即各第三子像素 02 的两端分别指向其所处的第二虚拟矩形的两个 顶角位置处的第三子像素 03。

需要说明的是, 在本公开实施例提供的显示排布结构中提到的 第一虚 拟矩形为图 1中最大的虚线框, 第二虚拟矩形为图 1中小的虚线框, 在图 1 中第一虚拟矩形包括四个第二虚拟矩形, 第一虚拟矩形和第二虚拟矩形 可以长方形, 也可以是正方形, 在此不做限定。

可选地, 在本公开实施例提供的像素排布结构中, 第一子像素为红色 子像素, 第二子像素为蓝色子像素; 或, 第一子像素为蓝色子像素, 第二 子像素为红色子像素; 第三子像素为绿色子像素。 这样如图 2所示, 位于 第二虚拟矩形内的绿色子像素 G 可以与位于第二虚拟矩形任意相邻两个 角上的红色子像素 R和蓝色子像素 B构成一个发光像素点。

进一步地, 由于蓝色子像素的发光效率比较低, 且寿命较短, 因此, 可选地, 在本公开实施例提供的像素排布结构中, 如图 2所示, 第一子像 素 01 为红色子像素 R, 第二子像素 02为蓝色子像素 B, 第三子像素 03 为绿色子像素 G;这样条状的绿色子像素 G可以使蓝色子像素 B的面积向 绿色子像素 G的方向扩展一下, 从而使蓝色子像素 B 的面积分别大于红 色子像素 R的面积和绿色子像素 G的面积。

在一实施例中,蓝色子像素 B的面积大于红色子像素 R的面积, 红色 子像素 R的面积大于绿色子像素 G的面积。 在另一实施例中, 蓝色子像 素 B的面积大于绿色子像素 G的面积, 绿色子像素 G的面积大于红色子 像素 R的面积。

进一步地, 在本公开实施例提供的像素排布结构中, 由于绿色子像素 的发光效率一般较高, 因此绿色子像素的面积可以设置为小于红色子 像素 的面积。 当然, 在具体实施时, 绿色子像素的面积也可以与红色子像素的 面积相同, 在此不作限定。

应当说明的是: 上述的“子像素的面积”及其大小是针对一个 第一虚 拟矩形所包括的子像素的面积, 由于第一虚拟矩形的边和角上的子像素都 是和相邻的第一虚拟矩形共用的, 所以一个第一虚拟矩形中的像素的面积 比例和整体面板中的像素的面积比例是不同的 。

针对整体面板, RGB子像素的总面积的比例例如可以为 1 : 1.1〜 1.5 : 1.2〜 1.7 ,进一步的可以为 1 : 1.2〜 1.35 : 1.4〜 1.55 ,进一步的可以为 1 : 1.27 : 1.46。 RGB子像素总的数量比值为 1 : 2 : 1。

可选地, 在本公开实施例提供的上述像素排布结构中, 第三子像素 03 与相邻的第一子像素 01相对的侧边之间的最小距离 D1与所述第三子像素 与相邻的所述第二子像素相对的侧边之间的最 小距离 D2之间具有第一比 值, 所述第三子像素与相邻的所述第一子像素相对 的侧边之间的最小距离 D1 与所述第一子像素与相邻的所述第二子像素相 对的侧边之间的最小距 离 D3之间具有第二比值, 以及所述第三子像素与相邻的所述第二子像素 相对的侧边之间的最小距离 D2与所述第一子像素与相邻的所述第二子像 素相对的侧边之间的最小距离 D3之间具有第三比值, 所述第一比值、 第 二比值及第三比值均在 0.8-1.2的范围内, 例如为 0.9, 1, 1.1。

可选地, 所述第一比值、 第二比值及第三比值的其中二者或三者相等。 可选地, 各所述第一子像素、 各所述第二子像素和各所述第三子像素 相对于彼此基本等距地布置。

如图 1所示, 最小距离是指相对侧边之间的最短距离, 相对侧边可为 直线或曲线, 相对侧边为可平行的。 换言之, 最小距离需要大于或等于工艺极限距离, 第三子像素 03 与 相邻的第二子像素 02相对的侧边之间的最小距离需要大于或等于 艺极 限距离, 以满足工艺需求。

可选地, 在本公开实施例提供的上述像素排布结构中, 第三子像素与 相邻的第一子像素相对的侧边的最大距离与最 小距离的比值范围为 1〜 1.5 , 例如 1.1、 1.2、 1.3、 1.4等。

可选地, 在本公开实施例提供的上述像素排布结构中, 第三子像素与 相邻的所述第二子像素相对的侧边的最大距离 与最小距离的比值范围为

1-1.5 , 例如 1.1、 1.2、 1.3、 1.4等。

可选地, 在本公开实施例提供的像素排布结构中, 为了使第三子像素

03能够在该像素排布结构中均匀分布, 以减小第三子像素 03与相邻第一 子像素 01之间的间距, 以及减小第三子像素 03与相邻第二子像素 02之 间的间距, 如图 2至图 7所示, 各第二虚拟矩形的第三子像素 03的中心 位于对应的第二虚拟矩形的相邻两个第一子像 素 01 中心的连线和两个第 二子像素 02的中心的连线的交点处, 即位于第二虚拟矩形的中心。

可选地, 在本公开实施例提供的像素排布结构中, 为了保证第三子像 素 03与相邻的第一子像素 01之间的间隙宽度一致,以减小第三子像素 03 与相邻第一子像素 01之间的间距, 如图 1至图 7所示, 第三子像素 03与 相邻第一子像素 01 相对的侧边相互平行。 当然, 在具体实施时, 第三子 像素 03与相邻第一子像素 01相对的侧边也可以不平行, 在此不做限定。

需要说明的是, 在本公开实施例提供的像素排布结构中, 子像素的形 状是指存在的一定工艺波动和误差的形状, 对于高分辨率的显示面板, 由 于子像素自身面积较小, 要获得精准的子像素图形, 可以通过采用本领域 常用的方法对掩膜板的图形进行补正或补偿制 得。

在具体实施时, 子像素形状的内角越大, 或越接近圆弧, 蒸镀时越容 易实现。 因此,可选地,在本公开实施例提供的像素排 布结构中, 如图 1、 图 3至图 5所示, 长条的两端状的两个端部均从长条状内部向外 凸出的圆 弧形; 或者如图 6至图 8所示, 长条的两端均呈多边形, 例如图 6至图 8 中的等腰梯形。 当然, 在具体实施时, 长条的形状也可以为图 2所示的长 方形, 在此不作限定。

可选地,在本公开实施例提供的像素排布结构 中,如图 1至图 3所示, 第一子像素 01 的形状呈实质上矩形, 当然也可以是其它的规则图形或者 不规则图形, 在此不作限定。

可选地,在本公开实施例提供的像素排布结构 中,如图 4至图 8所示, 第一子像素 01的形状呈实质上“十”字形。 这样可以使第一子像素 01与 第三子像素紧密排列, 在保证子像素面积的基础上避免发生混色。

具体地,在本公开实施例提供的像素排布结构 中,如图 8所示, “十” 字形是由四边形的四个边的中部内凹形成的形 状, 且四边形的四个顶角分 别作为 “十” 字形的四个端点, 其中所述四边形为实质上的菱形或实质 上的正方形。 具体凹陷的深度和形状与长条状的第三子像素 03 的长条两 端相匹配。

可选地,在本公开实施例提供的像素排布结构 中,如图 4至图 7所示, 第一子像素 01 的各内角均大于或等于 90度。 第一子像素 01 的各内角越 大, 蒸镀越容易实现, 反之, 如果子像素的内角角度较小, 要制备具有较 小内角的子像素形状, 就需要对掩膜板的图案进行补偿, 因此使第一子像 素 01的内角大于或等于 90度, 可以降低掩膜板的图案复杂度。

可选地,在本公开实施例提供的像素排布结构 中,如图 5和图 7所示, 实质上的菱形或所述实质上的正方形的四个顶 角为圆角, 即 “十” 字形 的四个端均是圆角或均呈圆弧形。

可选地, 在本公开实施例提供的像素排布结构中, 为了保证第三子像 素 03与相邻的第二子像素 02之间的间隙宽度一致,以减小第三子像素 03 与相邻第二子像素 02之间的间距, 如图 1至图 7所示, 第三子像素 03与 相邻第二子像素 02相对的侧边相互平行。

具体地, 在本公开实施例提供的像素排布结构中, 由于第三子像素 03 为长条状, 且第三子像素 03与相邻第二子像素 02相对的侧边相互平行, 因此将第三子像素 03与相邻第二子像素 02相对的侧边设置为直线状可以 尽可能的简化掩膜板的图案复杂度。 因此, 可选地, 在本公开实施例提供 的像素排布结构中, 如图 1至图 7所示, 第二子像素 02的形状为实质上 矩形。

当然, 在具体实施时, 第三子像素 03与相邻第二子像素 02相对的侧 边也可以不平行, 在此不做限定。

可选地, 在本公开实施例提供的像素排布结构中, 第三子像素与第一 子像素之间的最小间距, 和第三子像素与第二子像素之间的最小间距相 等。 并且, 最小间距一般为工艺极限距离, 最小间距的数值范围一般和使 用的制作工艺有关, 采用高精度金属掩模板 ( FMM)配合刻蚀工艺形成子 像素图形时, 该最小间距约在 16 u m左右, 采用激光或电铸等工艺形成子 像素图形时, 该最小间距会更小。

可选地, 在本公开实施例提供的像素排布结构中, 任意相邻两个第一 子像素与第二子像素之间的最小间距相等。

可选地,在本公开实施例提供的像素排布结构 中,如图 1至图 7所示, 各第三子像素 03的面积相同。 从而保证在由第一子像素 01、 第二子像素 02和第三子像素 03组成的任意发光像素点中,第三子像素 03的发光面积 均相同。

当然, 在具体实施时, 在本公开实施例提供的像素排布结构中, 也可 以至少两个第三子像素的面积不相同, 在此不作限定。

为了保证在制备时, 对于同一种子像素, 掩膜图案能够一致, 从而能 够简化构图工艺, 可选地, 在本公开实施例提供的像素排布结构中, 如图 1至图 7所示, 各第三子像素 03的形状一致。

当然, 在具体实施时, 在本公开实施例提供的像素排布结构中, 也可 以至少两个第三子像素的形状不一致, 在此不作限定。

可选地,在本公开实施例提供的像素排布结构 中,如图 1至图 7所示, 各第二子像素 02的面积相同。 从而保证在由第一子像素 01、 第二子像素 02和第三子像素 03组成的任意发光像素点中,第二子像素 02的发光面积 均相同。

当然, 在具体实施时, 在本公开实施例提供的像素排布结构中, 也可 以至少两个第二子像素的面积不相同, 在此不作限定。

为了保证在制备时, 对于同一种子像素, 掩膜图案能够一致, 从而能 够简化构图工艺, 可选地, 在本公开实施例提供的像素排布结构中, 如图 1至图 7所示, 各第二子像素 02的形状一致。

当然, 在具体实施时, 在本公开实施例提供的像素排布结构中, 也可 以至少两个第二子像素的形状不一致, 在此不作限定。

并且, 可选地, 在本公开实施例提供的上述像素排布结构中, 在一个 第一虚拟矩形中, 四个第二子像素 02 图形相同或相似时, 其排布角度可 以相同, 也可以其排布角度任意旋转, 在此不做限定。

可选地,在本公开实施例提供的像素排布结构 中,如图 1至图 7所示, 各第一子像素 01的面积相同。 从而保证在由第一子像素 01、 第二子像素 02和第三子像素 03组成的任意发光像素点中,第一子像素 01的发光面积 均相同。

在具体实施时, 在本公开实施例提供的像素排布结构中, 也可以至少 两个第一子像素的面积不相同, 在此不作限定。

为了保证在制备时, 对于同一种子像素, 掩膜图案能够一致, 从而能 够简化构图工艺, 可选地, 在本公开实施例提供的像素排布结构中, 如图 1至图 7所示, 各第一子像素 01的形状一致。

在具体实施时, 在本公开实施例提供的像素排布结构中, 也可以至少 两个第一子像素的形状不一致, 在此不作限定。

并且, 可选地, 在本公开实施例提供的上述像素排布结构中, 在一个 第一虚拟矩形中, 五个第一子像素 01 图形相同或相似时, 其排布角度可 以相同, 也可以其排布角度任意旋转, 在此不做限定。

可选地,第二子像素 02、第一子像素 01和第三子像素 03的具体形状, 位置关系, 平行及角度关系等, 可以根据需要进行设计, 在实际工艺中, 由于工艺条件的限制或其他因素, 也可能会有一些偏差, 因此各子像素的 形状、 位置及相对位置关系只要大致满足上述条件即 可, 均属于本公开实 施例提供的像素排布结构。

需要说明的是, 本公开实施例提到的子像素的图形不一致, 是指子像 素的形状不一致, 例如一个为圆形, 一个为矩形。 反之, 本公开实施例提 到的子像素的图形一致则是指子像素的形状相 似或相同, 例如两个子像素 的形状均为三角形, 不管面积是否相等, 则认为该两个指子像素的形状一 致。

基于同一公开构思, 本公开实施例还提供了一种有机电致发光显示 面 板, 如图 9所示, 包括多个紧密排列的像素排布结构 (图 9中以 4个像素 排布结构为例) ; 该像素排布结构可以是本公开实施提供的上述 任一种像 素排布结构, 相邻的第一虚拟矩形在行方向和列方向上布置 成在各自的相 面对的侧边上的子像素是共用的。 即相邻的两个像素排布结构共用位于相 邻第一虚拟矩形侧边的第一子像素 01和第二子像素 02, 例如图 9中每一 椭圆圈起来的三个子像素为相邻两个像素排布 结构共用的子像素。 由于该 有机电致发光显示面板解决问题的原理与前述 一种像素排布结构相似, 因 此该有机电致发光显示面板的实施可以参见前 述素排布结构的实施, 重复 之处不再赘述。

具体地, 本公开实施例提供的有机电致发光显示面板, 如图 9所示, 第一子像素 01和第二子像素 02在行方向上依次交替排列,第一子像素 01 和第二子像素 02在列方向上依次交替排列, 第三子像素 01位于由两个第 一子像素 01和两个第二子像素 02围成的第二虚拟矩形内,这样在显示时, 任意相邻的两个第一子像素 01和第二子像素 02均可以和与其相邻的一个 第三子像素 03 组成一个发光像素点, 子像素之间通过借色原理由低分辨 率的物理分辨率实现高分辨率的显示效果。

基于同一公开构思, 本公开实施例还提供了一种显示装置, 包括本公 开实施例提供的上述任一种有机电致发光显示 面板。 该显示装置可以为: 手机、 平板电脑、 电视机、 显示器、 笔记本电脑、 数码相框、 导航仪等任 何具有显示功能的产品或部件。 该显示装置的实施可以参见上述显示面板 的实施例, 重复之处不再赘述。

基于同一公开构思, 本公开实施例还提供了一种掩模板组件, 例如为高 精度金属掩模板,其用于制作本公开实施例提 供的上述任一种像素排布结构, 掩模板组件包括: 第一掩模板, 具有多个第一开口区域, 所述第一开口区域 与所述第一子像素形状和位置对应; 第二掩模板, 具有多个第二开口区域, 所述第二开口区域与所述第二子像素形状和位 置对应; 以及第三掩模板, 具 有多个第三开口区域,所述第三开口区域与所 述第三子像素形状和位置对应。 由于该掩模板解决问题的原理与前述一种像素 排布结构相似, 因此该掩模板 的实施可以参见前述像素排布结构的实施, 重复之处不再赘述。

本公开实施例提供的上述像素排布结构、 有机电致发光显示面板、 掩 模板及显示装置, 其中在像素排布结构中: 第一子像素位于第一虚拟矩形 的中心位置处和第一虚拟矩形的四个顶角位置 处; 第二子像素位于第一虚 拟矩形的侧边中心位置处; 第三子像素位于第二虚拟矩形内, 第二虚拟矩 形由位于第一虚拟矩形相邻两个侧边中心位置 处的两个所述第二子像素、 与该两个第二子像素均相邻且分别位于第一虚 拟矩形的中心位置处和第 一虚拟矩形的一顶角位置处的第一子像素作为 顶角顺次相连形成, 且四个