随着显示技术的急速进步， 作为显示装置核心的半导体元件技术也随之 得到了飞跃性的进步。 对于现有的显示装置而言， 有机发光二极管 （Organie Light Emitting Diode, OLED) 作为一种电流型发光器件， 因其所具有的自发 光、 快速响应、 宽视角和可制作在柔性衬底上等特点而越来越 多地被应用于 高性能显示领域当中。 OLED 按驱动方式可分为 PMOLED (Passive Matrix Driving OLED, 无源矩阵驱动有机发光二极管） 和 AMOLED ( Active Matrix Driving OLED, 有源矩阵驱动有机发光二极管） 两种， 由于 AMOLED显示 器具有低制造成本、 高应答速度、 省电、 可用于便携式设备的直流驱动、 工 作温度范围大等优点而可望成为取代 LCD(Hquid crystal display, 液晶显示器） 的下一代新型平面显示器。

在现有的 AMOLED显示面板中，每个 OLED均包括多个 TFTCTliin Film Transistor, 薄膜晶体管） 开关电路， 由于生产工艺和制作水平等的限制， 导 致在大面积玻璃基板上制作的 TFT开关电路常常在诸如阈值电压、 迁移率等 电学参数上出现非均匀性， 从而使得流经 AMOLED的电流不仅会随着 TFT 长时间导通所产生的导通电压应力的变化而改 变， 而且还会随着 TFT的阈值 电压漂移而有所不同。 如此一来， 将会影响到显示器的亮度均匀性与亮度恒 定性。 另一方面， 由于工作状态下的 AMOLED还将长时间处于偏压状态， 因此， 加快了显示装置衰减的速率， 从而降低了显示装置的寿命。

本发明的实施例提供一种像素电路及其驱动 方法、显示装置，用以对 TFT 阈值电压漂移进行补偿， 改善显示装置显示亮度的不均匀性， 延长显示装置 的使用寿叩。

为达到上述目的， 本发明的实施例采用如下技术方案:

发明实施 面， 提供一种像素电路， 包括:

第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管、 第五晶体管、 第 存储电容、 第二存储电容及发光器件；

所述第一晶体管的栅极连接所述第三晶体管的 第 -极， 所述第一晶体管 的第一极连接所述第五晶体管的第二极， 所述第 ：管的第二极连接第一 电压；

所述第二晶体管 ！栅极连接第- ， 所述第 ^: 的第一极连 所述第四晶体管的第二极， 所述第二晶体管的第二极连接所述第五晶体管 的 第二极；

所述第三晶体管 栅极连接所述第一控制线， 所述第≡晶体管的第一极 连接所述第一存储电 一端， 所述第≡晶体管的第二极连接可变电压； 所述第四晶体管 ό 栅极连接第二控制线， 所述第四晶体管的第一极连接 数据线；

所述第五晶体管 ό 栅极连接发光控制线， 所述第五晶体管的第一极连接 所述发光器件的阳极；

所述第二存储电 一端与所述第一存储电容的另一端相连， 所述第二 存储电容的另一端连接所述可变电压；

所述发光器件的阴极连接第二电压。

本发明实施例的另一方面， 提供一种显示装置， 包括如上所述的像素电 本发明实施例的又一方面， 提供一种像素电路驱动方法， 包括： 导通第二晶体管、 第三晶体管、 第四晶体管、 第五晶体管， 关闭第一晶 体管， 同时向数据线输入低电平， 并清除发光器件阳极的电荷；

关闭所述第四晶体管和所述第五晶体管， 导通所述第二晶体管和所述第 三晶体管， 可变电压控制所述第一晶体管导通-， 将所述第一晶体管阐值电压 存储在第一存储电容中；

导通所述第四晶体管， 关闭所述第二晶体管、 所述第≡晶体管、 所述第 五晶体管， 将数据线输入的高电平储存在第二存储电容中 ；

关闭所述第二晶体管、 所述第三晶体管和所述第四晶体管， 导通所述第 一晶体管、 所述第五晶体管， 通过所述第一晶体管和所述第五晶体管的电流 驱动所述发光器件发光。

本发明实施例提供的像素电路及其驱动方法、 显示装置， 通过多个晶体 管和电容对电路进行开关和充放电控制， 可以使得存储电容保持第一晶体管 的栅极和源极之间的栅源电压不变， 从而使得通过第一晶体管的电流与该第 一晶体管的阈值电压及第一电压无关， 从而对第一晶体管阈值电压的不一致 或漂移进行了补偿， 避免了第一电压的电阻压降（I R drap)对流过发光器件 的电流所造成的影响， 显著改善了显示装置显示亮度的均匀性， 另一方面， 遥过清除发光器件阳极的电荷， 避免了发光器件长时间处于正偏压状态， 从 而有效减缓了发光器件衰减的速率， 大大提高了显示装置的使用寿命。

为了更清楚地说明本发明实施例或现有技术 中的技术方案， 下面将对实 施例或现有技术描述中所需要使用的^图作简� �地介绍， 显而易见地， 下面 描述中的^图仅仅是本发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。

图 1为本发明实施例提供的一种像素电路的连接� �构示意图；

图 2为驱动图 1所示像素电路时各信号线的时序图；

图 3为图 1所示像素电路在初始化阶段的等效电路示意� �；

图 4为图 i所示像素电路在采集阶段的等效电路示意图� �

图 5为图 1所示像素电路在数据输入阶段的等效电路示� �图；

图 6为图 i所示像素电路在发光阶段的等效电路示意图� �

图 7为本发明实施例提供的一种像素电路驱动方� �的流程示意图。 具体实施方式

下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行 清楚、 完整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而 不是全部的实施例。 基于本发明中的实施例， 本领域普通技术人员在没有做 出创造性劳动前提下所获得的所有其他实施例 ， 都属于本发明保护的范围。

本发明实施例提供的像素电路 1， 如图 1所示， 包括：

第一晶体管 Tl、 第二晶体管 Τ2、 第三晶体管 Τ3、 第四晶体管 Τ4、 第五 晶体管 Τ5、 第一存储电容 Cl、 第二存储电容 C2以及发光器件 L。

第一晶体管 T1 的栅极连接第三晶体管 T3的第一极， 第一晶体管 T1 的 第一极连接第五晶体管 T5的第二极， 第一晶体管 T1的第二极连接第一电压 (Vdd

第二晶体管 T2的栅极连接第一控制线 Sti- 1， 第二晶体管 T2的第一极连 接第四晶体管 T4的第二极， 第二晶体管 T2的第二极连接第五晶体管 T5的 第二极。

第≡晶体管 T3的栅极连接第一控制线 Sn- 1 , 第三晶体管 T3的第一极连 接第一存储电容 C1的一端， 其第二极连接可变电压 （Vref)。

第四晶体管 T4的栅极连接第二控制线 Sn，第四晶体管 T4的第一极连接 数据线 Data。

所述第五晶体管 T5的栅极连接发光控制线 Em， 所述第五晶体管 T5的 第一极连接发光器件 L的阳极。

第二存储电容 C2的一端与第一存储电容 CI的另一端相连， 第二存储电 容 C2的另一端连接可变电压 （Vref)。

发光器件 L的阴极连接第二电压 （Vss)。

需要说明的是， 本发明实施例中的发光器件 L 可以是现有技术中包括 LED (Light Emitting Diode, 发光二极管) 或 OLED (Organic Light Emitting Diode,有机发光二极管）在内的多种电流驱动发 光器件。在本发明实施例中， 是以 0LED为例进行的说明。

本发明实施例提供的像素电路及其驱动方法、 显示装置， 通过多个晶体 管和电容对电路进行开关和充放电控制， 可以使得存储电容保持第一晶体管 的栅极和源极之间的栅源电压不变， 从而使得通过第一晶体管的电流与该第 一晶体管的阈值电压及第一电压无关， 从而对第一晶体管阈值电压的不一致 或漂移进行了补偿， 避免了第一电压的电阻压降（I R drap)对流过发光器件 的电流所造成的影响， 显著改善了显示装置显示亮度的均匀性， 另一方面， 通过清除发光器件阳极的电荷， 避免了发光器件长时间处于正偏压状态， 从 而有效减缓了发光器件衰减的速率， 大大提高了显示装置的使用寿命。

需要说明的是，在本发明实施例中， 电压 Vdd可以是指高电压， 电压 Vss 可以是低电压或接地端。

其中， 第一晶体管 T!的类型与第二晶体管 T2、 第三晶体管 Τ3、 第四晶 体管 Τ4和第五晶体管 Τ5的类型相同或者不同。例如， 第一晶体管 Τ!、第二 晶体管 Τ2、 第三晶体管 Τ3、 第四晶体管 Τ4和第五晶体管 Τ5可以均为 Ν型 晶体管； 或者第一晶体管 Τ!可以为N型晶体管， 第二晶体管 Τ2、 第三晶体 管 Τ3、第四晶体管 Τ4以及第五晶体管 Τ5可以均为 Ρ型晶体管； 或者第一晶 体管 Ti、 第二晶体管 T2、 第三晶体管 Τ3、 第四晶体管 Τ4和第五晶体管 Τ5 可以均为 Ρ型晶体管； 或者第一晶体管 T1可以为 Ρ型晶体管， 第二晶体管 Τ2、 第三晶体管 Τ3、 第四晶体管 Τ4以及第五晶体管 Τ5可以均为 Ν型晶体 管。 当采用不同类型的晶体管时， 像素电路的外部控制信号也各不相同。

例如， 以 Ν型晶体管为例， 在本发明实施例所提供的像素电路中， 第一 晶体管 Tl、第二晶体管 Τ2、第三晶体管 Τ3、第四晶体管 Τ4以及第五晶体管 Τ5均可以为 Ν型增强型 TFT (Thin Film Transistor, 薄膜晶体管） 或 N型耗 尽型 TFT。 其中， 第一晶体管 Ti、 第二晶体管 T2、 第三晶体管 Τ3、 第四晶 体管 Τ4和第五晶体管 Τ5的第一极均可以指的是源极， 第二极则均可以指的 是漏极。

以下以第一晶体管 Ti、 第二晶体管 T2、 第≡晶体管 Τ3、 第四晶体管 Τ4 和第五晶体管 Τ5均为 Ν型耗尽型 TFT为例， 对本发明实施例提供的像素电 路的工作过程进行详细说明。

图 1所示的像素电路工作时， 其工作过程具体可以分为四个阶段， 分别 为： 初始化阶段、 采集阶段、 数据输入阶段和发光阶段。 图 2是图 1所示像 素电路工作过程中各信号线的时序图。 如图 2所示， 在图中分别用 Pr、 PI、 P2和 P3来相应地表示初始化阶段、 采集阶段、 数据输入阶段和发光阶段。

第一阶段为初始化阶段， 该阶段的等效电路如图 3所示， 其中， 实际通 电线路和器件采用实线表示， 未通电单元采用虚线表示， 以下各等效电路图 与该图的表示方式相同。 在初始化阶段， 第一控制线 Sn-1、 第二控制线 Sn 和发光控制线 Em输入高电平， 可变电压 （Vref) 和数据线 Daia输出的数据 电压 （Vdata) 为低电平。 如图 3所示第二晶体管 T2、 第三晶体管 Τ3、 第四 晶体管 Τ4、 第五晶体管 Τ5被导通， 第一晶体管 T1被关闭， 第一存储电容 C1和第二存储电容 C2被重置， 并且第二晶体管 Τ2的第一极与第四晶体管 Τ4的第二极相连的节点 b处的电压为低电压 （Vdata)， 所以发光器件 L的阳 极电位为该低电位 （Vdata) , 所以发光器件 L上储存的电荷通过被导通的第 五晶体管 T5、 第二晶体管 Τ2及第四晶体管 Τ4输出， 这样一来， 可以使得 OLED 阳极长日寸间存储的电荷被清除， 从而确保其不处于正偏压状态， 认而 减缓 OLED衰减的速度， 提高显示装置的寿命。

第二阶段为采集阶段， 该阶段的等效电路如图 4所示。 在该采集阶段， 可变电压（Vref)和数据线 Data输出的数据电压（Vdata) 为高电平， 第一控 制线 Sn- 1输入高电平、第二控制线 Sn和发光控制线 Em输入低电平。如图 4 所示， 第四晶体管 T4和第五晶体管 T5被关闭， 第二晶体管 T2和第三晶体 管 T3被导通， 可变电压 （Vref) 输入的高电平使得第一晶体管 Ti导通， 第 一晶体管 Ti的栅极与第≡晶体管 T3的第一极相连的节点 a处的电压为高电 压 （Vref)， 因为该电压使得第一晶体管 T1 刚好导通， 从而使得与第一存储 电容的另一端电位相同的 c点电位升为 VrefVth, 其中 Vth为第一晶体管的 阈值电压， 其被存储在第一存储电容 C1中。

第≡阶段为数据输入阶段， 该阶段的等效电路如图 5所示。 在这个阶段 可变电压（Vref)和数据线 Data输出的数据电压（Vdata)为高电平， 第二控 制线 Sn输入高电平、第一控制线 Sn i和发光控制线 Em输入低电平。如图 5 所示， 第二晶体管 T2、 第≡晶体管 Τ3、 第五晶体管 Τ5被关闭， 第四晶体管 Τ4被导通， 数据线 Data输出的数据电压 （Vdata) 存储于第二存储电容 C2 中。 此时， 节点 b的电压为 （Vdata)。 因为第二阶段中第一晶体管的阈值电 压 Vth已存储于第一存储电容 C1中， 从而使得节点 a的电位提升为：

A::::Vref+Vdata- VrefH-Vth Vdata+Vtli。

第四阶段为发光阶段， 该阶段的等效电路如图 6所示。 在这个阶段， 可 变电压（Vref)、 发光控制线 Em为高电平， 第一控制线 Sn- 1、 第二控制线 Sn 和数据线 Data输出的数据电压 （Vdata) 输入低电平。 如图 6所示， 第二晶 体管 T2、第三晶体管 Τ3、 第四晶体管 Τ4被关闭， 第一晶体管 Tl、第五晶体 管 Τ5被导通。此时， 使得第一晶体管导通的电压为第三阶段中节点 a处的电 压， 即 Vgs=Vdata+Vth, 因此流过第一晶体管 T1的电流驱动 OLED发光， 该 电流 IOLED为：

】 - τ ^χ ^ ^{x ( v} ^ ^f ) ² = ^{x x ( v} ^ + ^v ^ " ^v ^ ²

· ² ( 1 )

^{= x K x ( v} ^ ^{} 2}

其中， K为关联于第一晶体管 Tl的电流常数， Vdata为数据电压， Vref 为可变电压， Vth 为晶体管的阈值电压。 现有技术中， 不同像素单元之间的 Vth不尽相同， i同一像素中的 Vth还有可能随时间发生漂移， 这将造成显 示亮度差异， 由于这种差异与之前显示的图像有关， 因此常呈现为残影现象。

由以上公式 （ 1 ) 可知， 用于驱动 OLED发光的电流 IOLED与第一晶体 管 T1的阈值电压 Vth无关， 而且该电流也不受第一电压 （Vdd) 的控制。 因 此消除了晶体管阈值电压非均匀型及第一电压 的电阻压降（I- R drop)对显示 效果的影响。 通过多个晶体管和电容对电路进行开关和充放 电控制， 可以使 得存储电容保持第一晶体管的栅极和源极之间 的栅源电压不变， 从而使得通 过第一晶体管的电流与该第一晶体管的阈值电 压及第一电压无关， 从而对第 一晶体管阈值电压的不一致或漂移进行了补偿 ， 避免了第一电压的 I-R drop 对流过发光器件的电流所造成的影响， 显著改善了显示装置显示亮度的均匀 性， 另一方面， 通过清除发光器件阳极的电荷， 避免了发光器件长时间处于 正偏压状态， 从而有效减缓了发光器件衰减的速率， 大大提高了显示装置的 使用寿命。

需要说明的是， 在上述实施例中， 晶体管均是以 N型耗尽型 TFT为例进 行的说明。 或者， 同样可以釆用 N型增强型 TFT， 其不同之处在于， 对于耗 尽型 TFT， 阈值电压 Vth为负值， 而对于增强型 TFT， 阈值电压 Vth为正值。

此外， 第一晶体管 T1还可以采用 N型晶体管， 第二晶体管 T2、 第三晶 体管 Τ3、第四晶体管 Τ4以及第五晶体管 Τ5均可以为 Ρ型晶体管，驱动这样 一种结构的像素电路的外部信号的时序也应当 做相应的调整， 其中， 第一控 制线 Sn- 1、第二控制线 Sn以及发光控制线 Em的时序与图 2中所示的相应信 号的时序相反 （即二者的相位差为 180度）。

或者， 第一晶体管 Tl、 第二晶体管 Τ2、 第三晶体管 Τ3、 第四晶体管 Τ4 和第五晶体管 Τ5均为 Ρ型晶体管,驱动这样一种结构的像素电路的外 部信号 的时序也应当做相应的调整， 其中， 第一控制线 Sn-1、 第二控制线 Sru 可变 电压（Vref)、 数据电压 （Vdata) 以及发光控制线 Em的时序与图 2中所示的 相应信号的时序相反 （即二者的相位差为 180度）。

或者， 第一晶体管 T1为 P型晶体管， 第二晶体管 T2、 第三晶体管 Τ3、 第四晶体管 Τ4以及第五晶体管 Τ5均为 Ν型晶体管，驱动这样一种结构的像 素电路的外部信号的时序也应当做相应的调整 ， 其中， 可变电压 Vref和数据 电压（Vdata) 的时序与图 2中所示的相应信号的时序相反 （即二者的相位差 为 180度）。

本发明实施例还提供一种显示装置，包括如上 所述的任意一种像素电路。 所述显示装置可以包括多个像素单元阵列， 每一个像素单元包括如上所述的 任意一个像素电路。 具有与本发明前述实施例提供的像素电路相同 的有益效 果， 由于像素电路在前述实施例中已经进行了详细 说明， 此处不再赘述。

具体的， 本发明实施例所提供的显示装置可以是包括 LED 显示器或 OLED显示器在内的具有电流驱动发光器件的显� �装置。

本发明实施例提供的显示装置， 包括像素电路， 通过多个晶体管和电容 对电路进行开关和充放电控制， 可以使得存储电容保持第一晶体管栅极和源 极之间的栅源电压不变， 从而使得通过第一晶体管的电流与该第一晶体 管的 阈值电压及第一电压无关， 从而对第一晶体管阐值电压的不一致或漂移进 行 了补偿， 避免了第一电压的 I- R drop对流过发光器件的电流所造成的影响， 显著改善了显示装置显示亮度的均匀性， 另一方面， 通过清除发光器件阳极 的电荷， 避免了发光器件长时间处于正偏压状态， 从而有效减缓了发光器件 衰减的速率， 大大提高了显示装置的使用寿命。

本发明实施例提供的像素电路驱动方法， 可以应用于前述实施例中所提 供的像素电路， 如图 7所示， 包括：

歩骤 S701 , 导遥第二晶体管、 第≡晶体管、 第四晶体管、 第五晶体管， 关闭第一晶体管， 同时向数据线输入低电平， 并清除发光器件阳极的电荷。 步骤 S702， 关闭第四晶体管和第五晶体管， 导通第二晶体管和第三晶体 管， 可变电压控制第一晶体管导通， 第一晶体管阈值电压存储在第一存储电 容中；

步骤 S703、 导通第四晶体管， 关闭第二晶体管、 第三晶体管、 第五晶体 管， 向数据线输入的高电平储存在第二存储电容中 ；

步骤 S704、 关闭第二晶体管、 第三晶体管和第四晶体管， 导通第一晶体 管和第五晶体管， 通过第一晶体管和第五晶体管的电流驱动所述 发光器件发 光。

本发明实施例提供的像素电路驱动方法， 通过多个晶体管和电容对电路 进行开关和充放电控制， 可以使得存储电容保持第一晶体管的栅极和源 极之 间的栅源电压不变， 从而使得通过第一晶体管的电流与该第一晶体 管的阈值 电压及第一电压无关， 从而对第一晶体管阈值电压的不一致或漂移进 行了补 偿， 避免了第一电压的 I-R drop对流过发光器件的电流所造成的影响， 显著 地改善了显示装置显示亮度的均匀性， 另一方面， 通过清除发光器件阳极的 电荷， 避免了发光器件长时间处于正偏压状态， 从而有效减缓了发光器件衰 减的速率， 大大提高了显示装置的使用寿命。

需要说明的是， 本发明实施例中的发光器件可以是现有技术中 包括 LED 或 0LED在内的多种电流驱动发光器件。

其中， 第一晶体管 T1的类型与第二晶体管 T2、 第三晶体管 Τ3、 第四晶 体管 Τ4和第五晶体管 Τ5的类型相同或者不同。 例如， 第一晶体管、 第二晶 体管、 第三晶体管、 第四晶体管以及第五晶体管均可以为 Ν型晶体管； 或者 第一晶体管为 Ν型晶体管， 第二晶体管 Τ2、 第三晶体管 Τ3、 第四晶体管 Τ4 以及第五晶体管 Τ5均可以为 Ρ型晶体管； 或者第一晶体管 Tl、 第二晶体管 Τ2、 第三晶体管 Τ3、 第四晶体管 Τ4和第五晶体管 Τ5均为 Ρ型晶体管； 或 者第一晶体管 T1为 Ρ型晶体管， 第二晶体管 Τ2、 第≡晶体管 Τ3、 第四晶体 管 Τ4以及第五晶体管 Τ5均为 Ν型晶体管。

例如， 以 Ν型晶体管为例， 在本发明实施例所提供的像素电路中， 第一 晶体管 Tl、第二晶体管 Τ2、第三晶体管 Τ3、第四晶体管 Τ4以及第五晶体管 Τ5均可以为 Ν型增强型 TFT或 Ν型耗尽型 TFT。 需要说明的是， 当第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管 以及第五晶体管均为 N型耗尽型晶体管时，控制信号的时序可以如� � 2所示， 包括：

初始化阶段： 向第一控制线、 第二控制线和发光控制线输入高电平， 向 可变电压和数据线输入低电平；

采集阶段： 向第二控制线和发光控制线输入低电平， 向第一控制线、 可 变电压和数据线输入高电平；

数据输入阶段： 向第一控制线和发光控制线输入低电平， 向第二控制线、 可变电压和数据线输入高电平；

发光阶段： 向第一控制线、 第二控制线和数据线输入低电平， 向可变电 压和发光控制线输入高电平。

例如， 当该第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管以及第 五晶体管均为 N型耗尽型薄膜晶体管时， 步骤 S70I具体可以包括：

该步骤为初始化阶段， 参照图 2所示， 在初始阶段中， 第一控制线 Sn- 1、 第二控制线 Sn和发光控制线 Em输入高电平，可变电压（Vref)和数据线 Data 输出的数据电压 （Vdata) 为低电平。 如图 3所示第二晶体管 T2、 第三晶体 管 Τ3、 第四晶体管 Τ4、 第五晶体管 Τ5被导通， 第一晶体管 T1被关闭， 第 一存储电容 C1和第二存储电容 C2被重置， 并且第二晶体管 Τ2的第一极与 第四晶体管 Τ4的第二极相连的节点 b处的电压为低电压（Vdata), 所以发光 器件 L的阳极电位为该低电压 （Vdata), 所以发光器件 L上储存的电荷通过 被导通的第五晶体管 T5、 第二晶体管 Τ2及第四晶体管 Τ4输出， 这样一来， 可以使得 OLED阳极长时间存储的电荷被清除， 从而确保其不处于正偏压状 态， 从而减缓 OLED衰减的速度， 提高显示装置的寿命。

相应的， 步骤 S702具体可以包括：

该步骤为采集阶段， 在该采集阶段， 可变电压 （Vref) 和数据线 Data输 出的数据电压 （Vdata) 为高电平， 向第一控制线 Sn- 1 输入高电平、 向第二 控制线 Sn和发光控制线 Em输入低电平。 如图 4所示， 第四晶体管 T4被关 闭、第五晶体管 T5,第二晶体管 T2、第三晶体管 Τ3被导遥，可变电压（Vref) 输入的高电平使得第一晶体管 Ti导通， 第一晶体管 T1的栅极与第≡晶体管 T3的第一极相连的节点 a处的电压为高电压（Vref), 因为该电压使得第一晶 体管 T!刚好导通，从而使与第一存储电容的另一端� ��位相同的 c点电位升为 Vref~Vih, 其中 Vih为第一晶体管的阈值电压， 其被存储在第一存储电容 C! 中。

步骤 S703具体可以包括：

该步骤为数据输入阶段， 在这个阶段， 可变电压 （Vref) 和数据线 Data 输出的数据电压 （Vdata) 为高电平， 向第二控制线 Sn输入高电平、 向第一 控制线 Sii l和发光控制线 Em输入低电平。如图 5所示， 第二晶体管 T2、第 三晶体管 Τ3、 第五晶体管 Τ5被关闭， 第四晶体管 Τ4被导通， 数据线 Data 输出的数据电压 （Vdata) 存储于第二存储电容 C2中。 此时， 节点 b的电压 为 （Vdata)。 因为第二阶段中第一晶体管的阈值电压 Vth 已存储于第一存储 电容 C1中， 从而使得节点 a的电位提升为：

A::::Vref+Vdata- Vref+Vth::::Vdata+Vtli。

歩骤 S704具体可以包括：

该步骤为发光阶段， 在这个阶段， 可变电压 （Vref)、 发光控制线 Em为 高电平， 向第一控制线 Sn- 1、 第二控制线 Sn和数据线 Data输出的数据电压 (Vdata) 输入低电平。 如图 6所示， 第二晶体管 T2、 第≡晶体管 Τ3、 第四 晶体管 Τ4被关闭， 第一晶体管 Tl、 第五晶体管 Τ5被导通。 此时， 使得第一 晶体管导通的电压为第≡阶段中节点 a处的电压， 即 Vgs::::Vdata+Vth， 因此 流过第一晶体管 T1的电流驱动 OLED发光，该电流 IOLED与第一晶体管 T1 的阈值电压 Vth无关， 而且该电流也不受第一电压 （Vdd) 的控制。 因此消 除了晶体管阈值电压非均匀型及第一电压的电 阻压降 I- R drop对显示效果的 影响。

本领域普通技术人员可以理解： 实现上述方法实施例的全部或部分步骤 可以通过程序指令相关的硬件来完成， 前述的程序可以存储于一 算机可读 取存储介质中， 该程序在执行时， 执行包括上述方法实施例的步骤； 而前述 的存储介质包括： ROM、 RAM, 磁碟或者光盘等各种可以存储程序代码的介 质。

以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围并不局限 于此， 任何熟悉本技术领域的技术人员在本发明揭露 的技术范围内， 可轻易 想到变化或替换， 都应涵盖在本发明的保护范围之内。 因此， 本发明的保护 范围应以所述权利要求的保护范围为准。