本发明的实施例涉及一种像素结构及其驱动方 法、 显示装置。 背景技术

薄膜晶体管液晶显示器（TFT-LCD ) 因具有环保特性良好、 适用温度范 围宽、制造技术自动化程度高、 易于集成化等优点， 已成为主流的显示产品。

典型的 TFT-LCD通常具有以矩阵形式排列的多个像素结� �。 典型的单 位像素结构， 如图 1所示， 包括横纵交叉的栅线 11以及数据线 12, 在栅线 11与数据线 12的交叉位置处设置有薄膜晶体管 （TFT ) 。 该 TFT的栅极为 栅线 11的一部分， 源极 1312与数据线 12相连接， 漏极 1311连接像素电极 132以维持像素电极 132的电压。该像素结构还可以设置有与栅线 11平行的 公共电极线 10, 像素电极 132与和公共电极线 10相电连接的公共电极（未 示出）之间具有存储电容。 该像素结构可通过采用公共电极电压（ Vcom )保 持不变以及行翻转的驱动方式， 以实现对液晶显示器的有效控制。

但是， 这样的像素结构的不足之处在于： TFT的栅极与漏极 1311 由于 位于不同层上， 在它们之间会产生寄生电容（Cgd )。 在栅线 11通过电压控 制 TFT开关的瞬间， 由于该寄生电容的存在， TFT关闭时栅电压信号由高到 低的变化， 会使得漏极 1311输出跳变电压（AVp )。 该跳变电压引起相应的 像素中液晶电压（Vic ) 的突然降低， 从而影响像素电极 132 上施加的电压 ( Vpixel ) 的准确性， 使得显示画面闪烁。 发明内容

本发明的实施例提供了一种像素结构及其驱动 方法、 显示装置， 可避免 跳变电压对像素电极电压产生的影响， 提高显示装置的显示效果。

本发明的一方面提供了一种像素结构， 其包括： 公共电极线、 栅线、 数 据线、 附加驱动信号线、 由横纵交叉的栅线和数据线界定出的至少一个 像素 单元， 所述像素单元包括薄膜晶体管和像素电极； 所述附加驱动信号线形成 用于补偿所述像素结构内寄生电容电荷的附加 电容； 所述附加驱动信号线的 输入信号与所述栅线的输入信号的相位相反。

本发明实施例的另一方面，提供一种显示装置 ， 包括如上所述像素结构。 本发明实施例的另一方面， 提供一种像素结构驱动方法， 所述像素结构 包括： 公共电极线、 栅线、 数据线、 附加驱动信号线、 由横纵交叉的栅线和 数据线界定出的至少一个像素单元， 所述像素单元包括薄膜晶体管和像素电 极； 所述方法包括： 通过所述栅线输入栅线信号，逐行开启所述薄 膜晶体管； 通过所述数据线输入数据线信号， 当所述薄膜晶体管开启时， 通过所述薄膜 晶体管的漏极向所述像素电极供电； 通过所述附加驱动信号线输入附加驱动 信号， 该附加驱动信号与所述栅线信号的相位相反。 所述附加驱动信号线形 成补偿所述像素结构内寄生电容电荷的附加电 容。 附图说明

为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 筒单地介绍，显而易见地，下面描述中的附图 仅仅涉及本发明的一些实施例， 而非对本发明的限制。

图 1为现有的像素结构示意图；

图 2为本发明实施例提供的一种像素结构示意图� �

图 3为本发明实施例提供的另一种像素结构示意� �；

图 4为本发明实施例提供的另一种像素结构示意� �；

图 5为本发明实施例提供的一种驱动信号的波形� �；

图 6为本发明实施例提供的另一种驱动信号波形� �；

图 7为本发明实施例提供的另一种驱动信号波形� �；

图 8为本发明实施例提供的又一种驱动信号波形� �；

图 9为本发明实施例提供的另一种像素结构示意� �；

图 10为本发明实施例提供的另一种像素结构示意� ��；

图 11为本发明实施例提供的另一种像素结构示意� ��；

图 12为本发明实施例提供的另一种像素结构示意� ��；

图 13为本发明实施例提供的又一种像素结构示意� ��；

图 14为本发明实施例提供的电路区域结构示意图� �� 图 15为本发明实施例提供的一种像素结构示意图� �� 具体实施方式

为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案 进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提 下所获 得的所有其他实施例， 都属于本发明保护的范围。

除非另作定义， 此处使用的技术术语或者科学术语应当为本发 明所属领 域内具有一般技能的人士所理解的通常意义。 本公开中使用的 "第一"、 "第 二" 以及类似的词语并不表示任何顺序、 数量或者重要性， 而只是用来区分 不同的组成部分。 同样， "一个" 、 "一" 或者 "该" 等类似词语也不表示 数量限制， 而是表示存在至少一个。 "包括" 或者 "包含" 等类似的词语意 指出现该词前面的元件或者物件涵盖出现在该 词后面列举的元件或者物件及 其等同， 而不排除其他元件或者物件。 "连接" 或者 "相连" 等类似的词语 并非限定于物理的或者机械的连接， 而是可以包括电性的连接， 不管是直接 的还是间接的。 "上" 、 "下" 、 "左" 、 "右" 等仅用于表示相对位置关 系， 当被描述对象的绝对位置改变后，则该相对位 置关系也可能相应地改变。

本发明的实施例提供了一种阵列基板， 该阵列基板具有一种像素结构， 如图 2所示， 该像素结构包括： 公共电极线 10、 栅线 11和数据线 12, 由横 纵交叉的栅线 11和数据线 12界定出的至少一个像素单元 13。 像素单元 13 又包括 TFT 131和像素电极 132。 这些像素单元按照一定的阵列（例如矩阵） 排列。

另外， 该实施例的像素结构还可以包括附加驱动信号 线 14。 附加驱动信 号线 14可以提供用于补偿所述像素结构中 TFT的栅极和漏极之间形成的寄 生电容（Cgd ) 电荷的附加电容。 附加驱动信号线 14上的输入信号（附加驱 动信号 )与栅线 11上的输入信号（栅线信号 )可以彼此时序相同， 但是相位 相反。

该附加电容可以包括： 附加驱动信号线 14与 TFT 131的漏极 1311形成 的第一电容 21 ,或者附加驱动信号线 14与像素电极 132形成的第二电容 22。 如图 2所示，与栅线 11平行的附加驱动信号线 14可以与 TFT131的漏极 1311 在垂直于纸面的方向上重叠而形成第一电容 21。 或者， 本发明实施例提供的 像素结构还可以如图 3或图 4所示， 与数据线 12平行的附加驱动信号线 14 与像素电极 132在垂直于纸面的方向上重叠形成第二电容 22。 或者， 本发明 实施例提供的像素结构还可以同时具有第一电 容 21和第二电容 22。

当然，上述具有第一电容 21和 /或第二电容 22的像素结构也仅是举例说 明，其他能够形成第一电容 21和 /或第二电容 22的像素结构设计在此不一一 列举， 但都应当纳入本发明的保护范围。 在这样的像素结构中， 附加驱动信 号线 14与 TFT131的漏极 1311形成第一电容 21或者附加驱动信号线 14与 像素电极 132所形成第二电容 22的电荷，可以对寄生电容的电荷变化进行补 偿， 即， 实现附加驱动信号线 14对寄生电容的电荷变化进行补偿。 该补偿可 避免跳变电压对像素电极电压的影响， 从而提高了显示装置的显示效果。

本发明实施例提供一种像素结构， 其通过在像素结构中添加平行于栅线 和 /或数据线的附加驱动信号线， 该附加驱动信号线与 TFT 的漏极或者像素 电极形成电容， 并且该附加驱动信号线上的输入信号与栅线上 的输入信号的 相位相反，这样一来附加驱动信号线与 TFT的漏极或者像素电极所形成电容 的电荷可以对寄生电容的电荷变化进行补偿， 避免了跳变电压对像素电极电 压的影响， 从而提高了显示装置的显示效果。

需要说明的是， 本发明的实施例以高级超维场开关 （ ADvanced-Super Dimensional Switching, ADSDS )模式的液晶显示装置为例进行的说明， 但 是本发明不限于此。

ADSDS 技术通过同一平面内像素电极边缘所产生的平 行电场以及像素 电极层与公共电极层间产生的纵向电场形成多 维电场， 使液晶盒内像素电极 间、 各电极正上方所有取向液晶分子都能够产生旋 转转换， 从而提高了平面 取向液晶的工作效率并增大了透光效率。

根据本发明实施例的液晶显示装置包括阵列基 板和对置基板。 阵列基板 与对置基板彼此对置并通过例如封框胶形成液 晶盒， 在液晶盒中填充有液晶 材料。 该对置基板例如为彩膜基板。 阵列基板的每个像素单元的像素电极用 于施加电场对液晶材料的旋转的程度进行控制 从而进行显示操作。 在一些示 例中， 该液晶显示装置还可以包括为阵列基板提供背 光的背光源。 ADSDS模式的阵列基板的每个像素包括与公共电� ��线 10相连的第一电 极（图 2中未示出）以及与 TFT的漏极相连的第二电极。 在如图 1所示的像 素结构中， 该第二电极可以为像素电极 132, 其通过过孔 16与 TFT的漏极 1311相连。 附加驱动信号线 14可以与像素电极 132同层设置但不相连接， 二者制作材料可以相同； 如果此时像素电极 132与漏极所在的源漏金属层处 于不同的层级， 附加驱动信号线 14即可以与 TFT131的漏极 1311形成第一 电容 21。 采用这样的像素结构， 无需增加新的制作工序即可以制作出附加驱 动信号线 14 , 从而降低了产品的生产难度。 当然本发明实施例并不限于 ADSDS模式的液晶显示装置， 在其他结构的液晶显示装置中， 同样可以采 用这样的附加驱动信号线设计， 在此不——列举。

在本实施例当中， 附加驱动信号线 14输入信号的波形与栅线 11输入信 号的波形可以如图 5所示。附加驱动信号线 14输入信号 Va的波形与栅线 11 输入信号 Vg的波形周期（时序）相同， 但跳变方向相反（即彼此反相 ) 。 具体的， 当栅线 11输入高电压信号 Vgh时， 附加驱动信号线 14相应地输入 低电压信号 Val; 当栅线 11输入低电压信号 Vgl时， 附加驱动信号线 14相 应地输入高电压信号 Vah。

进一步地，如图 2所示，附加驱动信号线 14上的输入信号还可以用于补 偿所述像素电极 132的电压， 以使得像素电极 132的电压与公共电极线 10 上输入信号的电压 （即施加到公共电极上的电压）之间差值的绝 对值在预设 区间范围内。

需要说明的是， 像素传统的充电过程例如如图 6的上半部分所示。 在一 个帧周期时间内，当栅线 11的信号以高电压输入后，与该栅线 11相连的 TFT 开关打开， 由此数据线 12上的电流输入像素电极 14中， 充电完成后栅线 11 的信号变成低电压， 则 TFT开关关闭， 由此像素电极 14充电过程完成。 但 是， 到下次像素充电开始前还需要经过一段时间， 在这段时间内， 由于多种 原因引起的漏电流的存在，导致在这个帧周期 中像素电极 14的电压（Vpixel ) 与公共电极线 10电压（Vcom ) 的差值（即 I Vpixel- Vcom| )会逐渐降低， 因 此像素灰度值也会随之变化， 不能维持原来设定的灰度值， 从而导致像素显 示效果变差。

在本发明的实施例中，附加驱动信号线 14的输入信号补偿所述像素电极 132的电压的过程如下所述。 如图 6所示， 在正周期（ positive frame )中， 像 素电极 132的电压 （Vpixel ) 大于公共电极线 10的电压（Vcom), 通过将附 加驱动信号线 14输入的电压 Val向上拉升为 Va2, 则相应的像素电极 132 的电压 （Vpixel )也会向上拉升， 从而实现 |Vpixel-Vcom|不降低； 在负周期 ( Negative frame ) 中， 像素电极 132 的电压 （Vpixel ) 小于公共电极线 10 的电压（Vcom),通过将附加驱动信号线 14输入的电压 Val下拉为反方向的 Va2 , 相应的像素电极 132 的电压 （Vpixel ) 也会受到下拉， 从而实现 |Vpixel-Vcom|不降低。

进一步地，附加驱动信号线 14输入的信号补偿像素电极 132的电压，可 以使得像素电极 132电压与公共电极线 10电压之间差值的绝对值在一个预设 区间范围内。 该预设区间可以是根据实际需要选取的范围。 例如， 在如图 7 所示的一个正周期内， 由于公共电极线 10输入的电压 Vcom不变，经过一次 补偿的像素电极 132的电压在 VI与 V2之间，因此像素电极 132的电压与所 述公共电极线 10输入的电压 Vcom之间差值的绝对值处在预设区间 |V1-V2| 之内。

或者， 进一步地， 像素电极 132的电压（Vpixel )与公共电极线 10输入 的电压（Vcom )之间差值的绝对值 ( (Vpixel- Vcom| )所处的预设区间还可以 是一个具体的值。 如图 8所示， 在每个周期内多次调整通过附加驱动信号线 14输入的信号 Va, 以对像素电极 132的电压以进行实时补偿， 使得像素电 极 132的电压趋于一个固定的数值 Vpq。由于公共电极线 10输入的电压 Vcom 不变， 因此可以保证像素电极 132的电压 Vpixel与公共电极线 10输入的电 压 Vcom之间差值的绝对值（ I Vpixel- Vcom| )为 |Vpq-Vcom|。

需要说明的是， 附加驱动信号线 14可以与栅线 11平行； 或者， 附加驱 动信号线 14还可以与数据线 12平行。在如图 2、 3所示的像素结构中， 附加 驱动信号线 14与栅线 11平行； 在如图 4所示的像素结构中， 附加驱动信号 线 14与数据线 12平行。 或者， 如图 9所示， 本发明实施例提供的像素结构 中可以同时添加与栅线 11平行的附加驱动信号线 41以及与数据线 12平行的 附加驱动信号线 42。

例如， 在如图 3所示的像素结构中， 附加驱动信号线 14与像素电极 132 形成第二电容 22的部分 14-1与栅线 11同层形成，二者形成材料相同但互不 连接； 附加驱动信号线 14的其余部分 14-2则由与像素电极 132同层的材料 电连接， 该部分 14-2例如从上方跨越了数据线 12。 附加驱动信号线 14的部 分 14-1和 14-2则通过过孔 18连接。

例如， 在如图 4所示的像素结构中， 附加驱动信号线 14与像素电极 132 形成第二电容 22的部分 14-1与数据线 12同层形成，二者形成材料相同但互 不连接； 附加驱动信号线 14的其余部分 14-2则由与像素电极 132同层的材 料电连接， 该部分 14-2例如从上方跨越了栅线 11和公共电极线 10。 附加驱 动信号线 14的部分 14-1和 14-2则通过过孔 19连接。

在图 9所示的像素结构中， 附加驱动信号线 41、 42的结构可以参照图 2 及图 4中相应的驱动信号线的结构。 在图 9中， 横向延伸的附加驱动信号线 41的各分段部分通过从上方跨越数据线 12的连接线连接， 与图 2所示的实 施例略 不同。

进一步地， 例如， 当附加驱动信号线 14与栅线 11平行时， 附加驱动信 号线 14与栅线 11可以为同层金属材料形成；或者附加驱动信� ��线 14与栅线 11还可以异层设置。

进一步地， 例如， 当附加驱动信号线 14与数据线 12平行时， 附加驱动 信号线 14与数据线 12可以为同层金属材料形成； 或者附加驱动信号线 14 与数据线 12还可以异层设置。

如图 10所示，附加驱动信号线 14与栅线 11平行并且采用同一种金属材 料在同一层加工而成。 例如， 当在基板的表面形成栅金属膜层之后， 可以采 用具有相应曝光区域的掩膜板通过一次构图工 艺形成附加驱动信号线 14 与 栅线 11的图案。 这样一来， 可以筒化制作工序， 有效节约了生产成本， 降低 了生产难度。

或者， 附加驱动信号线 14与栅线 11还可以采用不同的材料， 在不同的 层面上力口工而成。

进一步地，附加驱动信号线 14可以包括第一子附加驱动信号线 141和第 二子附加驱动信号线 142。第一子附加驱动信号线 141可以与栅线 11或数据 线 12平行，并且该第一子附加驱动信号线 141位于栅线 11或数据线 12的区 域之外。 如图 11所示的像素结构中， 第一子附加驱动信号线 141与栅线 11 平行且位于栅线 11区域外。可以看到， 当第一子附加驱动信号线 141与栅线 11平行且位于栅线 11区域外时， 第一子附加驱动信号线 141的一部分区域 将与 TFT131的漏极 1311形成交叠区域， 该交叠区域即为第一电容 21。 第 二子附加驱动信号线 142位于栅线 11或数据线 12区域内 （在垂直于基板的 方向上位于栅线 11或数据线 12的投影区域内） 。 需要说明的是， 当第二子 附加驱动信号线 142位于栅线 11或数据线 12区域内时，与栅线 11或数据线 12不同层设置。 该第一子附加驱动信号线 141和第二子附加驱动信号线 142 通过过孔 17彼此连接。

如图 11所示的像素结构中，当附加驱动信号线 14与栅线 11异层设置时， 第一子附加驱动信号线 141与栅线 11平行且位于栅线 11区域外， 第二子附 加驱动信号线 142位于栅线 11的区域内。第一附加驱动信号线 141可以与像 素电极 132 (图 11中未示出）同层设置。 采用这种折线结构的附加驱动信号 线 14设计，由于第二子附加驱动信号线 142位于栅线 11或数据线 12区域内， 因此该第二子附加驱动信号线 142无需占用像素单元 13内的有效显示区域， 从而提高了显示装置的开口率。

更进一步的， 在一个示例中， TFT131的漏极 1311还可以与延伸电极 30 电连接。 如图 11所示， 延伸电极 30为 TFT131的漏极 1311沿驱动信号线 14方向相延伸的部分， 且延伸电极 30与 TFT131的漏极电连接。 附加驱动 信号线 14与 TFT131的漏极 1311以及延伸电极 30形成第一电容 21。 这样 一来， 通过这种电连接方式， 增大了第一电容 21的上、 下基板的面积， 提高 了第一电容 21的存储能力， 使得附加驱动信号线 14对像素电极 132电压的 带动能力增大， 并且降低了驱动电压。

需要说明的是， 在加工过程中， 本领域技术人员可以根据具体对开口率 和寄生电容的存储能力的不同要求来调节延伸 电极 30的长度或宽度。

又例如， 在如图 12所示的像素结构中， 当附加驱动信号线 14与栅线 11 同层设置时，附加驱动信号线 14可以包括第一子附加驱动信号线 141和第二 子附加驱动信号线 142。如图 12所示，第一子附加驱动信号线 141与栅线 11 平行且位于栅线 11区域外， 第二子附加驱动信号线 142位于栅线 11的区域 内。 第一子附加驱动信号线 141与像素电极 132形成交叠区域， 该交叠区域 即为第二电容 22。 第一子附加驱动信号线 141可以与栅线 11同层设置， 并 最终可以从沿栅线方向引出附加驱动信号线。 另外， 或者如图 13所示， 当附加驱动信号线 14与数据线 12平行时， 附 加驱动信号线 14可以包括第一子附加驱动信号线 141和第二子附加驱动信号 线 142。 如图 13所示， 第一子附加驱动信号线 141与数据线 12平行且位于 数据线 12区域外， 第二子附加驱动信号线 142位于数据线 12的区域内。 第 一子附加驱动信号线 141将与像素电极 132形成交叠区域， 该交叠区域即为 第二电容 22。 第一子附加驱动信号线 141可以与数据线 12同层设置， 并最 终可以从沿数据线方向引出附加驱动信号线。

在以上几种折线结构的附加驱动信号线 14设计中，由于第二子附加驱动 信号线 142位于栅线或数据线区域内， 因此该第二子附加驱动信号线 142无 需占用像素单元内的有效显示区域,从而这些� �构提高了显示装置的开口率。 当然，以上几种折线结构的附加驱动信号线 14设计也仅是举例说明，其他具 有折线结构的附加驱动信号线设计在此不—— 列举， 但都应当纳入本发明的 保护范围。

需要说明的是，如图 14所示，本发明实施例提供的显示装置的像素� ��构 还包括至少一组平行的引线区域,每一组引线� �域 10包括第一端口 101和第 二端口 102。 第一端口 101用于引入附加驱动信号线 14输入的信号， 第二端 口 102用于引入栅线 11或数据线 12输入的信号。

该显示装置还包括第一电路区域 50与第二电路区域 51。与第一端口 101 电连接的第一电路区域 50用于驱动附加驱动信号线 14,与所述第二端口 102 电连接的第二电路区域 51用于驱动栅线 11或数据线 12。

这样一来， 通过将用于向附加驱动信号线 14输入信号的第一端口 101 与用于向栅线 11或数据线 12输入信号的第二端口 102制作在同一组引线区 域内， 可以无需额外制作新的引线区域， 这大大筒化了电路结构。

需要说明的是，在本发明的实施例中，第一电 路区域 50以及第二电路区 域 51均可以采用软性电路板制作而成。第一电路� ��域 50和第二电路区域 51 可以为一体结构， 或者第一电路区域 50和第二电路区域 51也可以分别制作 在不同的电路板上， 在如图 14所示的电路中， 第一电路区域 50和第二电路 区域 51为分别制作的。 由于考虑到加工成本， 可以将第一电路区域 50和第 二电路区域 51制作在同一个电路板的两块不相通的区域内� ��

需要说明的是,本发明实施例提供的像素结构� �附加驱动信号线 14可以 采用透明导电材料制成。

采用透明导电材料并利用如图 1 1 所示与栅线或者数据线与附加驱动信 号线在同一位置的异层设置，可以使得附加驱 动信号线 14在满足导电性的同 时提高显示装置的开口率。

在本发明所涉及的全部实施例中， 需要说明的是， 如图 15所示， 例如在

ADSDS模式下的液晶显示装置的像素中， 附加驱动信号线 14可能需要穿越 像素结构单元中引线交叉区域 60。 在该引线交叉区域 60中， 连接线 15用来 导通在栅线 1 1两侧的各像素单元中的公共电极。 这样， 当附加驱动线 14需 要穿越引线交叉区域 60时则需要采用如图所示过孔连接的方式跨接� ��越。当 然这样的连接线 15 在采用其他模式的液晶显示装置的像素结构中 也可以存 在， 而在图 1 1 , 图 12等也预留了类似的附加信号线的跨接结构， 在此仅以 上述图 15所示为例， 不再——列举。

以下以现有的像素结构为例，对跳变电压 AVp产生的过程进行详细的说 明。

如图 1所示， 现有的像素结构中， 像素电极 132与公共电极（未示出） 之间具有存储电容,且采用与公共电极电连接� �公共电极线 10的电压信号保 持不变的驱动模式。 由于薄膜晶体管（TFT )沟道位于栅线 1 1上， 故存在寄 生电容（Cgd ) 。 这样在栅线 1 1输入低电压后， 像素电极 14完成充电。 但 该液晶电容 Clc (图 1中未示出 ) 、 存储电容 Cst (图 1中未示出）、 寄生电容 三者存储的电荷总量在 TFT关闭前后相等。 在栅线 1 1电压变化前后， 以上 三个电容存储的总电荷之和相等， 但是由于在 TFT关闭的同时， 栅线 1 1电 压也在这个过程中产生电压跳变， 故会产生跳变电压（AVp ) , 其产生的过 程如下：

(Vpl-Vgh) x Cgd+(Vpl-Vcom) x (Clc+Cst)

=(Vp2-Vgl) x Cgd+(Vp2-Vcom) x (Clc+Cst) 兆变电压为：

Vp2-Vpl=C^(yg/ - Vgh) I (Cgd + Clc + Cst)

具体的， 在如图 1所示的像素中， 跳变电压为：

Δ Vp = Cgd (Vgl - Vgh) I {Cgd + Clc + Cst) ( i、 其中， Vgl为栅线 11输入的低电压（TFT关闭时的栅电压）， Vgh为栅 线 11输入的高电压（TFT打开时的栅电压）。 Vpl为栅线 11输入高电压（TFT 打开时 )对应的像素电极 14的电压， Vp2为栅线 11输入低电压 (TFT关闭 时）对应的像素电极 14电压； 漏极 133电压与像素电极 14电压保持一致。 由于栅电压变化， 由上述计算公式（1)可以看出来， 由于 Vg Vgh, 则 Vp2<VpK 在 Vgh变化到 Vgl时就会产生一个降低像素电极 132的电压的 AVp。

针对跳变电压产生的原因， 以本发明实施例提出的如图 2所示的像素结 构为例， 其像素结构的具体工作过程如下所述：

如图 2所示，附加驱动信号线 14输入信号与栅线 11输入信号时序相同， 但该附加驱动信号线 14输入信号的跳变方向与栅线 11输入信号的跳变方向 相反。并且，通过输入合理的信号使附加驱动 信号线 14对第一电容 21 (Cad) 所引起的电荷和电压变化与栅线 11输入信号通过寄生电容（Cgd)所引起的 电荷和电压变化正负抵消， 从而实现 AVp问题的解决。 其计算过程如下：

(Vpl-Vgh)x Cgd+(Vpl-Val)x Cad+(V l-Vcom) x (Clc+Cst) =(Vp2-Vgl) x Cgd+(Vp2-Vah ) x Cad+(Vp2-Vcom) x (Clc+Cst) 跳变电压为：

Vp2-Vpl=[C^(y^/ -y^i) + (Vah-Val)Cad] I (Cgd + Clc + Cst + Cad) ( ₂ ) 其中， Vah为附加驱动信号线 14输入的高电压， Val为附加驱动信号线 14输入的低电压。 在此时若想实现 AVp=Vp2-Vpl=0, 则需满足：

Cgd (Vgh -Vgl)^ (Vah - Val)Cad

即可消除 AVp。 通过控制附加驱动信号线 14中信号的 Val、 Vah, 第一 电容 21 (Cad)以及其跳变时序就可以减小或消除 AVp。 附加驱动信号线 14 中信号跳变顺序的关键位置主要集中在栅电压 信号由 Vgh跳变到 Vgl的对应 过程， 也即附加驱动信号线 14上的信号由 Val跳变到 Vah的过程， 这里 Val 跳变到 Vah的时间点以及 Val到 Vah的电压差值是主要控制的参数，需要满 足：

Cgd (Vgh -Vgl) = (Vah-Val)Cad

波形示意图如图 5所示， 标示虚线圏位置即为栅电压信号 Vg跳变时产 生 AVp的关键位置， 而实线圏位置就是在附加驱动信号线 14输入对应信号 Va跳变的关键时间点。 而相对的， 在 Vgl上升到 Vgh以及 Vah下降到 Val 的过程中， 由于 TFT开关开启， 数据线 12上的电流还在持续为像素充电， 故该跃变位置虽然也会产生电荷重新分配。 但是， 由于数据线 12还在充电， 故对于最终像素电极 132 的电压的影响较小， 也不会导致液晶电压中产生 AVp等问题， 在一般的计算中不需要考虑。

进一步地，为了在减小或消除跳变电压的同时 能够对像素电极进行补偿， 使得像素电极 132电压与公共电极线 10电压之间差值的绝对值在预设区间范 围内。 以本发明实施例提出的如图 2所示的像素结构为例， 这样一种像素结 构的具体工作过程如下所述。

在 TFT131开关关闭后， 如图 6所示， 栅电压为 Vgl ( TFT断开时） ， 栅电压为低电压 Vgl, 且在一个帧周期（frame period ) 内保持不变， Val为 附加驱动信号线 14拉升前电压， Vpl 为像素电极 132被拉升前电压， Va2 为附加驱动信号线 14拉升后的电压， Vp2为像素电极 132被拉升后电压， 同 样的由于电荷守恒：

(Vpl - Vgl) X Cgd + (Vpl - Va\) x Cad + (Vpl - Vcom) x (Clc + Cst)

= (Vp2 - Vgl) x Cgd + (Vp2 - Va2) x Cad + (Vp2 - Vcom) x (Clc + Cst) 所以跳变电压为：

Vp2-Vpl = (Va2-Val) x Cad/(Cgd + Cad + Clc + Cst)

在正周期中， 当选择调整附加驱动信号线 14输入的电压信号，让该信号 在合适时间段时满足 Va2-Val>0 , 则 Vp2>Vpl , 由于在正周期中， 像素电极 132的电压（ Vpixel )大于公共电极线 10的电压（ Vcom ) ,即 Vpixel > Vcom, 那么使得像素电极 132 的电压相对于公共电极线 10 的电压的差值 |Vp2-Vcom|>|Vpl-Vcom| , 这样将像素电极 132的电压从 Vpl提升到 Vp2 , 灰度值就不会由于漏电流的存在而降低， 从而液晶电压得到了保持， 在负周 期范围内， 可以采用类似的方法实现 |Vpixel-Vcom|保持不变， 只是在负周期 范围内， 由于 Vpixel 小于 Vcom , 可以选择 Va2-Val<0 , 从而实现 |Vp2-Vcom|>|Vpl-Vcom| , 这样显示灰度质量不会出现降低，从而改善了 液晶 显示器的显示质量。 对于漏电流电荷的多少与灰度值的关系， 可以参考以下计算。 以正周期 为例， 由于漏电流的存在， 会导致 |Vpixel-Vcom|降低。 首先， 假定漏电流为 i, 在时间 t内的电荷流失量为 Q, 则满足以下关系 （此处 Vpl为电量流失 Q 前像素电极电压， Vgl为栅极电压， Val为信号线电压， Vp3为电量流失 Q 后的像素电极电压） ：

若时间 t后电荷流失量为 Q , 则

(Vpl - Vgl) X Cgd + (Vpl - Va\)Cad + (Vpl - Vcom) x (Clc + Cst) - Q

= (Vp3― Vgl) x Cgd + (Vp3― Va\)Cad + (Vp3― Vcom) x (Clc + Cst) 则漏电流电荷达到 Q后， 其电压为：

Vp3 = [V/7l(Cgd + Cad + Clc + Cst)-Q]/(Cgd + Cad + Clc + Cst)

即在时间 t内， 像素电极 132的电压的下降值 ( Δ Vp下降值 ) 为： Vpl - Vp3 = Q/(Cgd + Cad + Clc + Cst)

对应灰度的下降量为， （ n为 bit数） ： Vp\ - Vcom / 2" = AVpixel/ m m即为下降的灰阶值。

而当调整 Val至 Va2时， 为保持 Vpl电压在电荷 Q流出后不降低， 则 需要满足以下条件：

(Vpl - Vgl) X Cgd + (Vpl - Va\)Cad + (Vpl - Vcom) x (Clc + Cst) - Q

= (Vpl - Vgl) x Cgd + (Vpl - Va2)Cad + (Vpl - Vcom) x (Clc + Cst) 即：

Val = Val + β / Cad ( ₅ ) 通过以上方法， 可见即便由于漏电流存在使得电荷 Q流失， 当通过测量 或者计算准确掌握了流失的电荷 Q,就可以通过调整 Va2与 Val依然能将像 素电极 132的电压维持在 |Vpl-Vcom|的水平， 从而保持显示效果不降低。 与 前文表述相同： 在正周期中， 由于 Vpixel大于 Vcom, 通过将 Vpixel向上拉 升来实现 |Vpixel-Vcom|不降低， 在负周期中， 由于 Vpixel小于 Vcom, 通过 将 Vpixel向下拉来实现 |Vpixel-Vcom|不降低。 通过以上方法即可实现了显示 器件显示效果的提升。 具体波形可如图 6和图 7所示。

图 6、 图 7只显示了 Va2 和 Val , 即在一个正周期或者负周期中只提升 一次像素电极 132的电压， 还可以采用多阶驱动等方式来改良像素电极 132 的电压 (如在一个帧周期内继续添加 Va3、 Va4、 Van等等)； 若 Van或 n数量 足够多， 就可以实现对于像素电极 132的电压的实时补偿， 即如图 8所示波 形。 关于 Val与 Va2之间的关系， 以图 7所示：

Va2 = Val + Q / Cad

在正周期中 Q值为正， 在负周期中 Q值为负。 即可解决像素电极 132 的电压由于漏电流的存在而导致的灰度降低的 问题， 从而提升了液晶显示器 的显示品质。

需要说明的是， 以上举例说明的像素结构如图 2所示， 均是采用附加驱 动信号线 14平行于栅线 11并且与 TFT131的漏极 1311形成寄生电容的结构 进行的说明， 当采用如图 3或图 12所示的像素结构， 附加驱动信号线 14与 栅线 11平行并且与像素电极形成第二电容 22的结构时， 或采用如图 4或图 13所示， 附加驱动信号线 14与数据线 12平行的结构时， 这样的像素结构在 工作过程中， 为了减小或消除跳变电压以及解决由于漏电流 引起的 I Vpixel- Vcom|降低的问题时，其相关计算公式（如上文� ��算结果（ 2 ) , ( 3 ) , ( 4 ) , ( 5 ) ) 中将第一电容（Cad )值换成第二电容（Cap )值即可， 驱动 信号改为与 Cap相关。 详细原理参见前述实施例， 这里不再赘述。

进一步地， 采用如图 9所示的像素结构时， 像素结构同时存在与栅线 11 平行的附加驱动信号线 41和与数据线 12平行的附加驱动信号线 42的结构 时， 同样可以减小或消除跳变电压以及解决由于漏 电流引起的 I Vpixel- Vcom| 降低的问题， 从而提升了液晶显示器的显示品质。 其详细原理同样可以参见 前述实施例， 这里不再赘述。

本发明实施例提供了一种显示装置， 其包括如上所述的任意一种像素结 构， 具有与本发明前述实施例提供的像素结构相同 的有益效果， 由于像素结 构在前述实施例中已经进行了详细说明， 此处不再赘述。

本发明实施例提供的一种显示装置包括像素结 构。 通过在该像素结构中 添加平行于栅线和 /或数据线的附加驱动信号线， 该附加驱动信号线与 TFT 的漏极或像素电极形成电容， 并且该附加驱动信号线输入信号与栅线输入信 号的相位相反。 这样一来， 附加驱动信号线与 TFT的漏极或像素电极所形成 电容的电荷可以对寄生电容的电荷变化进行补 偿， 避免了跳变电压对像素电 极电压的影响， 从而提高了显示装置的显示效果。

本发明实施例提供的像素结构驱动方法， 可以应用于前述实施例中所提 供的像素结构。 如图 2所示， 该像素结构包括： 公共电极线 10、 栅线 11和 数据线 12, 由横纵交叉的栅线 11和数据线 12界定至少一个像素单元 13,像 素单元 13又包括 TFT131和像素电极 132。 本发明实施例提供的像素结构驱 动方法可如下进行。

步骤 S101、 从栅线 11输入信号， 该信号用于逐行开启 TFT131。

步骤 S102、 从数据线 12输入信号， 该信号用于当 TFT131开启时， 通 过 TFT的漏极 1311向像素电极 132供电。

步骤 S103、从附加驱动信号线 14输入信号， 该信号与栅线 11输入信号 ^； 目 目 。

附加驱动信号线 14形成用于补偿像素结构内寄生电容电荷的附� ��电容。 例如， 如图 1所示， 该附加电容可以包括附加驱动信号线 14与 TFT的漏极 1311形成的第一电容， 或者， 如图 3和图 4所示， 该附加电容可以包括附加 驱动信号线 14与像素电极 132形成的第二电容 22。

本发明实施例提供的一种像素结构驱动方法。 通过在像素结构中添加平 行于栅线和 /或数据线的附加驱动信号线， 该附加驱动信号线与 TFT 的漏极 或像素电极形成电容， 并且该附加驱动信号线输入信号与栅线输入信 号的相 位相反。 这样一来， 附加驱动信号线与 TFT的漏极或像素电极所形成电容的 电荷可以对寄生电容的电荷变化进行补偿， 避免了跳变电压对像素电极电压 的影响， 从而提高了显示装置的显示效果。

进一步地， 对附加驱动信号线 14输入信号的波形与栅线 11输入信号的 波形进行举例说明，如图 5所示， 附加驱动信号线 14输入信号 Va与栅线 11 输入信号 Vg的相位相反。

进一步地， 本发明实施例提供的像素结构的驱动方法还可 以包括： 步骤 S104、附加驱动信号线 14输入用于补偿像素电极 132电压的信号。 这使得所述像素电极 132的电压与所述公共电极线 10输入信号的电压之间差 值的绝对值在预设区间范围内， 从而改善了液晶显示器的显示质量。

如图 6所示， 在正周期中， 由于像素电极电压（Vpixel ) 大于公共电极 电压（Vcom), 采用将附加驱动信号线输入的电压 Val向上拉升为 Va2, 相 应的像素电极电压（Vpixel )也会向上拉升， 从而实现 |Vpixel-Vcom|不降低； 在负周期， 由于像素电极电压（Vpixel )小于公共电极电压（Vcom), 采用将 附加驱动信号线输入的电压 Val下拉为 Va2, 相应的像素电极电压（Vpixel ) 也会受到下拉， 从而实现 |Vpixel-Vcom|不降低， 从而提升了液晶显示器的显 示品质。

例如， 预设区间可以是根据实际需要选取的范围。 例如， 在如图 7所示 的一个正周期内， 由于公共电极线 10输入的电压 Vcom不变，经过一次补偿 的像素电极 132的电压在 VI与 V2之间，因此像素电极 132的电压与所述公 共电极线 10输入的电压 Vcom之间差值的绝对值处在预设区间 |V1-V2|之内。

或者， 例如， 进一步地， 像素电极 132的电压（Vpixel )与公共电极线 10输入的电压 （Vcom )之间差值的绝对值 |Vpixel-Vcom|所处的预设区间还 可以是一个具体的值。如图 8所示，多次调整通过附加驱动信号线 14输入的 信号对像素电极 132的电压进行实时补偿， 使得像素电极 132的电压趋于一 个固定的数值 Vpq, 由于公共电极线 10输入的电压 Vcom不变， 因此可以保 证像素电极 132的电压 Vpixel与公共电极线 10输入的电压 Vcom之间差值 的绝对值 I Vpixel- Vcom|为 | Vpq- Vcom|。

针对跳变电压产生的原因， 以本发明实施例提出的如图 2所示的像素结 构为例， 对像素结构的驱动方法的详细说明如前所述， 这里不再重复。

进一步地， 为了对像素电极进行补偿， 使得像素电极 132电压与公共电 极线 10电压之间差值的绝对值在预设区间范围内，� ��图 1所示的现有像素结 构当公共电极线 10输入可变化的电压时，该现有的像素结构的� ��动方法如下 所述。

当公共电极线 10输入可变化的电压时，跳变电压的计算过程� ��样可以根 据公式：

(Vpl - Vgl) X Cgd + (Vpl - VcomX) x (Clc + Cst)

= (Vp2 - Vgl) x Cgd + (Vp2 - Vcoml) x (Clc + Cst) 所以跳变电压为：

Vp2-Vp\ = (Vcom2-Vcoml) x (Clc + Cs)/(Cgd + Clc + Cst) ( ₆ ) 在像素电极 132 的电压变化的过程中， 如在正周期中， 只需要满足 Vcom2>Vcoml ,就能实现像素电极 132电压的变化 Vp2>Vpl ,像素电极 132 的电压提升后，此时还需要满足 |Vp2-Vcom2|>|Vpl-Vcoml|就能达到防止像素 电极 132的电压降低的目的， 具体的在流失电荷 Q后， Vcoml与 Vcom2关 系为：

(Vpl - V^ X Cgd + (Vpl - Vcoml) x (Clc + Cst) - Q

= (Vp2 -Vgl) x Cgd + (Vp2 -Vcoml) x (Clc + Cst) 即：

(Vpl - Vcoml) - (Vp\ - Vcoml) = ((Vp\ - Vp2)Cgd + Q) I (Clc + Cst) ( ₇ ) 如上式所示， 不管在正周期还是在负周期内， 也只需控制计算 I Vp2-Vcom21>| Vp 1 -Vcoml | , 且其计算关系满足（ 6 ) 式， 就能实现液晶电压 |Vpixel-Vcom|的维持与稳定， 从而提升了液晶显示器的显示品质。

需要说明的是，该驱动方法不仅可以应用于如 图 1所示的现有像素结构， 还可以应用于本发明实施例提供的像素结构， 其计算方法同上， 此处不再赘 述。

进一步地， 为了在减小或消除跳变电压的同时能够对像素 电极 132进行 补偿，使得像素电极 132的电压与公共电极线 10的电压之间差值的绝对值在 预设区间范围内， 以本发明实施例提出的如图 2所示的像素结构为例， 对该 像素结构的驱动方法的详细如前所述， 这里不再重复。

本领域普通技术人员可以理解： 实现上述方法实施例的全部或部分步骤 可以通过程序指令相关的硬件来完成， 前述的程序可以存储于一计算机可读 取存储介质中， 该程序在执行时， 执行包括上述方法实施例的步骤； 而前述 的存储介质包括： ROM、 RAM, 磁碟或者光盘等各种可以存储程序代码的 介质。

以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。