本发明涉及一种半导体器件技术领域， 特别是涉及一种像素单元读出电路及其读出方 法 和像素阵列读出电路及其读出方法。 背景技术

图像传感器能够捕捉图像信号， 并将其转换为电信号， 在终端设备上进行显示。 目前图 像传感器芯片已经在消费类电子、 军工、 医疗成像和航空航天等领域得到了广泛的应用 。 传 统的图像传感器分为电荷耦合器件 （Charge-Coupled Device , CCD) 和互补金属氧化物半导 体 （Complementary Metal-Oxide-Semiconductor, CMOS) 两大类型。 其中 CMOS 图像传感器 能与现有的超大规模集成电路工艺相兼容， 且功耗低， 集成度高， 易于功能扩展， 因此成为 一种比较主流的技术。

公开号为 CN101707202A 的中国专利披露了一种半浮栅晶体管 （ Semi-Floating-Gate Transistor, SFGT) ， 它是一种新型的半导体器件， 能够用作感光元件， 基本结构如图 1 所 示。

所述半浮栅晶体管包括： 形成在两浅沟槽隔离 STI 501之间的半导体衬底 500中的漏区 514、源区 511、位于漏区 514和源区 511中间的沟道 512、源区 514—侧的浅沟槽隔离 STI 501 与沟道 512之间的的阱区 503， 以及位于阱区 503中的反掺杂区 502。 所述阱区 503的掺杂类 型与漏区 514相同， 且漏区 514/源区 511的掺杂浓度大于阱区 503的掺杂浓度； 所述反掺杂 区 502的掺杂类型与阱区 503相反。

所述沟道 512和所述阱区 503、反掺杂区 502靠近所述沟道 512—侧的上方形成有第一层 绝缘膜 506， 所述第一层绝缘膜 506上形成有半浮栅区 505。 其中半浮栅区 505的掺杂类型与 漏区 514相反， 且通过第一层绝缘膜 506中的窗口 504与所述反掺杂区 502相接触。

所述半浮栅区 505上还覆盖有第二层绝缘膜 509，所述第二层绝缘膜 509上形成有控制栅 极 507。

其中， 所述阱区 503、 漏区 514和反掺杂区 502、 半浮栅区 505构成感光二极管， 能够在 反偏时接受光照， 产生光生电流， 对半浮栅区 505进行充电， 改变半浮栅区 505的电势， 导 致晶体管的阈值电压变化。

半浮栅晶体管用作感光元件时， 首先对反掺杂区 502和阱区 503组成的光电二极管施加 正偏电压， 进行复位操作， 清空半浮栅区 505上的电荷； 随后对光电二极管施加反偏电压， 使其进入曝光状态， 光生电荷被收集到半浮栅区 505， 其电压升高， 因此整个半浮栅晶体管的 阈值电压 Vth下降， 光照强度越大， 半浮栅区 505电压上升越多， 阈值电压 Vth下降的程度 也越大； 在读出阶段， 对控制栅电极 507和漏端电极 513分别施加一定的正电压， 则会有电 流经漏区 514流向源区 511。通过读取源电极 510的电流值的大小， 反映出光照的强弱， 从而 达到感光的功能。

如图 2所示为图 1所示的半浮栅晶体管作为感光器件的等效电� �。 如图 2中所示， 半浮 栅晶体管作为感光器件由一包含了半浮栅区 403的 M0S晶体管 402和一感光二极管 404所组 成。

如图 3所示为传统的基于 CMOS器件的像素单元的结构示意图。 与传统的基于 CMOS器件 的 3T像素结构 （3个晶体管加一个感光二极管） 相比， 基于半浮栅晶体管的像素单元仅需要 一个晶体管就可以完成复位、 曝光和读出的操作， 因此大大提高了像素的填充因子 （感光区 域面积与像素总面积之比） ， 增加了图像传感器的灵敏度和分辨率。

另外， 基于半浮栅晶体管的像素阵列 PIXEL ARRAY如图 4所示， 包括若干行若干列， 图 中仅示出第 j列， 第 j+列， 第 i行和第 i+1行， 其它列或者行按图示规律排列。 其中， 每一 列像素或者每一行像素至少包括一个像素单元 PIXEL,每个像素单元 PIXEL包括一半浮栅晶体 管， 同一行的所有像素单元 PIXEL中的半浮栅晶体管的控制栅电压 VG相连， 同一行的所有漏 极电压 VD全都相连， 所述控制栅电压 VG和漏极电压 VD作为像素阵列的输入电压信号； 同一 列的所有像素单元 PIXEL的源极全都互相连接， 作为像素阵列 PIXEL ARRAY曝光后的读出信 号。

如图 4所示的像素阵列 PIXEL ARRAY在读取每一列像素的输出电流信号 I ( j ) 时， 通常 都需要模数转换器（ADC) ， 以将模拟信号转换为一定的数字信号量。 一般的， ADC的功耗大， 电路结构复杂， 因此通常都是图像传感器芯片中功耗的主要部 分， 且会占据相当大的芯片面 积， 抵消了半浮栅晶体管像素单元高填充因子的优 点， 增加了成本。 且传统的像素单元读出 信号大多为电压信号， 可以直接采用 ADC进行模数转换； 而半浮栅晶体管像素单元的读出信 号为电流信号， 其读出信号的处理电路更为复杂， 面积和功耗都更大。 发明内容

鉴于以上所述现有技术的缺点， 本发明的目的在于提供一像素单元读出电路及 其读出方 法、 像素阵列读出电路及其读出方法， 用于解决现有技术中读出电路结构及时序复杂 ， 使得 图像传感器芯片功耗大、 填充因子低等问题。

为实现上述目的及其他相关目的， 本发明提供一像素单元读出电路， 所述像素单元包括 半浮栅晶体管， 所述半浮栅晶体管的漏极和半浮栅之间包括一 光电二极管， 所述半浮栅晶体 管的源极为所述像素单元的输出端， 该像素单元读出电路至少包括： 电压提供单元、 电流比 较单元和计数单元， 其中： 所述像素单元的输出端适于输出所述像素单元 的读出信号； 所述 电压提供单元适于提供单调变化的电压； 所述电流比较单元包括两输入端， 分别连接所述像 素单元的输出端和所述电压提供单元的输出端 ， 适于将所述电压提供单元提供的单调变化的 电压转换为单调变化的电流， 并与所述像素单元的读出信号进行比较， 根据比较结果输出一 电压信号； 所述计数单元包括两输入端， 分别为时钟信号输入端和使能端， 所述时钟信号输 入端连接时钟信号， 所述使能端连接所述电流比较单元的输出端， 所述计数单元适于计算时 钟信号输入脉冲的次数， 并根据使能端信号的控制输出计数值。

优选地， 所述电压提供单元为单调变化电压提供单元， 适于提供单调增加或单调减小的 电压信号； 所述电流比较单元包括电流镜单元和 ν-ι 转换单元， 所述电流镜单元包括电流输 入端和电流输出端； 所述 ν-ι 转换单元包括电流输出端和电压输入端， 适于将电压信号转化 为电流信号；

其中， 所述电流镜单元的电流输入端连接所述像素单 元的输出端， 所述电流镜单元的电 流输出端与所述 ν-ι 转换单元的电流输出端相连， 即为所述电流比较单元的输出端； 所述电 压提供单元的输出端与所述 ν-ι转换单元的电压输入端相连。

优选地， 所述电压提供单元为数模转换器。

优选地， 所述电流镜单元包括： 第一匪 OS晶体管和第二 NM0S晶体管， 所述第一匪 OS晶 体管的栅极和漏极相连作为所述电流镜单元的 电流输入端，所述第一匪 OS晶体管的源极接地， 所述第一匪 OS晶体管的栅极和所述第二匪 OS晶体管的栅极相连， 所述第二匪 OS晶体管的源 极接地， 所述第二匪 OS晶体管的漏极作为所述电流镜单元的电流输� ��端。

优选地， 所述 V-I转换单元包括第一 PM0S晶体管， 所述第一 PM0S晶体管沟道宽长比大 于 50， 所述第一 PM0S晶体管的源极接入源电压， 所述第一 PM0S晶体管的漏极为所述 V-I转 换单元的电流输出端， 所述第一 PM0S晶体管的栅极为所述 V-I转换单元的电压输入端。

优选地， 所述半浮栅晶体管包括： 源区、 漏区、 反掺杂区、 沟道区、 阱区、 控制栅和半 浮栅； 所述源区、 漏区、 反掺杂区和沟道区形成在半导体衬底中， 所述反掺杂区和漏区均位 于所述阱区中， 所述反掺杂区和沟道区形成在源区和漏区之间 ； 所述半浮栅形成在所述反掺 杂区、 阱区和沟道区上， 所述控制栅形成在所述半浮栅上； 其中， 所述源区、 漏区和阱区的 掺杂类型相同， 所述半浮栅的掺杂类型与所述漏区的掺杂类型 相反， 所述反掺杂区的掺杂类 型与所述漏区的掺杂类型相反。

另外， 本发明的技术方案还提供了一像素阵列读出电 路， 所述像素阵列包括至少一列像 素单元， 每一像素单元包括一半浮栅晶体管， 每一列中所述像素单元中的半浮栅晶体管的源 极互相连接并作为每一列像素单元的输出端， 该像素阵列读出电路至少包括： 电压提供单元、 电流比较单元和计数单元， 其中： 所述像素单元的输出端适于输出所述像素单元 的读出信号； 所述电压提供单元适于提供单调变化的电流； 所述电流比较单元包括两输入端， 一所述电流 比较单元分别连接每一列像素单元的输出端和 一所述电压提供单元的输出端， 适于将所述电 压提供单元提供的单调变化的电压转换为单调 变化的电流， 并与所述像素单元的读出信号进 行比较， 根据比较结果输出一电压信号； 所述计数单元包括两输入端， 分别为时钟信号输入 端和使能端， 所述时钟信号输入端连接时钟信号， 所述使能端连接所述电流比较单元的输出 端； 所述计数单元适于计算时钟信号输入脉冲的次 数， 并根据使能端信号的控制输出计数值。

优选地， 所述电压提供单元为单调变化电压提供单元， 适于提供单调增加或单调减小的 电压信号； 所述电流比较单元包括电流镜单元和 ν-ι 转换单元， 所述电流镜单元包括电流输 入端和电流输出端； 所述 ν-ι 转换单元包括电流输出端和电压输入端， 适于将电压信号转化 为电流信号； 其中， 所述电流镜单元的电流输入端连接所述每一列 像素单元的输出端， 所述 电流镜单元的电流输出端与所述 ν-ι 转换单元的电流输出端相连， 即为所述电流比较单元的 输出端； 所述电压提供单元的输出端与所述 ν-ι转换单元的电压输入端相连。

可选地， 所述像素阵列读出电路包括： n列所述像素单元， n个所述电流比较单元， n个 计数单元和一个所述电压提供单元， 其中， n 为整数且且 n 2; 每列像素单元分别与所述 n 个电流比较单元一一对应相连， 各电流比较单元分别与 n个所述计数单元一一对应相连， 所 述 n个电流比较单元中 V-I转换单元的电压输入端均连接至所述电压提 供单元的输出端。

可选地， 所述像素阵列读出电路包括： n列像素单元， 一个所述电流比较单元， 一个计数 单元， n个选通晶体管和一个所述电压提供单元， 其中， n为整数且且 n 2; 所述选通晶体管 为 M0S 晶体管， 其栅极连接选通信号， 由选通信号控制导通或截止， 各所述选通晶体管连接 在每列像素单元的输出端和所述电流比较单元 之间， 所述电流比较单元中 V-I 转换单元的电 压输入端与所述电压提供单元的输出端连接， 所述电流比较单元的输出端与所述计数单元的 使能端连接。

优选地， 所述电压提供单元为数模转换器。

优选地， 所述电流镜单元包括： 第一匪 OS晶体管和第二 NM0S晶体管； 所述第一匪 OS晶 体管的栅极和漏极相连引出所述电流镜单元的 电流输入端，所述第一匪 OS晶体管的源极接地， 所述第一匪 OS晶体管的栅极和所述第二匪 OS晶体管的栅极相连， 所述第二匪 OS晶体管的源 极接地， 所述第二匪 OS晶体管的漏极引出所述电流镜单元的电流输� ��端。

优选地， 所述 V-I转换单元包括第一 PM0S晶体管， 所述第一 PM0S晶体管沟道宽长比大 于 50， 所述第一 PM0S晶体管的漏极为所述电流输出端， 与所述计数单元的使能端连接， 所述 第一 PM0S晶体管的源极接入源电压， 所述第一 PM0S晶体管的栅极为电压输入端。

优选地， 所述半浮栅晶体管包括： 源区、 漏区、 反掺杂区、 沟道区、 阱区、 控制栅和半 浮栅， 其中： 所述源区、 漏区、 反掺杂区和沟道区形成在半导体衬底中， 所述反掺杂区和漏 区均位于所述阱区中， 所述反掺杂区和沟道区形成在源区和漏区之间 ； 所述半浮栅形成在所 述反掺杂区、 阱区和沟道区上， 所述控制栅形成在所述半浮栅上； 所述源区、 漏区和阱区的 掺杂类型相同， 所述半浮栅的掺杂类型与所述漏区的掺杂类型 相反， 所述反掺杂区的掺杂类 型与所述漏区的掺杂类型相反。

相应的， 本发明的技术方案还提供了一像素信号读出方 法， 提供如上所述的像素单元读 出电路。 在读取所述像素单元的读出信号时， 所述电压提供单元提供一单调变化的电压信号 ， 所述电流比较单元将所述单调变化的电压信号 转换为单调变化的电流信号， 并与所述像素单 元的读出信号进行比较； 同时， 所述计数单元在时钟信号的控制下开始计数， 当所述像素单 元的读出信号等于所述单调变化的电流信号时 ， 停止计数并输出计数值。

相应的， 本发明的技术方案还提供了一像素阵列读出方 法， 提供如上所述的像素阵列读 出电路。 在读取某一列像素单元的读出信号时， 所述电压提供单元提供一单调变化的电压信 号， 所述电流比较单元将所述单调变化的电压信号 转换为单调变化的电流信号， 并与所述像 素单元的读出信号进行比较； 同时， 所述计数单元在时钟信号的控制下开始计数， 在所述像 素单元的读出信号等于所述单调变化的电流信 号时， 停止计数并输出计数值。

如上所述， 本发明的像素单元读出电路及读出方法、 像素阵列读出电路及读出方法， 具 有以下有益效果：

采用电流比较单元和计数单元进行所述半浮栅 晶体管作为感光结构的像素单元感光信号 的读出， 其中， 所述电流比较单元最简单的结构仅包括 3个 M0S晶体管， 所述计数单元的结 构也很简单， 因此读出电路面积非常小， 且舍去了传统针对读出信号为电流信号的像素 阵列 读出电路中的 ADC模块， 大大降低了读出电路的复杂度和电路面积， 能够进一步提高图像传 感器感光结构的填充因子， 改善器件性能， 并降低图像传感器芯片的设计成本和制造成本 。

在可选方案中， 像素阵列的每列像素单元都有各自的电流比较 单元和计数单元， 可以实 现并行读出， 提高了图像传感器的帧率。

在可选方案中， 像素阵列的各列像素单元共用一个电流比较单 元和一个计数单元， 使得 所述读出电路面积所占比例非常小， 极大的降低了读出电路的复杂度和电路面积， 从而在保 证图像传感器高填充因子、 高性能的同时， 提高了芯片集成度， 极大的降低了图像传感器芯 片的设计成本和制造成本。 附图说明

图 1显示为半浮栅晶体管作为感光器件的半导体� �构示意图。

图 2显示为半浮栅晶体管作为像素单元的结构示� �图。

图 3显示为现有技术中基于 CMOS器件的像素结构示意图。

图 4显示为现有技术中基于半浮栅晶体管的像素� �列的结构示意图。

图 5显示为本发明实施例中提供的像素单元 /像素阵列读出电路的示意图。

图 6显示为本发明实施例一中提供的像素单元读� �电路的示意图。

图 7显示为本发明实施例二中提供的像素阵列读� �电路的示意图。

图 8显示为本发明实施例二中提供的像素阵列读� �电路工作时序示意图。

图 9显示为本发明实施例三中提供的像素阵列读� �电路的示意图。

图 10显示为本发明实施例三中提供的像素阵列读� ��电路工作时序示意图。 元件标号说明

100 像素单元

200 电压提供单元

300 电流比较单元

400 计数单元

500 选通晶体管

EN 使能端

DAC 数模转化器

N1 第一 NM0S晶体管

N2 第二 NM0S晶体管

P1 第一 PM0S晶体管 N ( j ) 、 N ( j+1 ) 第三 M0S晶体管

CLK 时钟信号

I ( j ) 像素电流信号

I ramp 单调变化电流信号

Vramp 单调变化电压信号

Vc 电流比较单元输出信号

Dout ( j ) 计数单元

m 计数值

PIXEL ARRAY 像素阵列 具体实施方式

以下由特定的具体实施例说明本发明的实施方 式， 熟悉此技术的人士可由本说明书所揭 露的内容轻易地了解本发明的其他优点及功效 。

请参阅图 5至图 10。 须知， 本说明书所附图式所绘示的结构、 比例、 大小等， 均仅用以 配合说明书所揭示的内容， 以供熟悉此技术的人士了解与阅读， 并非用以限定本发明可实施 的限定条件， 故不具技术上的实质意义， 任何结构的修饰、 比例关系的改变或大小的调整， 在不影响本发明所能产生的功效及所能达成的 目的下， 均应仍落在本发明所揭示的技术内容 所能涵盖的范围内。 同时， 本说明书中所引用的如 "上" 、 "下" 、 "左" 、 "右" 、 "中 间"及 "一"等的用语， 亦仅为便于叙述的明了， 而非用以限定本发明可实施的范围， 其相 对关系的改变或调整， 在无实质变更技术内容下， 当亦视为本发明可实施的范畴。 实施例一

本实施例提供一像素单元读出电路， 适于连接像素单元 100 的输出端， 以读出像素单元 的读出信号。 优选地， 所述像素单元包括半浮栅晶体管， 所述半浮栅晶体管的漏极和半浮栅 之间包括一光电二极管， 所述半浮栅晶体管的源极为所述像素单元的输 出端。

如图 5所示， 本实施例提供的像素单元读出电路具体包括： 电压提供单元 200、 电流比较 单元 300和计数单元 400。其中， 所述像素单元 100的输出端、所述化电压提供单元 200的输 出端分别与所述电流比较单元 300的两输入端连接， 所述电流比较单元 300的输出端与所述 计数单元 400的使能端 EN连接。

具体的， 如图 6所示， 所述电流比较单元 300包括电流镜单元和 V-I转换单元。 所述电 流镜单元包括电流输入端和电流输出端； 所述 V-I 转换单元包括电流输出端和电压输入端， 用于将电压信号转换为电流信号。其中， 所述电流镜单元的电流输入端连接所述像素单 元 100 的输出端， 所述电流镜单元的电流输出端与所述 ν-ι 转换单元的电流输出端相连； 所述电压 提供单元 200的输出端与所述 V-I转换单元的电压输入端相连。

本实施例中， 所述电压提供单元 200 为单调变化电压提供单元， 适于提供单调变化的电 压信号。 可选的， 电压提供单元 200可以为单调增加电压提供单元， 提供单调增加的电压信 号； 也可以为单调减小电压提供单元， 提供单调减小的电压信号。 优选地， 所述电压提供单 元 200为数模转换器 DAC， 提供线性增加或减小的电压信号。在其它实施 方式中， 所述电压提 供单元也可以为其它电压产生电路。

本实施例中， 所述电流镜单元包括第一匪 OS晶体管 N1和第二匪 OS晶体管 N2， 所述第一 NM0S晶体管 N1的栅极和漏极相连引出所述电流镜单元的电� ��输入端， 所述第一 NM0S晶体管 N1的源极接地， 所述第一匪 OS晶体管 N1的栅极和第二匪 OS晶体管 N2的栅极相连， 所述第 二匪 0S晶体管 N1的源极接地， 所述第二匪 0S晶体管 N2的漏极引出所述电流镜单元的电流 输出端。 在其它实施方式中， 所述电流镜也可以为 PM0S晶体管构成的电流镜， 或者其它形式 的 1 : 1的电流镜结构， 所述电流镜结构与像素单元 100输出端相连的一端为其电流输入端， 另一端为其电流输出端。

本实施例中， 所述 V-I转换单元为第一 PM0S晶体管 Pl， 所述第一 PM0S晶体管 P1的漏极 为所述 V-I 转换单元的电流输出端， 与电流镜单元的电流输出端相连， 并连接到所述计数单 元 400的使能端 EN， 所述第一 PM0S晶体管 PI的源极接源电压， 本实施例中， 该源电压为一 高电平； 所述第一 PM0S晶体管 P1的栅极为电压输入端， 接入电压提供单元 200提供的单调 变化的电压信号。 在其它实施方式中， 所述 V-I转换单元也可以为匪 0S晶体管， 或其他可将 电压信号转换为电流信号的电路结构或芯片模 块。

本实施例中， 计数单元 400包括两个输入端， 分别为时钟信号输入端和使能端 EN， 其中， 时钟信号输入端接入时钟信号 CLK，使能端 EN连接电流比较单元 300的输出端。计数单元 400 对时钟信号 CLK输入的脉冲次数进行计数， 直至使能端 EN连接的电流比较单元 300的输出信 号发生翻转， 计数单元 400停止计数并输出计数结果 Dout。 需要说明的是， 本实施例中， 计 数单元 400的电路结构为本领域技术人员所熟知的技术 手段， 在此不作赘述。

上述像素单元读出电路在读取像素单元 100读出信号的工作过程为：

如图 6所示， 像素单元 100输出的读出信号为电流信号 I， 流向包括第一 NM0S晶体管 N1 和第二匪 0S晶体管 N2的电流镜单元的电流输入端， 通过电流镜单元镜像转化为与读出电流 信号 I相等的其电流输出端电流信号 I ' ； 同时， 作为电压提供单元 200的数模转化器 DAC产 生一个单调变化的电压信号 Vramp, 并输出至第一 PM0S晶体管 P1的栅极， 第一 PM0S晶体管 P1将单调变化的电压信号 Vramp转换为单调变化的电流信号 Iramp。

电流比较单元 300对与读出电流信号 I相等的电流输出端电流信号 I ' 和单调变化的电流 信号 Iramp进行比较， 同时， 计数单元 400对时钟信号 CLK输入的脉冲次数开始计数。

作为最佳实施例， 电压提供单元 200提供一单调增加的电压信号 Vramp, 并经第一 PM0S 晶体管 P1转换为单调减小的电流信号 Iramp。

此时， 当电流镜单元电流输出端的电流信号 I ' 小于单调变化的电流信号 Iramp时， 电流 比较单元 300的输出电压 Vc=X (X为高电平或低电平）； 随着单调变化的电流信号 Iramp的变 化， 最终电流镜单元电流输出端的电流信号 I ' (即像素单元 100读出电流信号 I )会和单调 变化的电流信号 Iramp相等， 并超过单调变化的电流信号 Iramp, 此时电流比较单元 300的输 出电压发生翻转， 即 Vc=Xbar (X的反向信号）。

上述过程中， 计数单元 400从电流比较单元 300工作的开始就对时钟信号 CLK的输入脉 冲保持计数， 当 Vc发生翻转， 即 Vc=Xbar时， 计数单元 400停止计数， 即此时计数单元 400 的计数结果 Dout就体现了该像素单元 100读出信号的电流信号 I大小， 从而反应了该像素单 元 100的光照强度大小， 实现光电信号读出的功能。

需要说明的是，在上述工作过程中，为了确保 电流比较单元 300的输出电压 Vc发生翻转， 必须保证初始时刻单调变化的电流信号 Iramp。大于像素单元 100读出的电流信号 I。以单调变 化的电压信号 Vramp为基础， 经第一 PM0S晶体管 P1转换位的单调变化的电流信号 Iramp的

Iramp = A 1 VDD - Vramp - V.,„, )

表达式为： ^L 、 ' ' , 其中 A为常数， W和 L分别为第一 PM0S晶体 管 P1沟道宽和沟道长， VDD为电流比较单元 300的电源电压， V _th , _pl 为第一 PM0S晶体管 P1的 阈值电压。 作为最佳实施例， 电压提供单元 200提供的单调增加的电压信号 Vramp可从 0开 始单调或单调线性的增加至 VDD， 因此初始时刻 Iramp 的值 Iramp。 为：

1 w , 、 ₂

IrampO = - μΟ _ΰΧ ― (VDD - V _{lh n} )

^{2 L} 、 J 。 通常情况下， 基于半浮栅晶体管的像素单元 100读出的电 流信号 I不超过 100 μ Α， 因此， 只须第一 PM0S晶体管 P1的宽长比 W/L〉50， 即可保证初始 时刻单调变化的电流信号 Iramp。〉I。 而单调增加的电压信号 Vramp最终会增加至电流比较单 元 300的电源电压 VDD， 此时 lramp=0， 必然小于像素单元 100读出的电流信号 I。 因此， 整 个过程中， 电流比较单元 300的输出电压 Vc必然出现一次翻转， 该翻转信号可适于计数单元 400终止计数， 并输出计数结果 Dout。

作为可选实施例， 电压提供单元 200提供的电压信号 Vramp也可以是单调减小的， 如从 VDD单调减小至 0， 那么电流比较单元 300的输出电压 Vc也将必然出现一次翻转。 与上述的 电压信号 Vramp单调增加的情况不同之处仅在于， 电压提供单元 200提供的电压信号 Vramp 单调增加时电流比较单元 300的输出信号 Vc是从 X翻转为 Xbar (X的反向信号）， 而此时， 电流比较单元 300的输出信号 Vc是从 Xbar翻转为 X。该翻转同样适于计数单元 400终止计数， 并输出计数结果 Dout。此时， 计数单元 400输出计数结果 Dout中的计数值同样体现了像素单 元 100读出电流信号 I的大小， 但所述计数值越大， 则表示该像素单元 100读出的电流信号 I 越大。

本实施例提供的像素单元读出电路中， 采用电流比较单元 300和计数单元 400进行所述 像素单元 100的信号读出， 其中所述电流比较单元 300最简单的基本结构仅包括 3个 M0S晶 体管， 所述计数单元 400 的结构也很简单， 因此读出电路面积非常小， 且舍去了传统针对电 流信号作为读出信号的像素单元读出电路中的 ADC模块， 大大降低了读出电路的复杂度和电 路面积， 从而降低了图像传感器芯片的设计成本和制造 成本， 能够进一步提高图像传感器感 光结构的填充因子， 提高芯片集成度， 改善器件性能。 实施例二

本实施例提供了一像素阵列读出电路。

所述像素阵列为如图 4所示的阵列结构， 包括至少一列像素单元 100， 每一像素单元 100 包括一半浮栅晶体管， 每一列中所述像素单元中的半浮栅晶体管的源 极互相连接并作为每一 列像素单元的输出端。

继续参考图 5所示，具体的，本实施例提供的像素阵列读� �电路包括： 电压提供单元 200、 电流比较单元 300和计数单元 400; 每一列像素单元 100的输出端、 一所述电压提供单元 200 的输出端分别与一所述电流比较单元 300的两输入端连接， 所述电流比较单元 300的输出端 与所述计数单元 400的使能端 EN连接。

所述电压提供单元 200 为单调变化电压提供单元， 适于提供单调变化的电压信号。 可选 的， 电压提供单元 200可以为单调增加电压提供单元， 提供单调增加的电压信号； 也可以为 单调减小电压提供单元， 提供单调减小的电压信号。 优选地， 所述电压提供单元 200 为数模 转换器 DAC， 提供线性增加或减小的电压信号。在其它实施 方式中， 所述电压提供单元也可以 为其它电压产生电路。 所述电流比较单元 300包括电流镜单元和 V-I转换单元。 所述电流镜单元包括电流输入 端和电流输出端； 所述 V-I 转换单元包括电流输出端和电压输入端， 用于将电压信号转换为 电流信号。 其中， 所述电流镜单元的电流输入端连接所述像素单 元 100 的输出端， 所述电流 镜单元的电流输出端与所述 V-I转换单元的电流输出端相连； 所述电压提供单元 200的输出 端与所述 V-I转换单元的电压输入端相连。

本实施例中， 所述 n个计数单元 400均包括两个输入端， 分别为时钟信号输入端和使能 端 EN， 其中， 各计数单元 400的时钟信号输入端接入相同的时钟信号 CLK， 各计数单元 400 的使能端 EN连接对应电流比较单元 300的输出端。 对某一列像素单元 100进行读出时， 对应 的计数单元 400对时钟信号 CLK输入的脉冲次数进行计数， 直至使能端 EN连接的对应电流比 较单元 300的输出信号发生翻转， 计数单元 400停止计数并输出计数结果 Dout。 需要说明的 是， 本实施例中， 计数单元 400 的电路结构为本领域技术人员所熟知的技术手 段， 在此不作 赘述。

具体如图 7所示， 所述像素阵列 PIXEL ARRAY包括若干行、 若干列像素单元 100， 每一列 像素包括至少一个像素单元 100。

每一列中所述像素单元 100的源极互相连接并作为每一列像素单元 100的输出端， 同一 行的所有像素单元 100的控制栅相连接入栅极电压 VG， 同一行的所有像素单元 100的漏极相 连且接入漏极电压 VD， 所述控制栅电压 VG和漏极电压 VD作为像素阵列 PIXEL ARRAY的输入 电压信号； 同一列的所有像素单元 100的源极全都互相连接， 作为像素阵列 PIXEL ARRAY的 输出电流信号。

设所述像素阵列 PIXEL ARRAY有 n列像素单元 100， 本实施例中， 所述像素阵列读出电路 包括有 n个所述电流比较单元 300， 一个所述电压提供单元 200和 n个计数单元 400， n为整 数且 n 2。 其中， 每列像素单元 100连接一所述电流比较单元 300， 每个电流比较单元 300 分别与 n个所述计数单元 400——对应连接， 所述 n个电流比较单元 300中 V-I转换单元的 电压输入端均连接至所述电压提供单元 200的输出端。

以下结合图 7所示， 以像素阵列 PIXEL ARRAY中第 i行， 第 i+1行， 第 j列， 第 j+1列 的像素单元 100为例， 详细阐述本实施例提供的像素阵列读出电路的 结构和工作原理。

如图 7所示， 所述像素阵列 PIXEL ARRAY中第 j列、 第 j+1列中需进行信号读出的像素 单元 100 读出的电流信号 I (j)、 I (j+1)分别连接至对应列级的电流比较单元 300 (j)、 300 (j+l)。 其中， 以第 j列的像素单元 100为例。

本实施例中， 所述电流比较单元 300包括第一匪 OS晶体管 Nl、第二匪 OS晶体管 N2和第 一 PMOS晶体管 PI。

所述第一 NM0S晶体管 N1和所述第二 NM0S晶体管 N2构成电流镜单元。所述第一 NM0S晶 体管 N1的栅极和漏极相连作为所述电流镜单元的电� ��输入端， 所述第一 NM0S晶体管 N1的源 极接地， 所述第一匪 OS晶体管 N1的栅极和第二匪 OS晶体管 N2的栅极相连， 所述第二匪 OS 晶体管 N1的源极接地， 所述第二 NM0S晶体管 N2的漏极作为所述电流镜单元的电流输出端。 在其它实施方式中， 所述电流镜单元也可以为其它形式的 1 : 1的电流镜单元， 所述电流镜结 构与像素单元 100输出端相连的一端为其电流输入端， 另一端为其电流输出端。

本实施例中， 所述 V-I转换单元即为第一 PM0S晶体管 Pl。所述第一 PM0S晶体管 P1的漏 极为所述 V-I 转换单元的电流输出端， 与电流镜单元的电流输出端相连， 并连接到所述计数 单元 400的使能端 EN， 所述第一 PM0S晶体管 PI的源极接源电压， 本实施例中， 该源电压为 一高电平； 所述第一 PM0S晶体管 P1的栅极为电压输入端， 接入电压提供单元 200提供的单 调变化的电压信号。 在其它实施方式中， 所述 V-I转换单元也可以为匪 0S晶体管， 或其他可 将电压信号转换为电流信号的电路结构或芯片 模块。

本实施例中， 每一列像素单元 100对应的电流比较单元 300中的第一 PM0S晶体管 P1都 连接到同一作为电压提供单元 200的数模转化器 DAC上， 即由同一个数模转化器 DAC提供单 调变化的电压给所述第一 PM0S晶体管 Pl， 而每一列像素单元 100 (如图中第 j 列， 第 j+1 列， ……）都分别连接一列级电流比较单元 300， 即在读出过程中， 每一列被选中的像素单元 100可以并行地进行读出。

在本实施例中， 电压提供单元 200为数模转换器 DAC， 产生单调变化的电压信号 Vramp, 作为最佳实施例， 该单调变化的电压信号 Vramp 为单调增加的线性电压信号， 因此， 经 V-I 转换单元即第一 PM0S晶体管 P1转换为的单调变化的电流信号 Iramp为单调减小的线性电流 信号。而像素单元 100的读出电流信号 I (j)为固定值，并通过第一匪 0S晶体管 N1和第二匪 0S 晶体管 N2 组成的电流镜单元复制得到电流镜单元电流输 出端的电流信号 I (j) ' ， 且 I (j) = I (j) ' 。 具体的， 图 7所示的像素阵列读出电路的工作时序如图 8所示。

如图 8所示， 从 T0时刻开始， 对第 j列像素单元 100的读出信号——电流信号 I (j)进行 读出， 此时， 电压提供单元 200提供的单调变化电压信号 Vramp为最小值， 优选地， 单调变 化的电压信号 Vramp最小值为 0。 该单调变化的电压信号 Vramp在电流比较单元 300 (j)中通 过作为 V-I转换单元的第一 PM0S晶体管 P1转换为单调变化的电流信号 Iramp。此时， 所述单 调变化的电流信号 Iramp大于所述像素电流信号 I (j)， 因此图 7中的电流比较器模块 300 (j) 输出电压 Vc (j)为高电平， 同时第 j列对应的计数单元 400 (j)以时钟信号 CLK开始计数。 在 Tl时亥 lj， 单调变化的电流信号 Iramp等于第 j列像素单元 100读出的电流信号 I (j)， 即图 8中的 P点， 并且随后开始小于读出电流信号 I (j)， 此时 （T1时刻） 图 7中的电流比较 单元 300 (j)输出的电压信号 Vc (j)发生翻转， 变为低电平， 同时电流比较单元 300 (j)输出信 号 Vc (j)的翻转使得计数单元 400 (j)停止计数。此时，计数单元 400 (j)输出计数结果 Dout (j) 中的计数值 m就体现了第 j列的像素单元 100读出电流信号 I (j)的大小，所述计数值 m越大， 则表示第 j列像素单元 100读出的电流信号 I (j)越小，从而计数值 m就反应了该像素单元 100 的光照强度大小。

需要说明的是， 在上述工作过程中， 与实施例一相同， 为了确保电流比较单元 300 的输 出电压 Vc发生翻转，必须保证初始时刻单调变化的电� ��信号 Iramp。大于像素单元 100读出的 电流信号 I。通常情况下，基于半浮栅晶体管的像素单� � 100读出的电流信号 I不超过 100 μ Α， 因此， 只须第一 PM0S晶体管 P1的宽长比 W/L〉50， 电压提供单元 200输出的单调变化的电 压信号 Vramp变化范围为（TVDD，即可保证初始时刻单调 变化的电流信号 Iramp。〉I，且 Iramp 最小值为 0，必然小于像素单元 100读出的电流信号 I。因此，整个过程中， 电流比较单元 300 的输出电压 Vc必然出现一次翻转， 该翻转信号可适于计数单元 400终止计数， 并输出计数结 果 Dout。

作为可选实施例， 电压提供单元 200提供的电压信号 Vramp也可以是单调减小的， 如从 V _DD 单调减小至 0， 那么电流比较单元 300的输出电压 Vc也将必然出现一次翻转。 与上述的电 压信号 Vramp单调增加的情况不同之处仅在于， 电压提供单元 200提供的电压信号 Vramp单 调增加时电流比较单元 300的输出信号 Vc是从 X翻转为 Xbar (X的反向信号）， 而此时， 电 流比较单元 300的输出信号 Vc是从 Xbar翻转为 X。 该翻转同样适于计数单元 400终止计数， 并输出计数结果 Dout。 此时， 计数单元 400 (j)输出计数结果 Dout (j)中的计数值 m同样体现 了第 j列的像素单元 100读出电流信号 I (j)的大小， 但所述计数值 m越大， 则表示第 j列像 素单元 100读出的电流信号 I (j)越大。

在本实施例中， 每列像素单元 100都共用一个电流比较单元 300和一个计数单元 400， 所 述电流比较单元 300最简单的基本结构均仅包括 3个 M0S晶体管， 所述计数单元 400的结构 也很简单， 因而本实施例中提供的像素阵列读出电路的电 路面积较小， 且不需要采用结构复 杂功耗很大的 ADC模块， 从而降低了图像传感器芯片的设计复杂度和成 本， 并且功耗较低。

另外在本实施例中，每列像素单元 100都有各自对应的电流比较单元 300和计数单元 400， 因此可以实现并行读出， 提高了图像传感器的帧率。 实施例三

本实施例提供了一像素阵列读出电路， 本实施例中所述像素阵列类似实施例二。

继续参考图 5所示， 本实施例提供的像素阵列读出电路包括： 电压提供单元 200、 电流比 较单元 300和计数单元 400。每一列像素单元 100的输出端、一所述电压提供单元 200的输出 端分别与一所述电流比较单元 300的两输入端连接， 所述电流比较单元 300的输出端与所述 计数单元 400的使能端 EN连接。

具体如图 9所示， 本实施例提供的像素阵列读出电路与实施例二 的不同在于， 设所述像 素阵列有 n列像素， 则本实施例提供的所述像素阵列读出电路包括 ： 一个所述电流比较单元 300， 一个所述计数单元 400， n个选通晶体管 500和一个所述电压提供单元 200， n为整数且 n^2 ₀ 其中， 各所述选通晶体管 500连接在每列像素单元 100输出端和所述电流比较单元 300 之间， 所述电流比较单元 300中 V-I转换单元的电压输入端与所述电压提供单元 200的输出 端相连。

在本实施例中， 所述选通晶体管 500为第三 M0S晶体管， 该第三 M0S晶体管可以为 NM0S 晶体管， 也可以为 PM0S晶体管。 优选地， 本实施例中， 第三 M0S晶体管为匪 OS晶体管， 所 述第三 M0S晶体管的源极与所述每列像素的像素单元 100输出端相连， 所述第三 M0S晶体管 的漏极与所述电流镜单元的电流输入端相连， 所述第三 M0S 晶体管的栅极接入选通信号， 通 过选通信号控制对应列像素的选通与否。

以下结合图 9所示， 以像素阵列 PIXEL ARRAY中第 i行， 第 i+1行， 第 j列， 第 j+1列 的像素单元 100为例， 详细阐述本实施例提供的像素阵列读出电路的 结构和工作原理。

如图 9所示， 所述像素阵列 PIXEL ARRAY中每列像素的输出端都连接至一个选通晶� ��管 500， 所述选通晶体管 500为第三 M0S晶体管 N (j)、 N (j+1)， 作为列级的开关。 所述第三 M0S 晶体管的栅极连接列读出选通信号 Col (j)、 Col (j+1)， 而所有第三 M0S晶体管的源极相连接， 且连接到所述电流比较单元 300中电流镜单元的电流输入端。 所述电流比较单元 300为整个 像素阵列所共用， 同实施例二相似的， 所述电流比较单元 300包括第一匪 OS晶体管 Nl、第二 匪 0S晶体管 N2和第一 PM0S晶体管 Pl。 所述第一匪 0S晶体管 N1和所述第二匪 0S晶体管 N2 构成电流镜单元， 将由电流镜单元电流输入端输入的像素单元 100读出电流信号 I镜像为与 之相等的电流镜单元电流输出端电流信号 I ' 。所述第一 PM0S晶体管 P1的漏极为所述 V-I转 换单元的电流输出端， 连接到所述计数单元 400的使能端 EN， 所述第一 PM0S晶体管 P1的源 极接源电压， 本实施例中， 源电压为一高电平， 所述第一 PM0S晶体管 P1的栅极为 V-I转换 单元的电压输入端， 连接作为电压提供单元 200的数模转换器 DAC的输出端。 本实施例中， 在进行像素阵列的信号读出时， 所选像素单元 100逐列进行读出。 具体的， 图 9所示的所述像素阵列读出电路的工作时序如� � 10所示。

作为最佳实施例， 第三 M0S晶体管为匪 OS晶体管， 电压提供单元 200提供一线性增加的 电压信号 Vramp, 其该电压信号 Vramp的变化范围为 (TVDD， 其经 V_I转换单元转换为线性减 小的电流信号 Iramp。 假设从第 j列像素开始读出。 从 TO时刻开始， 第 j列的列读出选通信 号 Col (j)变为高电平 （第三 M0S晶体管为 PM0S晶体管时， col (j)变为低电平）， 选通第 j列 像素单元 100的读出电流信号 I (j)， 此时， 电压提供单元 200提供的单调变化的电压 Vramp 为最小值，在电流比较单元 300中通过第一 PM0S晶体管 P1转换为单调变化的电流信号 Iramp, 此时， 所述单调变化的电流信号 Iramp对应最大值， 且大于所述像素单元 100读出电流信号 I (j)， 因此， 图 9中的电流比较器单元 300输出电压 Vc (j)为高电平， 同时计数单元 400以时 钟信号 CLK开始计数。

直到 T1时刻， 单调变化的电流信号 Iramp等于读出电流信号 I (j)， 即图 10中的 Q点， 并且随后开始小于读出电流信号 I (j)， 此时图 9中的电流比较器单元 300输出信号 Vc (j)发 生翻转， 变为低电平， 同时， 电流比较单元 300输出信号 Vc (j)的翻转使得计数单元 400停止 计数。 此时， 计数单元 400输出的计数结果 Dout (j)中的计数值 ml就反应了第 j列像素单元 读出电流信号 I (j)的大小。 在本实施例中， 计数值 ml越大， 则表示读出电流信号 I (j)越小， 从而计数值 ml就反应了该像素单元 100的光照强度大小。 至此完成了第 j列像素的读出。

需要说明的是， 作为可选实施例， 电压提供单元 200提供一单调减小的电压信号 Vramp, 且该电压信号 Vramp的变化范围为 V _DD 〜0， 其经电流比较单元 300中 V-I转换单元转换为单调 增大的电流信号 Iramp。 此时， 电流比较单元 300输出信号 Vc (j)的翻转情况与上述实施例相 反， 且计数单元 400输出的计数结果 Dout (j)中的计数值 ml越大， 则表示读出电流信号 I (j) 越大。

然后，选通信号 Col (j+1)控制选通第 j+1列像素，对第 j+1列像素的读出电流信号 I (j+1) 进行读出， 如图 10所示的 T2〜T3时刻， 重复上述的操作， 完成第 j+1列的读出， 最终可以类 似地得到第 j+1列的计数值 m2。

在本实施例中， 整个像素阵列共用一个电流比较单元 300和一个计数单元 400， 所述电流 比较单元 300最简单的电路结构仅包括 3个 M0S晶体管， 所述计数单元 400的结构也很简单， 因此读出电路面积非常小， 且读出电路不包括 ADC模块， 因此功耗也有所降低， 从而降低了 图像传感器芯片的设计复杂度和制造成本。

需要特别指出的是， 上述实施例一、 实施例二、 实施例三还包括与像素单元及像素阵列 对应的电源管理模块以及后续对读出信号进行 处理所需的片上图像处理电路及相关算法模 块， 此均为本领域技术人员所熟知的技术手段， 在此不作赘述。

综上所述， 本发明所提出的基于半浮栅晶体管的像素阵列 读出电路具有功耗低， 结构简 单的特点， 舍去了传统针对半浮栅晶体管等电流信号作为 读出信号的像素单元及像素阵列读 出电路中的 ADC模块， 降低了读出电路的复杂度和电路面积， 从而降低了图像传感器芯片的 设计成本和制造成本。 所以， 本发明有效克服了现有技术中的种种缺点而具 高度产业利用价 值， 特别针对大面阵、 高分辨率的 CMOS图像传感器而言， 具有更高的填充因子、 更高的集成 度以及更低的功耗， 大大提高了芯片性能。

上述实施例仅例示性说明本发明的原理及其功 效， 而非用于限制本发明。 任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下 ， 对上述实施例进行修饰或改变。 因此， 举凡 所属技术领域中具有通常知识者在未脱离本发 明所揭示的精神与技术思想下所完成的一切等 效修饰或改变， 仍应由本发明的权利要求所涵盖。