본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 장치에 구비되는 패널(Panel)의 전극 및 광차단부 구조에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된

격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacu㎛ Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.

일반적인 플라즈마 디스플레이 패널의 경우 상부기판에 스캔 전극 및 서스테인 전극이 형성되어 있으며, 상기 스캔 전극 및 서스테인 전극은 패널의 개구율 확보를 위해 고가의 ITO(Indi㎛ Tin Oxide)로 이루어진 투명 전극과 버스 전극이 적층된 구조를 가진다. 최근에는 제조 비용을 줄이면서 사용자가 시청하는데 충분한 시감 특성 및 구동 특성 등을 확보할 수 있는 플라즈마 디스플레이 패널을 제조하는데 주안점을 두고 있다.

본 발명은 플라즈마 디스플레이 장치에 관한 것이다. 그 플라즈마 디스플레

이 장치는, 패널의 격벽 상에 형성된 블랙 매트릭스가 분리된 구조를 가지거나, 홈이 형성된 구조를 가지는 것을 특징으로 한다. 다른 일실시예에서는 플로팅 전극이 분리된 구조를 가진다.

본 발명에 따른 플라즈마 디스플레이 장치에 의하면, ITO(Indium Tin Oxide)로 이루어진 투명 전극을 제거하여 플라즈마 디스플레이 패널의 제조 원가를 감소시킬 수 있으며, 돌출 전극을 이용해 방전 효율 및 디스프레이 영상의 휘도를 향상시킬 수 있다. 또한, 패널의 격벽 상에 형성되는 블랙 매트릭스의 구조를 변경함에 의해, 패널 상부 기판의 불량 발생을 감소시킴과 동시에 제조 공정을 단순화할 수 있다.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.

도 2 는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도면이다.

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호의 파형에 대한 일실시예를 나타내는 타이밍도이다.

도 5 내지 도 12는 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 나타내는 단면도이다.

도 13 내지 도 17은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 나타내는 단면도이다.

도 18 내지 도 20은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 나타내는 단면도이다.

도 21 내지 도 26은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 나타내는 단면도이다.

도 27은 본 발명에 따른 플라즈마 디스플레이 패널의 방전 개시 전압 측정 결과를 나타내는 그래프이다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다.

도 1을 참조하면, 플라즈마 디스플레이 패널은 소정의 간격을 두고 합착되는 상부패널(10)과 하부패널(20)을 포함한다.

상부패널(10)은 상부기판(11)상에 쌍을 이루며 형성되는 유지전극쌍(12, 13)을 포함한다. 유지전극쌍(12, 13)은 그 기능에 따라 스캔전극(12)과 서스테인전극(13)으로 구분된다. 유지전극쌍(12, 13)은 방전 전류를 제한하며 전극 쌍간을 절연시켜주는 상부유전체층(14)에 의해 덮혀지고, 상부유전체층(204) 상면에는 보호막층(15)이 형성되어, 가스 방전 시에 발생되는 하전입자들의 스퍼터링으로부터 상부유전체층(14)을 보호하고, 2차 전자의 방출효율을 높이게 된다.

상부기판(11), 하부기판(21) 및 격벽(22) 사이에 마련된 방전 공간에는 방전 가스가 주입된다. 상기 방전 가스에는 크세논(Xe)이 10% 이상 포함되는 것이 바람직하다. 상기 크세논(Xe)이 상기와 같은 혼합비를 가지고 방전 가스에 포함되는 경우, 플라즈마 디스플레이 패널의 방전/발광효율 및 휘도가 향상시킬 수 있다.

하부패널(20)은 하부기판(21)상에 복수 개의 방전공간 즉, 방전셀을 구획하는 격벽(22)이 형성된다. 또한, 어드레스전극(23)이 유지전극쌍(22, 23)에 교차하는 방향으로 배치되고, 하부유전체층(25)과 격벽(22)의 표면에는 가스방전시 발생된 자외선에 의해 발광되어 가시광이 발생되는 형광체(24)가 도포된다.

이때, 격벽(22)은 어드레스전극(23)과 나란한 방향으로 형성된 세로격벽(22a)과, 어드레스전극(23)과 교차하는 방향으로 형성된 가로격벽(22b)으로 구성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.

또한, 본 발명에 따른 플라즈마 디스플레이 패널에서, 유지전극쌍(12, 13)은 불투명한 금속 전극만으로 이루어질 수 있다다. 즉, 종래의 투명전극 재질인 ITO는 사용하지 않을 수 있으며, 종래의 버스전극의 재질인 은(Ag), 구리(Cu) 또는 크롬(Cr)등을 사용하여 유지전극쌍(12, 13)을 형성할 수 있다. 즉, 본 발명에 따른 플라즈마 디스플레이 패널의 유진전극쌍(12, 13) 각각은 종래의 ITO전극을 포함하지 아니하고, 버스전극 하나의 단일층(one layer)으로 이루어질 수 있다.

예컨대, 본 발명의 실시에에 따른 유지전극쌍(12, 13) 각각은 은으로 형성되는 것이 바람직하며, 은(Ag)은 감광성 성질을 갖는 것이 바람직하다. 또한, 본 발명의 실시예에 따른 유지전극쌍(12, 13) 각각은 상부기판(11)에 형성되는 상부유전체층(14) 또는 하부유전체층(14)보다 색이 더 어둡고, 빛의 투과도가 더 낮은 성질을 가질 수 있다.

상기 방전셀은 R(Red), G(Green), B(Blue) 각각의 형광체층(24)은 폭(pitch)이 서로 동일한 대칭 구조이거나, 폭(pitch)이 서로 상이한 비대칭 구조일 수 있다. 방전셀이 비대칭 구조를 가지는 경우, R(Red) 셀의 폭 < G(Green) 셀의 폭 < B(Blue) 셀의 폭의 크기 순을 가지도록 할 수 있다.

도 1에 도시된 바와 같이, 하나의 방전셀 내에 유지 전극(12, 13)이 각각 복수 개의 전극 라인으로 형성될 수 있다. 즉, 제1 유지 전극(12)이 두 개의 전극 라인(12a, 12b)으로 형성되고, 제2 유지 전극(13)이 방전셀의 중심을 기준으로 제1 유지 전극(12)과 대칭하여 배열되며 두 개의 전극 라인(13a, 13b)으로 형성될 수 있다.

상기 제1, 2 유지 전극(12, 13)은 각각 스캔 전극과 서스테인 전극인 것이 바람직하다. 이는 불투명한 유지 전극 쌍(12, 13)을 사용함에 따른 개구율과 방전 확산 효율을 고려한 것이다. 즉, 개구율을 고려하여 좁은 폭을 갖는 전극 라인을 사용하는 한편, 방전 확산 효율을 고려하여 복수 개의 전극 라인을 사용한다. 이때, 전극 라인의 개수는 개구율과 방전 확산 효율을 동시에 고려하도록 하여 결정할 수 있다.

도 1에 도시된 구조는 본 발명에 따른 플라즈마 패널의 구조에 대한 일실시예에 불과하므로, 본 발명은 도 1에 도시된 플라즈마 디스플레이 패널 구조에 한정되지 아니한다. 예컨대, 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(11)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM)가 상부 기판(11) 상에 형성될 수 있으며, 상기 블랙 매트릭스는 분리형 및 일체형 BM 구조가 모두 가능하다.

또한, 도 1에 도시된 패널의 격벽 구조는 세로격벽(22a)과 가로격벽(22b)에 의해 방전셀이 폐쇄 구조를 가지는 클로즈 타입(Close Type)을 나타내고 있으나, 세로격벽만을 포함하는 스트라이프 타입(Stripe Type) 또는 세로격벽 상에 소정의 간격을 가지고 돌출부가 형성된 피쉬본(Fish Bone) 등의 구조도 가능하다.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호에 대한 일실시예를 타이밍도로 도시한 것이다.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다.

한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.

상기 어드레스 구간동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.

본 발명에 따른 일실시예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

도 5 내지 도 12는 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 형성된 전극 구조에 대한 실시예들을 단면도로 도시한 것으로, 도 1에 도시된 플라즈마 디스플레이 패널 중 하나의 방전셀에 형성되는 유지 전극 쌍(12, 13)의 구조만을 간략하게 도시한 것이다.

도 5를 참조하면, 본 발명의 일실시예에 따른 유지 전극(110, 120)은 기판상에 방전셀의 중심을 기준으로 대칭되게 쌍을 이루며 형성된다. 유지 전극(110, 120) 각각은 방전셀을 가로지르는 적어도 두 개의 전극 라인(111, 112, 121, 122) 및 방전셀의 중심에 가장 가까운 전극 라인(112, 121)에 연결되며 상기 방전셀의 중심 방향으로 돌출되는 두개의 돌출 전극(114, 115, 124, 125)을 포함할 수 있다.

또한, 상기 유지 전극(110, 120) 각각은 상기 두 개의 전극 라인(111과 112, 121과 122)을 연결하는 연결 전극(113, 123)을 더 포함할 수 있다.

전극 라인들(111, 112, 121, 122)은 방전셀을 가로지르며, 플라즈마 디스플레이 패널의 일 방향으로 연장된다. 본 발명의 일실시예에 따른 전극 라인은 개구율을 항상시키기 위해 폭을 좁게 형성한다. 또한, 방전 확산 효율을 향상시키기 위해 복수개의 전극 라인(111, 112, 121, 122)을 사용하되, 개구율을 고려하여 전극 라인의 개수를 결정하는 것이 바람직하다.

돌출 전극(114, 115, 124, 125)은 플라즈마 디스플레이 패널 구동시 방전 개시 전압을 낮춘다. 즉, 서로 인접하게 형성된 돌출 전극(111, 112, 121, 122) 사이에는 낮은 방전 개시 전압에도 방전이 개시되므로 플라즈마 디스플레이 패널의 방전 개시 전압을 낮출 수 있다. 여기서, 방전 개시 전압은 유지 전극 쌍(110, 120) 중 적어도 어느 하나의 전극에 펄스를 공급할 때, 방전이 시작되는 전압 레벨을 의미할 수 있다.

연결 전극(113, 123)은 돌출 전극들(111, 112, 121, 122)을 통해 개시된 방전이 방전셀의 중심에서 먼 전극 라인(111, 122)까지의 쉽게 확산 되도록 돕는다.

상기한 바와 같이, 돌출 전극(111, 112, 121, 122)에 의해 방전 개시 전압을 감소시키고, 연결 전극(113, 123) 및 복수의 전극 라인들(111, 112, 121, 122)을 이용해 방전 확산 효율을 증가시킴으로써, 전체적으로 플라즈마 디스플레이 패널의 발광 효율을 향상시킬 수 있다. 그에 따라, 플라즈마 디스플레이 패널의 휘도를 감소시키지 아니하고 ITO 투명 전극을 제거할 수 있다.

도 6을 참조하면, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가할 수록 패널의 개구율은 증가하나 방전 확산 효율이 감소될 수 있으며, 방전을 발생시키는 두 돌출 전극(114, 124) 사이의 간격(d2)가 증가하는 경우 방전 개시 전압이 증가할 수 있다.

다음의 표 1은 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)과 돌출 전극(114, 124) 사이의 간격(d2)의 변화에 따라 방전 개시 전압을 측정한 결과이다. 방전셀의 크기가 제한되어 있으므로, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가함에 따라 돌출 전극(114, 124) 사이의 간격(d2)은 감소할 수 있다.

표 1

도 27은 상기 표 1의 측정 결과에 따라 d1/d2와 방전 개시 전압 사이의 관계를 도시한 것이다.

표 1 및 도 27을 참조하면, d1/d2가 감소함에 따라 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 감소하여 방전 확산 효율이 향상되고, 그에 따라 d1이 d2의 4.6배일때 방전 개시 전압이 180V 이하로 감소되게 된다.

그러나, d1/d2가 1.8배를 초과하는 경우, 돌출 전극(114, 124) 사이의 간격(d2)의 증가에 따라 방전 개시 전압이 급격히 증가하여 187V 이상으로 증가하게 된다.

따라서 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 돌출 전극(114, 124) 사이의 간격(d2)의 1.8배 내지 4.6배일 때, 방전 개시 전압을 약 180V의 낮은 전압으로 안정되게 감소시킬 수 있다.

또한, 패널의 개구율을 확보하여 디스플레이 영상의 휘도 저하를 방지하고 방전셀의 전 영역에서 방전이 고르게 발생할 수 있도록 하기 위해, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 돌출 전극(114, 124) 사이의 간격(d2)의 2.1배 내지 2.8배일 수 있다.

돌출 전극(114, 124)의 길이가 50㎛ 내지 100㎛라고 가정하면, 상기 표 1의 측정 결과에 따라 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 서로 다른 두 유지 전극 라인(112, 121) 사이 간격(d4)의 0.6배 내지 1.5배일 때, 방전 개시 전압을 약 180V의 낮은 전압으로 안정되게 감소시킬 수 있다.

한편, 돌출 전극(114, 124) 사이의 간격(d2)이 일정하다고 가정할 때, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)과 전극 라인(111)과 격벽(100) 사이의 간격(d3)은 반비례하는 관계일 수 있다. 상기한 바와 같이 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가하는 경우 방전셀의 방전 발생 영역이 넓어지나 방전 확산 효율은 감소할 수 있다.

방전셀의 일부 영역에서만 방전이 발생하는 경우, 디스플레이 영상에 얼룩 무늬의 화질 저하가 생길 수 있다.

따라서 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 전극 라인(111)과 격벽(100) 사이의 간격(d3)의 1배 내지 1.7배일 때, 방전셀의 전 영역에서 방전이 고르게 발생할 수 있도록 하여 디스플레이 영상에서 발생하는 화질 저하를 감소시킬 수 있다.

도 7을 참조하면, 서로 인접한 두 전극 라인(111, 112)의 폭(b1, b2)이 서로 상이할 수 있다.

어드레스 방전에 의해 두 전극 라인(111, 112)에 형성되는 벽전하량이 상이한 경우 서스테인 방전 시 발생하는 광의 량이 두 전극 라인(111, 112)의 위치에 따라 상이해질 수 있으며, 그에 따라 디스플레이 영상에 얼룩 무늬의 화질 저하가 생길 수 있다.

예를 들어, 두 전극 라인(111, 112) 중 방전셀의 외곽에 위치하는 전극 라인(111)은 확산되는 방전에 의해 벽전하가 형성되므로, 방전셀의 중심에 인접한 전극 라인(112)보다 어드레스 방전에 의해 형성되는 벽전하량이 작을 수 있다. 따라서 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)을 방전셀의 중심에 인접한 전극 라인(112)의 폭(b2)보다 크게 함으로써, 두 전극 라인(111, 112)에 형성되는 벽전하량을 균일하게 할 수 있다.

상기와 같이, 두 전극 라인(111, 112)에 형성되는 벽전하량을 균일하게 함으로써, 방전셀의 전 영역에서 방전이 고르게 발생할 수 있도록 하여 디스플레이 영상에서 발생하는 화질 저하를 감소시킬 수 있다.

다음의 표 2는 서로 인접한 두 전극 라인(111, 112)의 폭(b1, b2)의 변화에 따라 디스플레이 영상의 얼룩 무늬 발생 여부 및 휘도를 측정한 결과이다.

표 2

표 2를 참조하면, 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 44㎛ 이상일때 디스플레이 영상에 얼룩 무늬와 같은 화질 저하가 발생하지 아니한다.

그러나, 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 80㎛를 초과하는 경우, 디스플레이 영상의 휘도가 460cd/m2 이하로 급격히 감소한다.

따라서 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 방전셀의 중심에 인접한 전극 라인(112)의 폭(b2)의 1.1배 내지 2배일 때, 디스플레이 영상의 화질 저하를 방지함과 동시에 휘도를 개선할 수 있다.

또한, 방전 확산 효율을 크게 감소시키지 아니하고 방전셀의 외곽에 위치하는 전극 라인(111)에 형성되는 벽전하량을 증가시켜 두 전극 라인(111, 112)에 형성되는 벽전하량을 균일하기 위해, 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 방전셀의 중심에 인접한 전극 라인(112)의 폭(b2)의 1.15배 내지 1.5배일 수 있다.

상기 표 1을 참조하여 설명한 바와 같이 서로 인접한 두 전극 라인(111, 112) 사이 간격(d1)은 180㎛ 내지 230㎛일 수 있고, 상기 표 2를 참조하여 설명한 바와 같이 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)은 44㎛ 내지 80㎛일 수 있으므로, 서로 인접한 두 전극 라인(111, 112) 사이 간격(d1)은 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)의 2.25배 내지 5.2배일 수 있다.

상기한 바와 같은 이유로, 방전셀의 하측에 위치하는 서로 인접한 두 전극 라인(121, 122)의 폭(c1, c2)은 상기한 범위 내에서 서로 상이한 값을 가질 수 있다.

도 8을 참조하면, 전극 라인들(212, 221)로부터 돌출되는 돌출 전극(214, 215, 224, 225)은 전극 라인들(212, 221)과 연결되는 하단 폭이 상단 폭과 상이할 수 있다. 그에 따라, 외부 충격등에 의해 돌출 전극(214, 215, 224, 225)이 전극 라인들(212, 221)로부터 분리되어 플라즈마 디스플레이 패널이 손상되는 것을 방지할 수 있다.

상기와 같은 돌출 전극(214, 215, 224, 225) 구조에 의해, 돌출 전극(214,215, 224, 225) 사이에서 방전이 발생할 수 있는 표면적을 증가시켜 방전 효율을 향상시킬 수 있다.

다음의 표 3은 돌출 전극(214)의 하단 폭(w1)의 변화에 따라 전극 손상 여부 및 디스플레이 영상의 얼룩 무늬 발생 여부를 측정한 결과이다.

표 3

표 3을 참조하면, 돌출 전극(214)의 하단 폭(w1)이 20㎛일 때 외부 압력 등에 의한 돌출 전극의 손상이 발생하지 아니하며, 돌출 전극(214)의 하단 폭(w1)이 135㎛를 초과하는 경우에는 인접한 돌출 전극들(214, 224) 간의 간격이 불균일하여 디스플레이 영상에서 세로 방향의 얼룩 무늬가 발생한다.

따라서 돌출 전극(214)의 하단 폭(w1)이 상단 폭(w2)의 0.7배 내지 4.5배일 때, 돌출 전극의 손상을 방지함과 동시에 디스플레이 영상의 화질 저하를 감소시킬 수 있다.

그와 더불어, 방전 개시 전압을 감소시키고 방전 확산 효율을 향상시키기 위해, 돌출 전극(214)의 하단 폭(w1)은 상단 폭(w2)의 2배 이상일 수 있다.

또한, 서로 인접한 두 돌출 전극(214, 215)의 하단 사이 간격이 돌출 전극(214)의 하단 폭(w1)의 0.9배 내지 2배일 때, 패널의 개구율을 확보함과 동시에 방전셀 전 영역에서 고르게 방전이 발생할 수 있도록 할 수 있다.

또한, 도 10 및 도 11에 도시된 바와 같이 돌출 전극(216, 217, 218, 219)의 경사면의 단면 형상을 곡선 형태로 함으로써, 방전을 위한 돌출 전극(216, 217, 218, 219)의 표면적을 증가시켜 방전 효율을 향상시킬 수 있다.

도 12를 참조하면, 패널의 개구율을 향상시키기 위해 블랙 매트릭스(330, 340)가 격벽(300) 상에 형성될 수 있으며, 블랙 매트릭스(330, 340)의 폭(a1)이 격벽(300)의 폭(a2)보다 작을 수 있다.

또한, 패널의 개구율 향상과 동시에 디스플레이 영상의 명실 콘트라스트를 향상시키기 위해, 블랙 매트릭스(330, 340)의 폭(a1)은 격벽(300)의 폭(a2)의 0.5배 이상일 수 있다.

한편, 격벽 상에 형성되는 블랙 매트릭스(330, 340)와 패널의 상부기판에 형성되는 전극(310, 320)은 동시 노광 또는 소성될 수 있으며, 그로 인해 패널 제조 공정을 단순화하고 공정에 소모되는 시간을 감소시킬 수 있다.

그러나, 도 12에 도시된 바와 같은 구조를 가지는 전극(310, 320)과 블랙 매트릭스(330, 340)를 동시 노광하는 경우, 외곽의 전극 라인(311, 322)과 블랙 매트릭스(330, 340)가 서로 단락(short)되는 등 전극 패널 형성에 어려움이 있을 수 있다.

본 발명에 따른 플라즈마 디스플레이 장치는 상부기판; 상기 상부기판에 형성되는 제1 전극 및 제2 전극;

상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판에 형성되는 제3 전극 및 격벽;을 포함하고, 상기 상부기판에 형성되는 제1,2 블랙 매트릭스는 동일직선 상에 서로 분리되어 형성되는 것을 특징으로 한다.

도 13 내지 도 17은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 나타내는 단면도이다.

도 13을 살펴보면, 제1 블랙 매트릭스와 제2 블랙 매트릭스를 포함하는 복수의 블랙 매트릭스는 동일직선 상에 라인 패턴을 형성하며 서로 분리되어 있다. 따라서 개별 블랙 매트릭스가 이물 등의 영향으로 전기적으로 도통되더라도 다른 블랙 매트릭스에는 영향을 미치지 않는다. 블랙 매트릭스가 분리되어 배치되는 형태는 문장에서 쓰이는 '-' 기호가 연속적으로 배열되는 형태와 유사하므로 본 발명에 따른 복수의 블랙 매트릭스 구조를 대쉬형 블랙 매트릭스(dash type BM)로 명명할 수 있다.

제1 전극(210), 제2 전극(220)과 상기 라인(line) 패턴은 평행하게 나란히 형성될 수 있다. 즉, 상기 제1,2 블랙 매트릭스는 상기 제1 전극 및 제2 전극과 평행한 방향으로 형성될 수 있다.

한편, 블랙 매트릭스는 불필요한 방전영역을 광학적으로 차폐하여 컨트라스트를 향상시키기 위한 것으로서, 낮은 투과율과 낮은 반사율을 가져야하기 때문에 저융점유리에 블랙의 산화물을 혼합한 재질 또는 코발트(Co)계 산화물, 크롬(Cr)계 산화물, 망간(Mn)계 산화물, 구리(Cu)계 산화물, 철(Fe)계 산화물, 카본(C)계 산화물 중 적어도 하나를 포함하는 재질로 구성될 수 있고, 스크린 인쇄법 또는 감광성 페이스트법에 의해 형성된다.

블랙 매트릭스가 먼저 인쇄, 노광 등의 공정으로 형성 되고 다시 별도의 공정에서 전극이 형성되나, 패널 제조 공정에 소모되는 시간을 감소시키고 제조 공정을 보다 용이하게 하기 위해, 노광 공정을 통합하여 패널의 상부기판에 버스 전극 및 블랙 매트릭스를 동시에 노광하여 소성할 수 있다.

상기와 같이 전극과 블랙 매트릭스를 동시 노광하여 소성시키는 경우, 전극과 블랙 매트릭스가 단락(short)되는 문제가 발생할 수 있다. 전극과 블랙 매트릭스간 단락(short)이 발생하면, 블랙 매트릭스들은 서로 연결되어 있으므로 전 액티브(active) 영역의 가로길이에 해당하는 한줄의 밝은 띠가 육안으로 관찰된다. 따라서 화상 품질에 심각한 악영향을 주게된다.

또한, 동시 노광시 전극과 블랙 매트릭스의 단락(short)을 방지하기 위하여 버스 전극의 구조를 축소하는 경우 방전효율이 감소하고, BM의 폭을 감소시키는 경우 명암비, 반사율 특성이 악화되는 문제점이 있었다.

본 발명에 따르면 제1,2 블랙 매트릭스는 분리되어 있으므로 어느 하나의 블랙 매트릭스에서 단락이 발생하더라도 해당 블랙 매트릭스 영역만 단락될 뿐 다른 블랙 매트릭스에는 영향을 주지 않으므로 밝은 줄무늬 띠는 발생하지 않는다. 또한, 버스 전극 및 BM의 폭을 변경하지 않아도 되므로 동시 노광 공정을 활용하여 공정 축소, 생산 단가 감소의 효과가 있으며, 반사율, 명암비, 효율면에서도 동등한 수준의 품질을 보인다.

하기의 표 4는 연결구조의 일반 형태의 BM과 1, 5, 10 픽셀 단위의 크기로 형성된 dash BM의 반사율을 비교한 실험 데이터이다. 여기서 SCI는 직접 반사율, SCE는 간접 반사율을 나타내며 실험은 ITO 전극이 없는 ITO-less 모델에서 측정되었으며 실험에 사용된 ITO-less 모델은 간접반사율(SCE) 20이하로 관리된다.

표 4

상기의 표 4를 살펴보면 각 반사율 측정조건 모두 간접반사율(SCE) 20이하로 품질 조건을 만족하며, 반사율에서 유의차는 없었다. 세부적인 수치 차이는 dash BM 구조에 의한 차이보다 패널 균일도(panel uniformity)에 의한 영향이 더 크다.

또한 본 발명의 복수의 블랙 매트릭스들은 1 셀(cell) 또는 1 픽셀 내지 수 픽셀(pixel) 단위로 대쉬(dash) 형태의 블랙 매트릭스들로 구성될 수 있다. 셀 또는 픽셀 단위로 색과 광이 발생하거나 표현되므로 그 단위를 기준으로 구성하여 광발생 단위와 광이 인접 셀 또는 픽셀로 누설되는 것을 같이 관리할 수 있다.

상기 제1,2 전극은 버스 전극일 수 있다, 즉 ITO 전극이 제거될 수 있다.

상기 제1 블랙 매트릭스 또는 상기 제2 블랙 매트릭스의 길이는 하나의 셀의 가로길이의 정수배 일 수 있다. 셀의 크기는 플라즈마 디스플레이 패널의 해상도 등 다른 조건의 의해서 변경 가능하고, 통상적으로 1 픽셀은 3개의 셀로 구성되나 셀의 개수는 변경 가능하다. 상기 복수의 블랙 매트릭스들은 1 셀(cell) 또는 1 픽셀 내지 수 픽셀(pixel) 단위에 대응하는 크기를 가지는 대쉬(dash) 형태의 블랙 매트릭스들로 구성될 수 있다. 본 발명에서 블랙매트릭스의 길이는 장축 길이를 의미하고, 폭은 장축 길이에 비해 짧은 단축 길이를 의미한다. 셀의 가로 길이는 방전 공간의 가로 길이 또는 가로격벽을 포함한 길이로 정의될 수 있다.

도 13은 1 픽셀에 대응되는 길이(d1)를 가지는 dash BM의 구조를, 도14는 1 셀 단위에 대응되는 길이(d2)를 가지는 dash BM의 구조를 각각 보여준다.

본 발명의 상기 제1,2 블랙 매트릭스는 서로 다른 길이를 가지도록 구성될 수 있다. 도 13과 도 14는 각각 일정한 길이를 가지는 블랙 매트릭스의 라인 패턴을 도시하였으나, 각각 다른 길이를 가지는 복수의 블랙 매트릭스로 라인 패턴을 형성할 수 있다. 잔락의 위험 정도 등에 따라서 예를 들면, 패널의 좌, 우측면부는 d2, 패널의 중심부는 d1의 길이를 가지도록 구성할 수도 있을 것이다.

본 발명에 따른 플라즈마 디스플레이 장치는 상기 제1,2 블랙 매트릭스 사이의 간격(g)은 30㎛ 내지 50㎛인 것이 보다 바람직하다. 만약 제1,2 블랙 매트릭스 사이의 간격(g)이 30㎛보다 작다면 공정상 편차에 의해 상기 제1,2 블랙 매트릭스가 전기적으로 연결될 위험이 있으며, 50㎛보다 크다면, 광이 누설되어 명암비가 감소될 수 있다.

화면의 해상도와 가로 픽셀 수, 대쉬(dash) 형태의 블랙 매트릭스의 분리 단위 등에 따라서 변경될 수 있으나, 픽셀에 대응하여 블랙 매트릭스를 분리한 경우를 살펴보면 종래의 얼룩의 1920분의 1 내지 850 분의 1로 단락에 의한 얼룩이 감소될 수 있다. 해상도가 더 커질수록 픽셀 수는 증가하고 얼룩 감소율은 점점 커진다. 이로써, 육안 관찰이 거의 불가능한 수준으로 화상 품질을 개선할 수 있다.

제1 블랙 매트릭스(BM1) 또는 제2 블랙 매트릭스(BM2)는 상기 하부기판에 상기 제3 전극과 교차하는 방향으로 형성된 가로 격벽과 중첩되도록 형성될 수 있다. 블랙 매트릭스는 불필요한 방전영역을 광학적으로 차폐시키고 콘트라스트 비를 향상시킨다. 가로 격벽은 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지하는 기능을 하므로, 블랙 매트릭스가 가로 격벽과 중첩되는 위치에 형성됨으로써 빛이 인접 방전셀로 누설되는 것을 보다 더 효과적으로 방지할 수 있다.

또한, 패널의 개구율을 향상시키기 위해 블랙 매트릭스의 폭이 격벽의 폭보다 작을 수 있다.

도 15는 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 및 블랙 매트릭스 구조에 대한 실시예들을 나타내는 도면이다.

제3 블랙 매트릭스(BM3)는 상기 하부기판에 상기 제3 전극과 교차하는 방향으로 형성된 가로 격벽과 중첩되도록 상기 상부기판에 형성될 수 있다.

이 경우에 상기 가로 격벽에 인접한 두 방전셀에는 상기 제1,2 전극이 상기 가로 격벽을 중심으로 대칭되도록 도 15와 같이 배치될 수 있다. 가로격벽을 중심으로 상하로 인접한 방전셀들을 살펴보면 상측으로부터 제1 전극(210), 제2 전극(220), 제2 전극(220), 제1 전극(210)의 순서로 배치될 수 있다.

상기 가로 격벽에 인접한 제2 전극(220)은 서스테인 전극일 수 있다. 서스테인 전극은 통상적으로 공통전극으로 구성되므로, 서스테인 전극간의 단락 위험은 스캔 전극 간의 단락, 스캔 전극과 서스테인 전극간의 단락과는 다르다. 따라서, 스캔 전극 측에 인접한 제1 블랙 매트릭스(BM1), 제2 블랙 매트릭스(BM2)는 동일 라인 상에 분리되어 형성하고, 서스테인 전극들의 사이에 위치하는 제3 블랙 매트릭스(BM3)는 분리시키지 않고 일직선으로 형성하여 보다 많은 공간을 차폐하여 콘트라스트를 향상시키도록 할 수 있다.

도 16에 도시된 바와 같이 상부기판의 전극(310, 320)이 외곽의 전극 라인(311, 322)으로부터 그에 인접한 가로 격벽 방향으로 돌출된 제2 돌출 전극(316, 326)을 포함하는 경우, 동시 노광시 제2 돌출 전극(316, 326)과 블랙 매트릭스(330, 340)가 단락되어 패널 구동에 오류가 발생할 수 있다.

본 발명에 따른 플라즈마 디스플레이 장치의 경우, 가로 격벽 상에 형성된 블랙 매트릭스(331, 332)는 가로 격벽의 중앙 부분에서 분리된 구조를 가질 수 있으며, 그로 인해 상부기판의 전극들(310, 320)의 패턴 형성을 용이하게 할 수 있고, 상부기판의 전극들(310, 320)과 블랙 매트릭스(330, 340)가 단락되는 것을 방지할 수 있다.

도 16은 본 발명에 따른 플라즈마 디스플레이 장치의 상부 기판에 형성된 블랙 매트릭스 구조에 대한 일실시예를 단면도로 도시한 것이다.

도 16을 참조하면, 제2 돌출 전극(316, 326)은 제1 돌출 전극(314, 315, 324, 325) 사이에서 발생한 방전이 방전셀의 상하 외곽 부분까지 확산되도록 하여, 방전 효율을 향상시켜 디스플레이 영상의 휘도를 증가시킬 수 있다.

또한, 블랙 매트릭스(331, 332)는 가로 격벽 중 제2 돌출 전극(316)의 가상의연장선(점선으로 표시됨)과 중첩되는 제1 영역(350)을 사이에 두고 분리된 구조를 가질 수 있다. 그에 따라 동시 소성시 가로 격벽 상의 블랙 매트릭스(331, 332)와 제2 돌출 전극(316)이 단락되는 것을 방지할 수 있다.

도 17을 참조하면, 동시 소성시 가로 격벽 상의 블랙 매트릭스(331, 332)와 제2 돌출 전극(316)이 단락되는 것을 효과적으로 방지하기 위해, 서로 분리된 두 블랙 매트릭스(331, 332) 사이의 간격(e1)은 제2 돌출 전극(316)의 폭(e2)보다 큰 것이 바람직하다.

다만, 두 블랙 매트릭스(331, 332) 사이의 간격(e1)이 증가할 수록 디스플레이 영상의 콘트라스트가 저하될 수 있으며, 제2 돌출 전극(316)의 폭(e2)이 감소할 수록 방전 확산의 효율이 감소할 수 있다.

따라서 디스플레이 영상의 콘트라스트를 크게 저하시키지 아니하고 방전 확산 효율 및 전극 패턴 형성의 용이성을 개선하기 위해, 서로 분리된 두 블랙 매트릭스(331, 332) 사이의 간격(e1)은 제2 돌출 전극(316)의 폭(e2)의 1.4배 내지 2.1배인 것이 바람직하다.

도 18 내지 도 20은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 나타내는 단면도이다.

도 18은 본 발명에 따른 플라즈마 디스플레이 패널의 상판 패널 구조에 대한 실시예를 개략적으로 나타내는 단면도이다. 도 18에 도시된 바와 같이, 상부기판(500) 상에 블랙 매트릭스들(391, 394)과 블랙 매트릭스들(392, 393, 395)이 형성되어 있다.

가로격벽(미도시)에 중첩되도록 형성된 블랙 매트릭스들(391, 394) 상에는 각각 플로팅 전극(381, 385)이 형성되어 있고, 또다른 블랙 매트릭스들(392, 393, 395) 상에는 각각 단일 층(one layer)의 스캔 전극(Y) 또는 서스테인 전극(Z)이 형성되어 있다.

플로팅 전극(381, 385)의 폭은 가로격벽(미도시)의 폭(W)보다 크고, 가로격벽(미도시)에 중첩되도록 형성된 블랙 매트릭스들(391, 394)의 폭 보다는 작은 것이 바람직하다. 바람직하게는, 플로팅 전극(381, 385)의 폭은 블랙 매트릭스(391, 394)의 폭보다 10 내지 20㎛ 만큼 작으며, 상기와 같은 폭의 차이를 가지는 경우 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주고, 영상의 콘트라스트를 향상시킬 수 있다.

플로팅 전극(385)과 스캔 전극(Y, 320) 사이에 일정 전압 이상의 전압이 인가되면, 두 전극(320, 385) 사이에 방전이 발생하여 스캔 전극(Y, 320)에 전하가 축적되게 된다. 상기 축적된 전하에 의해 스캔 전극(Y, 320)과 서스테인 전극(310)간 방전 개시 전압이 감소하게 된다.

상기에서는 플로팅 전극(385)과 스캔 전극(Y, 320) 사이에 방전이 발생하는 경우를 예로 들어 설명하였으나, 플로팅 전극(385)과 서스테인 전극(Z, 370) 사이에 일정 전압 이상의 전압을 인가하여 방전을 발생시킬 수도 있다. 또한, 서스테인 전극과 스캔 전극의 배치 순서도 변경될 수 있다.

플로팅 전극(381, 385)과 스캔 전극(320) 또는 서스테인 전극(Z, 310, 370) 사이의 거리는 40 내지 60㎛ 인 것이 바람직하며, 그러한 경우 플로팅 전극(381, 385)과 유지 전극(310, 370, 320) 사이에 초기 방전이 안정적으로 발생하여 유지 전극(310, 370, 320)에 전하가 축적될 수 있다.

추가 도면 2에 도시된 바와 같은 구조를 가지는 블랙 매트릭스들, 서스테인 전극(Z, 310, 370), 스캔 전극(Y, 320) 및 플로팅 전극(381, 385)을 상부기판(500) 상에 형성하는 방법은 다음과 같다. 우선, 상부기판(500) 상에 블랙 매트릭스 층을 인쇄하고, Ag 등과 같은 금속 전극 층을 인쇄한 후, 노광을 통해 상기 블랙 매트릭스 층과 금속 전극 층을 상부기판(500)에 흡착시킨다. 상기와 같은 방법에 의해, 노광 회수를 2회에서 1회로 줄일 수 있다.

또한, 상부기판(500) 상에 제1 그룹의 블랙 매트릭스들(391, 394) 각각에 2개 이상의 플로팅 전극들이 형성될 수도 있다.

격벽에 중첩되도록 형성된 블랙 매트릭스 상에 플로팅 전극을 형성시켜 상기 플로팅 전극과 유지 전극 간 방전을 발생시킴으로써, 유지 전극 간 서스테인 방전의 초기 방전 개시 전압을 낮출 수 있으나, 상기의 블랙 매트릭스와 유사하게 플로팅 전극과 유지 전극(제1, 2전극) 간에 단락이 발생할 수 있다.

본 발명의 일실시예에 따른 플라드마 디스플레이 장치는 상부기판; 상기 상부기판에 형성되는 제1 전극 및 제2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판에 형성되는 제3 전극 및 격벽;을 포함하고,

상기 상부기판에 형성되는 제4,5 전극은 동일직선 상에 서로 분리되어,형성할 수 있다.

도 19를 살펴보면, 제4,5 전극(240, 250)을 포함한 플로팅 전극들은 동일직선 상에 라인 패턴을 형성하며 서로 분리되어 있다. 따라서 개별 플로팅 전극이 이물 등의 영향으로 전기적으로 도통되더라도 다른 플로팅 전극에는 영향을 미치지 않는다.

또한, 제1 전극(210), 제2 전극(220)은 버스전극일 수 있다. 즉, 상기 제1, 2 전극은 ITO 전극을 제거하고 형성될 수 도 있다.

제1 전극(210), 제2 전극(220)과 상기 라인(line) 패턴은 평행하게 나란히 형성될 수 있다. 즉, 제4,5 전극(240, 250)은 상기 제1 전극 및 제2 전극과 평행한 방향으로 형성될 수 있다.

패널 제조 공정에 소모되는 시간을 감소시키고 제조 공정을 보다 용이하게 하기 위해, 노광 공정을 통합하여 패널의 상부기판에 버스 전극, 플로팅 전극 및 블랙 매트릭스를 동시에 노광할 수 있다. 상기와 같이 전극 들과 블랙 매트릭스를 동시 노광하여 소성시키는 경우, 버스 전극과 블랙 매트릭스, 버스 전극과 플로팅 전극이 단락(short)되는 문제가 발생할 수 있다.

단락(short)이 발생하면, 플로팅 전극은 일직선으로 연결되어 있으므로 전 액티브(active) 영역의 가로길이에 해당하는 한줄의 밝은 띠가 육안으로 관찰된다. 따라서 화상 품질에 심각한 악영향을 주게된다.

본 발명에 따르면 제4,5 전극은 분리되어 있으므로 어느 하나의플로팅 전극에서 단락이 발생하더라도 분리된 해당 플로팅 전극만 단락될 뿐 다른 플로팅 전극에는 영향을 주지 않으므로 밝은 줄무늬 띠는 발생하지 않는다. 또한, 버스 전극 및 BM의 폭을 변경하지 않아도 되므로 동시 노광 공정을 활용하여 공정 축소, 생산 단가 감소의 효과가 있으며, 반사율, 명암비, 효율면에서도 동등한 수준의 품질을 보인다.

도 20은 본 발명에 따른 플라즈마 디스플레이 장치의 상부 기판에 형성된 전극 구조에 대한 일실시예를 단면도로 도시한 것이다.

또한, 본 발명에 따른 플라즈마 디스플레이 장치는 상기 격벽은 상기 제3 전극과 교차하는 방향으로 형성되는 가로 격벽을 포함하여 형성되며, 상기 제1 전극은 상기 제3 전극과 교차하는 방향으로 형성된 제1, 2 전극 라인; 상기 제1, 2 전극 라인 중 방전셀의 중심에 더 인접한 상기 제1 전극 라인으로부터 상기 방전셀의 중심 방향으로 돌출된 제1 돌출 전극; 및 상기 제2 전극 라인으로부터 상기 가로 격벽 방향으로 돌출된 제2 돌출 전극을 포함하며, 상기 제4, 5 전극은 상기 가로 격벽 중 상기 제2 돌출 전극의 가상의 연장선과 적어도 일부가 중첩되는 제1 영역을 사이에 두고 서로 분리되는 것을 특징으로 할 수 있다.

도 20을 참조하면, 제2 돌출 전극(316, 326)은 제1 돌출 전극(314, 315, 324, 325) 사이에서 발생한 방전이 방전셀의 상하 외곽 부분까지 확산되도록 하여, 방전 효율을 향상시켜 디스플레이 영상의 휘도를 증가시킬 수 있다.

또한, 제4,5 전극(385, 386)은 가로 격벽 중 제2 돌출 전극(316)의 연장선(점선으로 표시됨)과 중첩되는 제1 영역(390)을 사이에 두고 분리된 구조를 가질 수 있다. 그에 따라 동시 노광 시 제4,5 전극(385, 386)와 제2 돌출 전극(316)이 단락되는 것을 방지할 수 있다.

도 21 내지 도 26은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 나타내는 단면도이다.

도 21은 본 발명에 따른 플라즈마 디스플레이 장치의 상부 기판에 형성된 전극및 블랙 매트릭스 구조에 대한 다른 일실시예를 단면도로 도시한 것이다.

본 발명에 따른 플라즈마 디스플레이 장치의 또 다른 실시예로서, 가로 격벽 상에 형성된 블랙 매트릭스(330)는 가로 격벽의 중앙 부분에서의 폭이 나머지 부분의 폭보다 작을 수 있다. 그로 인해 상부기판의 전극들(310, 320)의 패턴 형성을 용이하게 할 수 있으며, 상부기판의 전극들(310, 320)과 블랙 매트릭스(330)가 단락되는 것을 방지할 수 있다.

도 21을 참조하면, 블랙 매트릭스(330)에는 제2 돌출 전극(316) 방향으로 오목한 홈이 형성되어 있을 수 있으며, 좀더 구체적으로 블랙 매트릭스(330) 중 가로 격벽 중 제2 돌출 전극(316)의 연장선(점선으로 표시됨)과 중첩되는 제1 영역(350)에 홈이 형성되어 있을 수 있다.

즉, 블랙 매트릭스(330)는 가로 격벽 중 제2 돌출 전극(316)의 가상의 연장선(점선으로 표시됨)과 중첩되는 제1 영역(350)에서의 폭(t1)이 나머지 영역에서의 폭(t2)보다 작을 수 있다. 그에 따라 동시 노광시 가로 격벽 상의 블랙 매트릭스(330)와 제2 돌출 전극(316)이 단락되는 것을 방지할 수 있다.

다만, 제1 영역(350)에서의 블랙 매트릭스(330)의 폭(t1)이 감소할 수록 디스플레이 영상의 콘트라스트가 저하되고 블랙 매트릭스(330)의 패턴 형성에 어려움이 발생할 수 있다.

도 22를 참조하면, 디스플레이 영상의 콘트라스트를 크게 저하시키지 아니하는 동시에 블랙 매트릭스(330) 및 상부기판 전극(310, 320)의 패턴 형성을 용이하게 하고 블랙 매트릭스(330)와 제2 돌출 전극(316)의 단락을 방지하기 위해, 블랙 매트릭스(330)에 형성된 홈(333)의 깊이(g2)는 제2 돌출 전극(316)의 길이(g1)의 0.85배 내지 1.5배인 것이 바람직하다.

도 23을 참조하면, 블랙 매트릭스(330)에 형성된 홈(333)의 형상은 도 22에 도시된 형상 이외의 단면이 둥근 형태를 가질 수도 있다.

또한, 도 24를 참조하면, 상하로 인접한 두 방전셀에 형성된 제2 돌출 전극들(316, 366)과 가로 격벽 상에 형성된 블랙 매트릭스(330)가 동시 노광시 단락되지 않도록 하기 위해, 블랙 매트릭스(330)의 중앙 부분(350)에는 상하 방향으로 오목한 2 이상의 홈들이 형성되어 있을 수 있다.

이때, 디스플레이 영상의 콘트라스트를 크게 저하시키지 아니하는 동시에 블랙 매트릭스(330) 및 상부기판 전극(310, 320)의 패턴 형성을 용이하게 하고 블랙 매트릭스(330)와 제2 돌출 전극들(316, 366)의 단락을 방지하기 위해, 블랙 매트릭스(330)는 제1 영역(350)에서의 폭(h1)이 나머지 영역에에서의 폭(h2)의 0.15배 내지 0.4배인 것이 바람직하다.

도 25를 참조하면, 블랙 매트릭스(330)에 형성된 2 이상의 홈들의 형상은 도 24에 도시된 형상 이외의 여러 다른 형상들을 가질 수도 있다.

도 26에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 전극 라인들 중 방전셀의 외곽에 위치하는 전극 라인(411, 422)으로부터 돌출된 돌출 전극(417, 427)을 더 포함할 수 있다.

또한, 전극 라인들 중 방전셀의 중심에 인접한 전극 라인(412, 421)으로부터 돌출된 돌출 전극(414, 415, 416, 424, 425, 426)의 개수가 6 이상일 수도 있다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.