Datenverarbeitungsvorrichtungen (Computer) dienen zur Ein- und Ausgabe, Verarbeitung und Speicherung von Daten. Im We- sentlichen besteht ein Computer aus einer Zentraleinheit, der sog. CPU (Central Processing Unit), die zum Verarbeiten der Daten dient. Im Weiteren besteht ein Computer aus einem zen- tralen Arbeitsspeicher, Ein-und Ausgabegeräten wie z. B. Ta- statur und Bildschirm, und einem Bussystem, über das die ein- zelnen Komponenten untereinander Daten austauschen. Computer- systeme, an die hohe Anforderungen bezüglich Verarbeitungsge- schwindigkeit, Echtzeitverarbeitung von Signalen oder Multi- tasking gestellt werden, verfügen oft über zwei oder mehr CPU's.

Anhand von Fig. 1 wird eine Aufbauvariante eines Computers mit mehreren CPU's gezeigt.

Wie in Fig. 1 gezeigt ist, findet der Datenaustausch zwischen den einzelnen CPU's la... ln und dem zentralen Arbeitsspeicher 3 über einen Bus 2, dem sog. Speicherbus, statt. Die Ein-und Ausgabegeräte 4a, 4b verfügen zum Datenaustausch mit dem zen- tralen Arbeitsspeicher über einen eigenen Bus, dem sog. I/O- Bus (Input/Output-Bus) 5. Der Datenverkehr zwischen dem zen- tralen Arbeitsspeicher 3 und den Ein-und Ausgabegeräten 4a, 4b wird von einem I/0-Controller 6 gesteuert.

Neben der gezeigten Struktur mit zwei Bussen, nämlich einem Speicher-und einem 1/0-Bus, gibt es z. B. die weitere Vari- ante, den Datenaustausch zwischen dem zentralem Arbeitsspei-

cher, einer oder mehreren CPU's und den Ein-und Ausgabegerä- ten über einen gemeinsamen Datenbus ablaufen zu lassen.

Die Leistung eines Computersystems läßt sich. durch die Ver- wendung von schnelleren, leistungsfähigeren CPU's, schnelle- ren Arbeitsspeichern und durch die Erhöhung der Speicherkapa- zität verbessern.

Eine Leistungserhöhung hat zur Folge, daß die Datenübertra- gungsrate, d. h. die Menge der zu übertragenden Daten pro Zeiteinheit, zwischen den CPU's und dem zentralen Arbeits- speicher steigt. Die Rate, mit der die Daten über den Spei- cherbus übertragen werden können, ist jedoch nicht in glei- chem Maße steigerbar wie die Leistungsfähigkeit einer CPU oder eines Speicherbausteines. Die Ursache hierfür ist, daß jede Leitung mit einer bestimmten Länge einen Ohmschen Wider- stand und eine Induktivität aufweist. Außerdem bilden meh- rere, parallel nebeneinander geführte Leitungen Kapazitäten.

Ein Datenbus, wie z. B. der Speicherbus in einem Computer, besteht aus mehreren derartigen nebeneinander geführten Lei- tungen. Diese Leitungen wirken mit ihren Widerständen, Kapa- zitäten und Induktivitäten bei hohen Datenübertragungsraten wie ein Tiefpaßfilter, d. h. daß Daten ab einer bestimmten Ubertragungsrate nicht mehr einwandfrei übertragen werden können.

Dieser nachteilige Effekt verstärkt sich mit steigender Lei- tungslänge. Die Leitungslänge ist jedoch unter anderem abhän- gig von der Anzahl der Bauelemente, die über einen Bus mit- einander verbunden werden.

Durch neue, immer schnellere CPU's stößt man jedoch inzwi- schen an die Grenzen der Übertragungskapazität eines Spei- cherbusses, insbesondere in Computersystemen mit mehreren CPU's.

Die Aufgabe der vorliegenden Erfindung ist es somit, eine Da- tenverarbeitungsvorrichtung gemäß dem Oberbegriff des beige- fügten Anspruches 1 bereitzustellen, bei der eine Erhöhung der gesamten Übertragungskapazität zwischen den CPU's und dem zentralen Arbeitsspeicher ermöglicht wird.

Diese Aufgabe wird durch eine Datenverarbeitungsvorrichtung mit den Merkmalen des beigefügten Anspruches 1 gelöst.

Der Vorteil der erfindungsgemäßen Verwendung von zwei Spei- cherbussen in einem Computer mit zwei CPU's besteht darin, daß sich die Rate der zu übertragenden Daten bei gleicher Leistung von Speicher und CPU auf den jeweiligen Speicherbus- sen verringert.

Ein weiterer Vorteil besteht darin, daß die einzelnen Busse kleinere mechanische Abmessungen haben, da weniger Bauteile über den einzelnen Bus miteinander verbunden werden müssen.

Durch die kleineren Abmessungen verringern sich die störenden Einflüsse der Kapazitäten, Induktivitäten und Widerstände, somit ist eine höhere Datenübertragungsrate auf den einzelnen Bussen möglich.

Die beschriebenen Vorteile führen dazu, daß sich die gesamte Datenübertragungsrate und somit die Verarbeitungsgeschwindig- keit der Daten, die sich im zentralen Arbeitsspeicher befin- den, über die Übertragungskapazität eines Speicherbusses hin- aus steigern läßt.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Un- teransprüchen 2 bis 6 angegeben.

Die vorliegende Erfindung findet vorteilhafterweise Einsatz in Computersystemen, die zwei oder mehr CPU's aufweisen, ins- besondere dann, wenn die einzelnen CPU's auf verschiedenen Baugruppen innerhalb eines Baugruppenrahmens untergebracht

sind, wo ein einzelner Speicherbus zu große mechanische Ab- messungen aufweist.

Die erfindungsgemäße Aufteilung der Speicherbusse läßt sich beliebig erweitern. Denkbar wären somit Computersysteme mit drei oder mehr Speicherbussen. Diese Aufteilung ist aber nur dann sinnvoll, wenn an jedem Speicherbus mindestens eine Zen- traleinheit angeschlossen ist.

Um eine möglichst optimale Performance, d. h. Leistung des Gesamtsystems, zu erzielen, werden die vorhandenen Zen- traleinheiten möglichst gleichmäßig auf die vorhandenen Spei- cherbusse verteilt.

Die vorliegende Erfindung wird nachfolgend anhand von bevor- zugten Ausführungsbeispielen unter Bezug auf die beigefügten Zeichnungen näher erläutert.

Fig. 1 zeigt eine Aufbauvariante eines Computers mit mehreren CPU's.

Fig. 2 zeigt den schematischen Aufbau der erfindungsgemäßen Datenverarbeitungsvorrichtung.

Fig. 3 zeigt ein praktisches Anwendungsbeispiel der erfin- dungsgemäßen Datenverarbeitungsvorrichtung.

Wie in Fig. 2 gezeigt wird, wurde der beim Stand der Technik verwendete Speicherbus 2 (siehe auch Fig. 1) auf zwei Spei- cherbusse 2a und 2b verdoppelt.

Bei einer Aufteilung der zu übertragenden Datenmenge zwischen dem zentralen Arbeitsspeicher 3 und den CPU's la... ln wird auf diese Weise ein höherer Gesamtdurchsatz der Datenmenge über den Speicherbus erreicht. Gegenüber einem Bussystem mit nur einem Speicherbus 2 wird die Übertragungskapazität minde- stens verdoppelt.

Dadurch, daß die einzelnen Busse 2a und 2b kleinere Abmessun- gen gegenüber einem einzelnen Bus 2 bei gleicher Anzahl der CPU's haben, wird die Übertragungskapazität der beiden Busse 2a und 2b insgesamt sogar mehr als verdoppelt.

Die gesamte Übertragungskapazität des Speicherbusses läßt sich somit bei der Verwendung von beliebig vielen Speicher- bussen, die entsprechende Anzahl der CPU's la... ln vorausge- setzt, beliebig erweitern. Die Steuerung der Datenübertragung zwischen dem zentralen Arbeitsspeicher 3 und den CPU's la... ln übernimmt eine spezielle Vorrichtung, der sog. Memory Controller 7. In diesem Memory Controller 7 sind die Adressen der CPU's la... ln und Informationen darüber gespeichert, auf welchem Bus 2a, 2b sich die entsprechende CPU la... ln befin- det.

Da nicht alle CPU's la... ln gleichzeitig auf den zentralen Arbeitsspeicher 3 zugreifen können, hat der Memory Controller 7 auch die Aufgabe, Zugriffsberechtigungen der CPU's la... ln auf den zentralen Arbeitsspeicher 3 zu verteilen.

Nachfolgend wird unter Bezug auf die beigefügte Fig. 3 eine praktische Anwendung der vorliegenden Erfindung gezeigt.

Die vorliegende Erfindung könnte im sog. Coordination Proces- sor (CP) der Firma Siemens AG angewendet werden. Der Coordi- nation Processor kommt in Fernsprechvermittlungsstellen zum Einsatz und hat die Aufgabe, die Vermittlungsstelle zu steu- ern, unter anderem die Einstellung des Koppelfelds (Switching Network). Das Koppelfeld wiederum hat, sehr vereinfacht, die Aufgabe, zwei Teilnehmer miteinander zu verbinden.

Beim Verbindungswunsch eines Teilnehmers mit einem anderen Teilnehmer wird dieser Verbindungswunsch in den zentralen Ar- beitsspeicher 3 des Coordination Processors geschrieben ; der zentrale Arbeitsspeicher 3'dient zur Redundanz und hat immer

den gleichen Inhalt wie der zentrale Arbeitsspeicher 3. Einer der Prozessoren la... lh, die jeweils auf einer Baugruppe in einem Baugruppenrahmen untergebracht sind, liest einen Ver- bindungswunsch aus dem zentralen Arbeitsspeicher 3 aus und führt ihn mit Hilfe des Koppelfeldes aus.

Die Speicherbusse 2a und 2b sind, wie die zentralen Arbeits- speicher 3 und 3', ebenfalls redundant vorhanden und in Fig.

3 mit 2a'und 2b'bezeichnet.