Titel

Leistungstransistorzelle für Batteriesysteme

Die Erfindung betrifft eine Leistungstransistorzelle für Batteriesysteme, einen

Leistungstransistor mit einer Vielzahl solcher Leistungstransistorzellen und ein Batteriesystem mit derartigen Leistungstransistoren.

Stand der Technik

Elektromobilitätslösungen umfassen neben passiv verschalteten Batteriepacks aktive Komponenten wie Inverter, DC-DC-Wandler, zusätzliche 12V/48V Batterien,

Leistungsumwandlungseinheiten und Laderegler. Derartige Lösungen sind aufwendig und kostenintensiv.

Die passive Verschaltung der einzelnen Batteriezellen und die fertigungsbedingten Unterschiede der Batteriezellen in Bezug auf Innenwiderstand und Kapazität führen im Betrieb der Batteriepacks zu unterschiedlichen Belastungen der einzelnen

Batteriezellen. Die Kapazität des gesamten Batteriepacks wird dabei auf die

Leistungsfähigkeit der schlechtesten Batteriezelle abgestellt. Dadurch wird die nutzbare Kapazität des gesamten Batteriepacks auf eine Nennkapazität von 60-80% begrenzt, um eine Tiefenentladung der Batteriezelle mit der geringsten Kapazität zu vermeiden. Daher weisen die einzelnen Batteriezellen Schalter auf, die es erlauben eine Batteriezelle auf das Batteriebussystem zuzuschalten oder vom

Batteriebussystem abzuschalten.

Für Automobilanwendungen qualifizierte Leistungstransistoren umfassen

typischerweise die Spannungsklassen im Bereich von 25 V - 100 V. Das bedeutet sie weisen eine Durchbruchspannung im Bereich von 25 V - 100 V auf. Diese Leistungstransistoren sind auf die Anforderungen im Bordnetz eines Fahrzeugs optimiert.

Es sind auch Leistungstransistoren für Lithium-Ionen-Batteriezellen bekannt, die eine Durchbruchspannung von 12 V aufweisen.

Nachteilig ist hierbei, dass diese Leistungstransistoren im eingeschalteten Zustand einen hohen Drain-Source-Widerstand aufweisen.

Die Aufgabe der Erfindung ist es diesen Nachteil zu überwinden.

Offenbarung der Erfindung

Die Leistungstransistorzelle umfasst ein Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, wobei die Vorderseite der Rückseite gegenüberliegt. Das Halbleitersubstrat weist eine erste Dotierstoffkonzentration eines ersten

Ladungsträgertyps auf. Eine erste Epitaxieschicht ist auf der Vorderseite des

Halbleitersubstrats angeordnet, wobei die erste Epitaxieschicht eine zweite

Dotierstoffkonzentration eines zweiten Ladungsträgertyps aufweist. Auf der ersten Epitaxieschicht sind Sourcegebiete angeordnet. Auf der Rückseite des

Halbleitersubstrats ist eine Metallschicht angeordnet, die als Drainanschluss fungiert. Erfindungsgemäß fließt im Betrieb der Leistungstransistorzelle ein vertikaler Strom vom Drainanschluss über das Halbleitersubstrat über ein in der ersten Epitaxieschicht entstehendes Kanalgebiet zu den Sourcegebieten. Unter dem Begriff Betrieb der Leistungstransistorzelle wird hierbei verstanden, dass die Leistungstransistorzelle leitet.

Der Vorteil ist hierbei, dass der Drain-Source-Widerstand der Leistungstransistorzelle im eingeschalteten Zustand gering ist. Des Weiteren weist die Leistungstransistorzelle eine geringe Durchbruchspannung, niedrige Schaltfrequenzen und eine niedrige Sperrschichtspannung auf.

In einer Weiterbildung ist zwischen der Vorderseite des Halbleitersubstrats und der ersten Epitaxieschicht eine zweite Epitaxieschicht angeordnet. Mit anderen Worten die Schichtfolge der Leistungstransistorzelle ist Halbleitersubstrat, zweite Epitaxieschicht, erste Epitaxieschicht und Sourcegebiete. Die zweite Epitaxieschicht weist eine dritte Dotierstoffkonzentration des ersten Ladungsträgertyps auf, wobei die dritte

Dotierstoffkonzentration geringer ist als die erste Dotierstoffkonzentration.

Vorteilhaft ist hierbei, dass große Kanalweiten bei guter Kontrolle der Kanallänge hergestellt werden können. Der Body-Bereich ist an den Source-Bereich angebunden. Dies ist für die Safe-Operating-Area vorteilhaft.

In einer weiteren Ausgestaltung ist die erste Epitaxieschicht unmittelbar auf der Vorderseite des Halbleitersubstrats angeordnet. Mit anderen Worten die erste

Epitaxieschicht ist eine in-situ dotierte Body-Epitaxieschicht auf der Vorderseite des Halbleitersubstrats.

Der Vorteil ist hierbei, dass die Herstellung der Leistungstransistorzelle kostengünstig ist, da die Driftzone entfällt und die Sourcegebiete nicht direkt mit der ersten

Epitaxieschicht verbunden sein müssen. Das Drain-Source- Feld wird über die erste Epitaxieschicht aufgenommen. Das bedeutet das Feld im Sperrbetrieb kann vollständig über den gesperrten Übergang zwischen erster Epitaxieschicht und dem

Halbleitersubstrat aufgenommen werden.

In einer Weiterbildung reicht ein Graben von einer Oberfläche der Sourcegebiete bis in das Halbleitersubstrat. Eine Grabenoberfläche des Grabens weist eine

Isolationsschicht auf. Der Graben ist mindestens teilweise mit einem Halbleitermaterial verfüllt, das den ersten Ladungsträgertyp aufweist.

Vorteilhaft ist hierbei, dass das Drain-Source- Feld aufgrund der niedrigen

Sperrspannung am Gateoxid anliegen kann. Das bedeutet, dass das Drain-Souce-Feld zusätzlich über das Gateoxid aufgenommen werden kann. Außerdem führt dies, wenn die Leistungstransistorzelle eingeschaltet ist, zu einer Akkumulation bzw.

Widerstandsreduktion im hochdotierten Halbleitersubstrat.

In einer weiteren Ausgestaltung ist der erste Ladungsträgertyp n-leitend und der zweite Ladungsträgertyp p-leitend. In einer Weiterbildung ist die erste Dotierstoffkonzentration höher als die zweite Dotierstoffkonzentration.

Der Vorteil ist hierbei, dass der Flächenwiderstand gering ist.

In einer weiteren Ausgestaltung ist die erste Dotierstoffkonzentration derart hoch, dass das Halbleitersubstrat entartet ist, insbesondere größer 1E19 cm ^A -3.

In einer Weiterbildung umfasst das Halbleitersubstrat Silizium, Siliziumkarbid oder Galliumnitrid.

Der erfindungsgemäße Leistungstransistor umfasst eine Vielzahl von

erfindungsgemäßen Leistungstransistorzellen.

Das erfindungsgemäße Batteriesystem weist eine Vielzahl von Batteriezellen auf, wobei jede Batteriezelle einen erfindungsgemäßen Leistungstransistor aufweist. Vorteilhaft ist hierbei, dass das Batteriesystem kostengünstig ist, da der

Leistungstransistor hohe Eingangskapazitäten und hohe Ausgangskapazitäten aufweisen kann und weder eine erhöhte Avalanchefestigkeit, noch ein optimierter Linearbetrieb notwendig sind. Das Batteriesystem weist eine hohe Lebensdauer bzw. Reichweite auf.

Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von

Ausführungsbeispielen bzw. den abhängigen Patentansprüchen.

Kurze Beschreibung der Zeichnungen

Die vorliegende Erfindung wird nachfolgend anhand bevorzugter

Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:

Figur 1 eine erste Leistungstransistorzelle,

Figur 2 eine zweite Leistungstransistorzelle, Figur 3 eine dritte Leistungstransistorzelle, und

Figur 4 eine vierte Leistungstransistorzelle.

Figur 1 zeigt eine erste Leistungstransistorzelle 100. Die erste Leistungstransistorzelle 100 umfasst eine erste Metallschicht 107, die als Drainanschluss fungiert. Auf der ersten Metallschicht 107 ist das Halbleitersubstrat 101 angeordnet, das eine erste Dotierstoffkonzentration eines ersten Ladungsträgertyps aufweist. Auf dem

Halbleitersubstrat 101 ist eine erste Epitaxieschicht 102 angeordnet, die eine zweite Dotierstoffkonzentration eines zweiten Ladungsträgertyps aufweist. Das bedeutet die erste Epitaxieschicht 102 ist unmittelbar auf dem Halbleitersubstrat 101 angeordnet. Der erste Ladungsträgertyp und der zweite Ladungsträgertyp sind verschieden. Der erste Ladungsträgertyp ist beispielsweise n und der zweite Ladungsträgertyp p. Die erste Epitaxieschicht 102 ist somit eine p-Bodyzone und das Halbleitersubstrat 101 n- dotiert. Auf der ersten Epitaxieschicht 102 sind Sourcegebiete 103 angeordnet, wobei die Sourcegebiete 103 den ersten Ladungsträgertyp aufweisen. Auf den

Sourcegebieten 103 ist eine zweite Metallschicht 108 angeordnet. Die erste

Leistungstransistorzelle 100 weist einen Graben 104 auf, der sich von einer Oberfläche der Sourcegebiete 103 bis in das Halbleitersubstrat 101 erstreckt. Auf der

Grabenoberfläche ist eine Isolationsschicht 105 angeordnet. Der Graben 104 ist teilweise mit einem Halbleitermaterial, z. B. Polysilizium verfüllt. Der verfüllte Bereich fungiert als Gate 109. Somit besteht der MOS-Kopf aus einem p-Body Bereich direkt auf dem hochdotierten Halbleitersubstrat 101. Der Bodybereich ist beispielsweise in- situ dotiert epitaktisch abgeschieden. Die Bodydotierung ist relativ hoch bei gleichzeitig kurzem Kanal. Die Sourcegebiete 103 sind mittels flacher Implants erzeugt. Ein optionales Cap-Oxid schützt vor einem Gate-Source-Durchbruch. Bei der ersten Leistungstransistorzelle 100 handelt es sich somit um eine Graben-NMOSFET-Zelle.

Die erste Leistungstransistorzelle 100 weist eine niedrige Durchbruchspannung auf, sodass auf eine extra angelegte Driftzone verzichtet wird. Das Feld kann im

Sperrbetrieb vollständig über den p-Body und das hochdotierte Halbleitersubstrat aufgenommen werden. Aufgrund der niedrigen Sperrspannung kann der Graben bis in das hochdotierte Halbleitersubstrat 101 hineinragen. Des Weiteren kann eine kurze Kanallänge gewählt werden. Die Isolationsschicht 105 dient als Gateoxid und weist eine geringe Dicke auf, kleiner 15 nm. Dies führt zusammen mit der kurzen Kanallänge zu einem geringen Bodywiderstand. In Verbindung mit niedrigen

Sperrschichttemperaturen und geringer dVds/dt, d. h. Änderung der Drain-Source- Spannung nach der Zeit, kann auf einen Source-Bodykontakt verzichtet werden. Das bedeutet die erste Leistungstransistorzelle 100 weist keinen Source-Bodykontakt auf.

Figur 2 zeigt eine zweite Leistungstransistorzelle 200. Die zweite

Leistungstransistorzelle 200 umfasst eine erste Metallschicht 207, die als

Drainanschluss fungiert. Auf der ersten Metallschicht 207 ist das Halbleitersubstrat 201 angeordnet, das eine erste Dotierstoffkonzentration des ersten Ladungsträgertyps aufweist. Auf dem Halbleitersubstrat 201 ist eine zweite Epitaxieschicht 206 angeordnet, die eine dritte Dotierstoffkonzentration des ersten Ladungsträgertyps aufweist. Auf der zweiten Epitaxieschicht 206 ist eine erste Epitaxieschicht 202 angeordnet, die eine zweite Dotierstoffkonzentration eines zweiten Ladungsträgertyps aufweist. Das bedeutet zwischen dem Halbleitersubstrat 201 und der ersten

Epitaxieschicht 202 ist eine zweite Epitaxieschicht 206 angeordnet. Auf der ersten Epitaxieschicht 202 sind Sourcegebiete 203 angeordnet, wobei die Sourcegebiete den ersten Ladungsträgertyp aufweisen. Auf den Sourcegebieten 203 ist eine zweite Metallschicht 208 angeordnet. Die zweite Leistungstransistorzelle 200 weist einen Graben 204 auf, der sich von einer Oberfläche der Sourcegebiete 203 bis in das Halbleitersubstrat 201 erstreckt. Auf der Grabenoberfläche ist eine Isolationsschicht 205 angeordnet. Bei der zweiten Leistungstransistorzelle 200 handelt es sich somit um eine Graben-DMOSFET-Zelle.

Figur 3 zeigt eine dritte Leistungstransistorzelle 300. Die dritte Leistungstransistorzelle 300 umfasst eine erste Metallschicht 307, die als Drainanschluss fungiert. Auf der ersten Metallschicht 307 ist das Halbleitersubstrat 301 angeordnet, das eine erste Dotierstoffkonzentration eines ersten Ladungsträgertyps aufweist. Auf dem

Halbleitersubstrat 301 ist eine erste Epitaxieschicht 302 angeordnet, die eine zweite Dotierstoffkonzentration eines zweiten Ladungsträgertyps aufweist. Das bedeutet die erste Epitaxieschicht 302 ist unmittelbar auf dem Halbleitersubstrat 301 angeordnet. Auf einem Teilbereich der ersten Epitaxieschicht 302 ist ein Sourcegebiet 303 angeordnet. Die Leistungstransistorzelle 300 weist einen Gatebereich 309 auf, der von einer Isolationsschicht 305 umgeben ist. Auf der Isolationsschicht 305 ist eine zweite Metallschicht 308 angeordnet. Bei der dritten Leistungstransistorzelle 300 handelt es sich somit um eine planare NMOSFET-Zelle.

Die dritte Leistungstransistorzelle 300 weist eine niedrige Durchbruchspannung auf, sodass auf eine extra angelegte Driftzone verzichtet wird. Das Feld kann im

Sperrbetrieb vollständig über den p-Body und das hochdotierte Halbleitersubstrat aufgenommen werden.

Figur 4 zeigt eine vierte Leistungstransistorzelle 400. Die vierte Leistungstransistorzelle 400 umfasst eine erste Metallschicht 307, die als Drainanschluss fungiert. Auf der ersten Metallschicht 407 ist das Halbleitersubstrat 401 angeordnet, das eine erste Dotierstoffkonzentration eines ersten Ladungsträgertyps aufweist. Auf einem Bereich der Vorderseite des Halbleitersubstrats 401 ist eine zweite Epitaxieschicht 406 angeordnet, die eine dritte Dotierstoffkonzentration eines ersten Ladungsträgertyps aufweist. Auf einem Bereich der zweiten Epitaxieschicht 406 ist eine erste

Epitaxieschicht 402 angeordnet. Auf einem Bereich der ersten Epitaxieschicht 402 ist ein Sourcegebiet 403 angeordnet. Oberhalb des Halbleitersubstrats 401 ist ein Gatebereich 409 angeordnet, der von einer Isolationsschicht 405 umgeben ist. Auf der Isolationsschicht 405 ist eine zweite Metallschicht 408 angeordnet. Bei der vierten Leistungstransistorzelle 400 handelt es sich somit um eine planare DMOSFET-Zelle.

Die erste Dotierstoffkonzentration aller vier Leistungstransistorzellen ist größer als die zweite Dotierstoffkonzentration und die dritte Dotierstoffkonzentration. Das bedeutet die vier unterschiedlichen Leistungstransistorzellen weisen ein hochdotiertes n- Halbleitersubstrat auf, auf dem eine erste p-dotierte Epitaxieschicht angeordnet ist. Die Sourcegebiete sind n-dotiert. Die zweite Epitaxieschicht ist n-dotiert.

Das Halbleitersubstrat 101, 201, 301 und 401 kann Silizium, Siliziumkarbid oder Galliumnitrid sein.

Ein Leistungstransistor umfasst eine Vielzahl von ersten Leistungstransistorzellen 100, zweiten Leistungstransistorzellen 200, dritten Leistungstransitorzellen 300 oder vierten Leistungstransistorzellen 400. Bei allen vier Leistungstransistorzellen bzw. Leistungstransistoren ist die Durchbruchspannung sehr gering. Die

Leistungstransistoren können als Schalter in einem Batteriesystem eingesetzt werden. Dazu weist jede Batteriezelle einen erfindungsgemäßen Leistungsschalter auf. Sind die Batteriezellen beispielsweise Lithium-Ionen-Zellen, so weisen diese eine

Ladeschlussspannung von 4,2 bzw. 4,35 V auf. Oberhalb dieser Spannung werden die Batteriezellen zerstört. Durch die direkte, induktionsarme Anbindung der Batteriezellen mittels Leistungsschalter an das Batteriesystem und dem kapazitiven Anteil der Batteriezelle selbst sind Spannungsspitzen oberhalb der Ladeschlussspannung gering. Somit ist eine Durchbruchspannung des Leistungstransistors zwischen 5 V und 10 V ausreichend.

Durch den Einbauort der Batteriezellen und der Entwärmung bzw. thermischen

Kopplung der Batteriezellen, sowie deren aktiven Kühlung auf 40°C - 60°C, reduziert sich die notwendige Sperrschichttemperatur des Leistungstransistors auf einen Bereich < 150 °C.

Wird der Leistungstransistor als Batterieschalter verwendet, so wird er in der Regel in einem nicht getakteten Betrieb betrieben. Das bedeutet das Schalten erfolgt zustandsabhängig. Daher kann der Leistungstransistor hohe Eingangskapazitäten und hohe Ausgangskapazitäten aufweisen. Des Weiteren ist eine erhöhte

Avalanchefestigkeit nicht notwendig und ein optimierter Linearbereich ebenso wenig.

Durch die niedrige Durchbruchspannung und die Verwendung des Schalters bei niedrigen Schaltfrequenzen, d. h. < 1 kHz kann das Gateoxid relativ dünn ausgestaltet sein, z. B. 13 nm. Dadurch kann eine hohe p-Body Dotierung bei fester thermischer Gate-Sourcespannung gewählt werden. Dies führt in Verbindung mit einer kurzen Kanallänge zu einem geringen Bodywiderstand. Wird der Schalter bei niedrigen Temperaturen betrieben kann auf einen Sou ree- Body- Kontakt verzichtet werden. Somit reduziert sich die Komplexität des Leistungstransistors und der Bauraumbedarf ist aufgrund einer geringen Mesaweite bzw. eines reduzierten Pitches gering.