程新红 (中国上海市长宁区长宁路865号, Shanghai 0, 200050, CN)
HE, Dawei (No.865, Changning RoadChangning District, Shanghai 0, 200050, CN)
何大伟 (中国上海市长宁区长宁路865号, Shanghai 0, 200050, CN)
WANG, Zhongjian (No.865, Changning RoadChangning District, Shanghai 0, 200050, CN)
王中健 (中国上海市长宁区长宁路865号, Shanghai 0, 200050, CN)
XU, Dawei (No.865, Changning RoadChangning District, Shanghai 0, 200050, CN)
中国科学院上海微系统与信息技术研究所 (中国上海市长宁区长宁路865号, Shanghai 0, 200050, CN)
CHENG, Xinhong (No.865, Changning RoadChangning District, Shanghai 0, 200050, CN)
程新红 (中国上海市长宁区长宁路865号, Shanghai 0, 200050, CN)
HE, Dawei (No.865, Changning RoadChangning District, Shanghai 0, 200050, CN)
何大伟 (中国上海市长宁区长宁路865号, Shanghai 0, 200050, CN)
WANG, Zhongjian (No.865, Changning RoadChangning District, Shanghai 0, 200050, CN)
王中健 (中国上海市长宁区长宁路865号, Shanghai 0, 200050, CN)
| 权 利 要 求 书 1、 一种可完全消除衬底辅助耗尽效应的 SOI超结 LDM0S结构的制作工艺， 其特 征在于， 所述工艺包括以下步骤： 步骤一， 利用键合工艺制作 S0I埋氧层下的导电层； 所述导电层的详细制作过程为： ( al )在第一体硅片上淀积一层阻挡层， 然后再淀积一层电荷引导层， 获得第一中间结构； ( a2 )在第二体硅片上热氧化形成二氧化硅层， 然后淀积一层阻挡层， 最后再淀积一层电荷引导层， 获得第二中间结构； ( a3 )通过金属键合技术将所述第一中间结构和第二中间结构键合， 获 得 S0I埋氧层下的导电层； ( a4 )利用注氢剥离技术将所述第二体硅片背部的硅材料减薄至所需的 S0I顶层硅膜厚度； ( a5 ) 引出导电层； 步骤二， 在具有导电层的 S0I衬底上制作超结 LDM0S结构。 2、 根据权利要求 1所述的可完全消除衬底辅助耗尽效应的 S0I超结 LDM0S结构 的制作工艺， 其特征在于： 步骤（al )和步骤（a2 )中所述的电荷引导层的厚度 均为目标厚度的 1/2。 3、 根据权利要求 1所述的可完全消除衬底辅助耗尽效应的 S0I超结 LDM0S结构 的制作工艺， 其特征在于： 所述电荷引导层为熔点高于 1000°C , 且在 900°C环境 下难以扩散的金属导电层。 4、 根据权利要求 1所述的可完全消除衬底辅助耗尽效应的 S0I超结 LDM0S结构 的制作工艺， 其特征在于： 所述电荷引导层为非金属的良导体层。 5、 根据权利要求 1所述的可完全消除衬底辅助耗尽效应的 S0I超结 LDM0S结构 的制作工艺， 其特征在于： 所述电荷引导层的材料为铜； 所述阻挡层的材料为氮 化钽。 6、 根据权利要求 1所述的可完全消除衬底辅助耗尽效应的 S0I超结 LDM0S结构 的制作工艺， 其特征在于： 所述阻挡层的厚度为 70 ~ 80埃。 7、 根据权利要求 1所述的可完全消除衬底辅助耗尽效应的 S0I超结 LDM0S结构 的制作工艺， 其特征在于： 所述超结 L丽 OS结构的详细制作过程为： (bl )利用 STI技术对有源区进行沟槽隔离； (b2)热氧化形成栅氧化层； (b3)在有源区利用多次离子注入方式掺杂形成 p阱； (b4)在栅氧化层上淀积多晶硅， 掺杂， 光刻多晶硅， 形成栅区； (b5)釆用离子注入方式形成体接触区、 源区、 漏区、 漂移区； (b6)利用低温二氧化硅方式生长二氧化硅， 覆盖整个有源区； (b7)利用湿法腐蚀的方法刻蚀出二氧化硅窗口， 见硅层停止腐蚀； (b8)淀积金属， 光刻， 引出栅极、 源极、 漏极、 导电极； (b9)淀积氮化硅， 生成钝化层。 8、 根据权利要求 7所述的可完全消除衬底辅助耗尽效应的 S0I超结 LDM0S结构 的制作工艺， 其特征在于： 所述漂移区是通过依次釆用多次离子注入的方式形成 交替排布的 n型柱区和 p型柱区。 |
本发明属于微电子领域，涉及一种可完全消除 衬底辅助耗尽效应的 S0I超结 LDM0S结构的制作工艺。 背景技术
LDMOS (Lateral Double-diffused M0SFET)是高压集成电路（High Voltage Integrated Circuit, HVIC)和功率集成电路（Power Integrated Circui t , PIC) 的关键技术。其主要特征在于沟道区和漏区之 间加入一段相对较长的轻掺杂漂移 区， 该漂移区掺杂类型与漏端一致， 通过加入漂移区， 可以起到分担击穿电压的 作用。
超结 LDM0S是一种改进型 LDM0S, 即传统 LDM0S的低掺杂 N型漂移区被一组 交替排布的 n型柱区和 p型柱区所取代。理论上，由于 p/n柱区之间的电荷补偿， 超结 LDM0S可以获得很高的击穿电压， 而高掺杂的 N 型柱区则可以获得很低的 导通电阻， 因此超结器件可以在击穿电压和导通电阻之间 取得一个很好的平衡。 不过, 由于衬底辅助耗尽效应 ( substrate-assisted depletion effects ) 的存 在， 降低了超结 LDM0S器件的击穿电压。
衬底辅助耗尽效应是指横向的超结由于受到纵 向电场的影响 ,使超结中对称 的 p/n柱区不能同时被完全耗尽， 其本质在于 p/n柱区之间的电荷平衡被打破。 对于 S0I衬底来说， 在关态下， 由于衬底的背栅作用， 非均勾分布的电荷在纵向 电场的作用下积累在埋氧层和底层硅膜的界面 处， 加大了 p/n柱区之间的电荷 差， 导致 p/n柱区无法在理论计算的击穿电压下同时完全 耗尽。
为了消除 SJ LDMOS ( Super Junction Lateral Double-diffused MOSFET ) 的衬底辅助耗尽效应， 通常有两种选择：
第一种是使用完全绝缘的衬底。 比如使用蓝宝石衬底， 或者将 S0I衬底刻蚀 掉然后在掏空的腔体内填充环氧树脂。 这种方法可以完全消除衬底辅助耗尽效 应， 但其工艺复杂， 过薄的硅层提高了器件的开态电阻。 第二种是将 SJ LDMOS器件制作在普通衬底上（体硅、 S0I等）， 通过各种方 式平衡柱区之间的电荷平衡， 比如设计成锥形超结， 控制柱区宽度， 糅合 SJ和 RESURF 结构， 引入緩冲层等。 其缺点是柱区杂质分布不可控， 无法实现整个漂 移区的电荷平衡。 发明内容
本发明所要解决的技术问题是： 提供一种可完全消除衬底辅助耗尽效应的 S0I超结 LDMOS结构的制作工艺。
为解决上述技术问题， 本发明釆用如下技术方案。
一种可完全消除衬底辅助耗尽效应的 S0I超结 LDMOS结构的制作工艺，所述 工艺包括以下步骤：
步骤一， 利用键合工艺制作 S0I埋氧层下的导电层； 所述导电层的详细制作 过程为：
( al )在第一体硅片上淀积一层阻挡层， 然后再淀积一层电荷引导层， 所述 电荷引导层的厚度为目标厚度的 1/2 , 获得第一中间结构；
( a2 )在第二体硅片上热氧化形成二氧化硅层， 然后淀积一层阻挡层， 最后 再淀积一层厚度为目标厚度的 1/2的电荷引导层， 获得第二中间结构；
( a 3 )通过金属键合技术将所述第一中间结构和第 中间结构键合， 获得 S0I埋氧层下的导电层；
( a4 )利用注氢剥离技术将所述第二体硅片背部的 材料减薄至所需的 S0I 顶层硅膜厚度；
( a5 ) 引出导电层；
步骤二， 在具有导电层的 S0I衬底上制作超结 LDMOS结构。
作为本发明的一种优选方案， 所述电荷引导层为熔点高于 1000°C , 且在 900
°C环境下难以扩散的金属导电层。
作为本发明的另一种优选方案， 所述电荷引导层为非金属的良导体层。
作为本发明的再一种优选方案， 所述电荷引导层的材料为铜； 所述阻挡层的 材料为氮化钽。 作为本发明的再一种优选方案， 所述阻挡层的厚度为 70 ~ 80埃。 作为本发明的再一种优选方案， 所述超结 LDM0S结构的详细制作过程为：
(bl )利用 STI技术对有源区进行沟槽隔离；
(b2)热氧化形成栅氧化层；
(b3)在有源区利用多次离子注入方式掺杂形成 p阱；
(b4)在栅氧化层上淀积多晶硅， 掺杂， 光刻多晶硅， 形成栅区；
(b5)釆用离子注入方式形成体接触区、 源区、 漏区、 漂移区；
(b6)利用低温二氧化硅方式生长二氧化硅， 覆盖整个有源区；
(b7)利用湿法腐蚀的方法刻蚀出二氧化硅窗口 见硅层停止腐蚀； (b8)淀积金属， 光刻， 引出栅极、 源极、 漏极、 导电极；
(b9)淀积氮化硅， 生成钝化层。
作为本发明的再一种优选方案，所述漂移区是 通过依次釆用多次离子注入的 方式形成交替排布的 n型柱区和 p型柱区。 本发明的有益效果在于： 本发明通过在 S0I埋氧层下引入一层导电层，将积 聚在埋氧层下界面处的电荷释放， 消除纵向电场对 p/n柱区电荷平衡的影响， 进 而完全消除衬底辅助耗尽效应， 提高器件的击穿电压。 附图说明
图 1为埋氧层下引入导电层的 S0I衬底结构示意图；
图 2为本发明所述的 S0I超结 LDM0S结构的部分结构示意图；
图 3为本发明所述的 S0I超结 LDM0S结构示意图。
主要组件符号说明：
1、 导电极； 2、 源极；
3、 栅极； 4、 栅区；
5、 N型柱区； 6、 P型柱区；
7、 漏极； 8、 沟槽隔离结构； 9、 埋氧层； 10、 导电层；
11、 体接触区; 12、 源区；
13、 沟道区； 14、 栅氧化层；
15、 漂移区； 16、 漏区。 具体实施方式
下面结合附图对本发明的具体实施方式作进一 步详细说明。 实施例一
本实施例提供一种 S0I超结 LDM0S结构，如图 1至 3所示， 该结构包括底层 硅膜， 导电层 10, 埋氧层 9 , 有源区， 沟槽隔离结构 8 , 电极； 所述底层硅膜位 于所述结构的最底层； 所述导电层 10位于所述底层硅膜的上表面， 包括电荷引 导层和阻挡层， 所述阻挡层生长于电荷引导层的上、 下表面； 所述埋氧层 9位于 所述导电层 10的上表面； 所述有源区包括源区 12、 沟道区 13、 漏区 16、 漂移 区 15、 位于沟道区 13上表面的栅区 4以及位于栅区 4与沟道区 13之间的栅氧 化层 14; 所述漂移区 15由交替排布的 n型柱区和 p型柱区构成； 所述沟槽隔离 结构 8位于有源区周围； 所述电极包括从源区 12引出的源极 1、 从栅区 4引出 的栅极 3、 从漏区 16引出的漏极 7以及从导电层 10引出的导电极 1。
所述电荷引导层为熔点高于 1000°C ,且在 900°C环境下难以扩散的金属导电 层， 或非金属的良导体层。 所述电荷引导层的材料为铜； 所述阻挡层的材料为氮 化钽。 所述阻挡层的厚度为 70 ~ 80埃。 针对不同的金属可选择不同的阻挡层。
本发明通过在 S0I埋氧层下引入一层导电层，将积聚在埋氧层 下界面处的电 荷释放， 消除纵向电场对 p/n柱区电荷平衡的影响， 进而完全消除衬底辅助耗尽 效应， 提高器件的击穿电压。 实施例二 作工艺， 该工艺包括以下步骤：
1、 利用键合工艺实现 S0I埋氧层下的导电层；
导电层的制作过程为：
(1) 在第一体硅片上淀积一层氮化钽阻挡层（约 75埃） ， 然后淀积一层金 属铜， 金属铜的厚度为目标金属导电层厚度的 1/2;
(2) 在第二体硅片上热氧化形成二氧化硅层， 然后淀积一层氮化钽阻挡层 (约 75埃），最后淀积一层金属铜，金属铜的厚度 目标金属导电层厚度的 1/2;
(3) 通过金属键合技术将第一体硅片和第二体硅片 键合；
(4) 利用注氢剥离技术将第二体硅片背部的硅材料 进行减薄，其厚度减薄至 所需的 S0I顶层硅膜厚度。
2、 利用 STI技术对有源区进行沟槽隔离；
3、 热氧化形成栅氧化层；
4、 利用多次离子注入方式掺杂形成 p阱；
5、 淀积多晶硅， 掺杂， 光刻多晶硅， 形成栅区；
6、 依次釆用多次离子注入的方式形成交替排布的 n型柱区和 p型柱区；
7、 依次釆用离子注入方式形成体接触区、 源区、 漏区；
8、 LTO ( Low tempera ture Oxida t ion, 低温氧化工艺） 方式生长二氧化石圭， 覆盖整个有源区；
9、 利用湿法腐蚀的方法刻蚀出二氧化硅窗口， 见硅层停止腐蚀；
10、 淀积金属， 光刻， 引出栅极、 源极、 漏极、 导电极；
11、 淀积氮化硅， 生成钝化层。 这里本发明的描述和应用是说明性的，并非想 将本发明的范围限制在上述实 施例中。 这里所披露的实施例的变形和改变是可能的， 对于那些本领域的普通技 术人员来说实施例的替换和等效的各种部件是 公知的。本领域技术人员应该清楚 的是， 在不脱离本发明的精神或本质特征的情况下， 本发明可以以其他形式、 结 构、 布置、 比例， 以及用其他元件、 材料和部件来实现。