Die Erfindung betrifft eine Chip-Anordnung, einen Kopplungsbaustein für die kon- taktlose Signalübertragung zwischen einem ersten und einem zweiten Chip, ei- nen Chip zur Verwendung in einer Chip-Anordnung, einen Wafer mit einer Viel- zahl von Chip-Äbschnitten sowie ein Verfahren zur kontaktlosen Kopplung eines ersten und eines zweiten Chips miteinander.

Die Anforderungen an die Verbindungstechnik elektronischer Baugruppen erhö- hen sich durch steigende Taktraten. Ein Beispiel mit sehr großer Bedeutung ist die Kommunikation zwischen einem Prozessor und einem Hauptspeicher bei Computern. Die Schnittstelle zwischen Prozessor und Hauptspeicher bildet den wesentlichen Engpass für das Wachstum der Rechenleistung des Systems. In absehbarer Zeit sind 64-bit-Prozessoren mit einer Taktrate von etwa 5 GHz zu erwarten. Diese könnten eine Schnittstelle zu einem Hauptspeicher mit einer Da- tenrate von bis zu 320 Gbit/s bedienen.

Eine Lösung zur Bewältigung solch hoher Datenraten wäre es, den internen Ca- che-Speicher des Prozessors soweit zu vergrößern, dass zumindest während der Ausführung eines Threads stets ausreichend Speicherplatz vorhanden ist, insbe-

Eine Lösung zur Bewältigung solch hoher Datenraten wäre es, den internen Ca- che-Speicher des Prozessors soweit zu vergrößern, dass zumindest während der Ausführung eines Threads stets ausreichend Speicherplatz vorhanden ist, insbe- sondere ein Block für zusammenhängenden Code üblicher Größe. Hierbei dürfte es sich in naher Zukunft um zusammenhängende Segmente von einigen 10 MB handeln. Ein großer interner Cache wird wegen der technologischen Anforderun- gen für Speicher auf einem Chip mit einer CPU nicht flächenoptimal sein. Zudem verringert die Fläche des Speichers die Ausbeute des gesamten Prozessors be- trächtlich.

Eine alternative Lösung besteht darin, einen genügend leistungsfähigen Daten- pfad zu externem schnellen Speicher, beispielsweise in Form von SRAM (static random access memory) zu schaffen. Aus der US 6,496, 889 B1 ist eine Chip- Anordnung bekannt, bei der Signale von einem ersten Chip zu einem zweiten Chip mit Hilfe einer kapazitiven Kopplung über einen Hochgeschwindigkeits- Datenbus bewirkt wird. Hierzu wird das Gehäuse, in dem der erste bzw. zweite Chip untergebracht ist, am Gehäuseboden mit Kopplungselementen in Form me- tallisch leitfähiger Streifen versehen. Das Gehäuse wird auf ein Substrat aufge- setzt, das einen kapazitiv koppelbaren Datenbus aufweist. Das Substrat weist zur Ein-und Auskopplung des Signals an den Schnittstellen mit dem ersten und zweiten Chip ebenfalls metallische Streifen auf. Auf diese Weise lassen sich mehrere C-Bausteine auf dem Substrat anordnen und miteinander koppeln.

Ein Nachteil der aus der US 6,496, 889 B1 bekannten Lösung ist die Kopplung der Chips über ein Signal-Substrat, das als zugleich Träger für die Chips und als Datenbus dient. Diese Technik bedingt zusätzliche Kosten für die Herstellung des Trägers. Das Signal-Substrat selbst stellt nämlich relativ hohe Anforderungen an die Fertigungsgenauigkeit, so dass es mit einer Technologie gefertigt werden muss, die nahe am Niveau einer Halbleitertechnologie ist. Der Flächenpreis für ein solches Signal-Substrat ist also relativ hoch.

Aus dem Dokument K. Kanda, D. D. Antono, K. Ishida, H. Kawaguchi, T. Kuroda, <BR> <BR> and T. Sakurai, "1. 27-Gbps/pin, 3mW/pin Wireless Superconnect (WSC) Inter-

face Scheme,"IEEE ISSCC Digest of Techriical Papers, Feb. 2003, pp. 186-187 ist eine Chip-Anordnung bekannt, bei der Chips übereinander angeordnet wer- den. Ein erster Chip weist auf der gesamten Fläche seiner Unterseite verteilte und ein zweiter Chip auf der gesamten Fläche seiner Oberseite verteilte Kopp- lungsflächen, so genannte Mini-Pads auf. Die Mini-Pads sind etwa quadratisch mit einer Seitenlänge von 20 um. Ihr Abstand voneinander beträgt ebenfalls 20 um. Die Chips werden so zu einander angeordnet, dass zwischen einander zugeordneten Mini-Pads eine kapazitive Kopplung entsteht. Dazu werden die Chips aufeinander so gelegt, dass einander zugeordnete Kopplungsflächen auf einander liegen. Zur Herstellung der kapazitiven Kopplung werden die zugeord- neten Pads mit einem Abstand von 1 bis 2 um zueinander angeordnet. Die Ober- fläche der Mini-Pads ist mit einer Oxidschicht versehen. Auf diese Weise kann auf weitere Strukturen zum Schutz vor elektrostatischer Entladung (electrostatic discharge, ESD) verzichtet werden. So wird die Kapazität eines Paares von Pads verringert, was die Signalübertragung verbessert. Eine Datenrate von 1,27 Gbit/s pro Pad bei 3 mW Verlustleistung wurde erreicht.

Nachteil der vorbekannten Chip-Anordnungen ist die Schwierigkeit, eine exakte Positionierung der Chips zueinander zu bewerkstelligen. Auch Ungenauigkeiten der Fertigung sowie Erwärmung eines Chips beim Betrieb führen zu Fehlern der Position der Mini-Pads relativ zueinander.

Gerade für Prozessoren muss die thermische Belastbarkeit jedoch sehr hoch sein. Um eine ausreichende Kopplung zu gewährleisten, bedingt dies hohe Min- destwerte für die Größe der Elektroden. Große Elektroden begrenzen die Daten- rate durch kapazitive Belastung des Signalweges und durch eine Verringerung der Zahl der möglichen Datenpfade.

Weiterhin nehmen relativ große Pads einen großen Teil der zur Verfügung ste- henden Chip-Fläche für die kontaktlose Kopplung ein. Dadurch wird der mecha- nische Aufbau des Chips im Gehäuse von der kontaktlosen Kopplung dominiert.

Insbesondere bei Prozessoren wird ein großer Anteil der Chip-Fläche in aller Regel für herkömmliche Verbindungen sowie für die Kühlung benötigt. Daher ist

das Vorsehen beispielsweise einer zusätzlichen kontaktlosen Kopplung zum Hauptspeicher-Chip mit den herkömmlichen Fiächenanforderungen nicht kompa- tibel. Die kontaktlose Kopplung zusätzlich zu konventionellen Verbindungstechni- ken zur Signalübertragung ist daher im Prozessorbereich nicht einsetzbar.

Tatsächlich sehen weitere vorbekannte Lösungen daher vor, eine kapazitive Kopplung als vollständigen Ersatz bisheriger Verbindungstechniken einzusetzen.

Vgl. hierzu D. B. Salzman, T. F. Knight,"Capacitively Coupled Multichip Modules," Proceedings of the 1994 International Conference on Multichip Modules, April 1994, pp. 487-494, oder D. Salzman, T. Knight,"Capacitive coupling solves the known good die problem,"Proceedings of the 1994 Multi-Chip Module Confer- ence, 1994, pp. 95-100, oder D. B. Salzman, T. F. Knight,"Manufacturability of capacitively coupled multichip modules,"IEEE Transactions onComponents, Packaging, and Manufacturing Technology, Part B : Advanced Packaging, vol. 18, no. 2, May 1995, pp. 277-281, oder D. Salzman, T. Knight, P. Franzon,"Applica- tion of capacitive coupling to switch fabrics,"Proceedings of the 1995 Multi-Chip Module Conference, 1995, pp. 195-199, oder S. Mick, J. Wilson and P. Franzon, "4 Gbps High-Density AC Coupled Interconnection", IEEE 2002 CICC Digest of Technical Papers, May 2002, oder K. Kanda, D. D. Antono, K. Ishida, H. Kawa- <BR> <BR> guchi, T. Kuroda, and T. Sakurai, "1. 27-Gbps/pin, 3mW/pin Wireless Supercon- nect (WSC) Interface Scheme,"IEEE ISSCC Digest of Technical Papers, Feb.

2003, pp. 186-187.

Aufgabe der vorliegenden Erfindung ist es, eine Chip-Anordnung anzugeben, die die genannten Nachteile nicht aufweist, die insbesondere eine Vereinfachung der horizontalen Positionierung der Chips ermöglicht.

Die Aufgabe wird gelöst durch eine Chip-Anordnung gemäß Anspruch 1 oder 2, einen Kopplungsbaustein gemäß Anspruch 29, einen Chip gemäß Anspruch 31, einen Wafer gemäß Anspruch 41 sowie durch ein Verfahren zur Herstellung einer Chip-Anordnung gemäß Anspruch 42.

Bevorzugte Ausführungsformen der Erfindung sind in den abhängigen Ansprü- chen angegeben.

Gemäß einem ersten Aspekt der Erfindung wird die Aufgabe gelöst durch eine Chip-Anordnung mit einem ersten Chip, der mindestens eine erste Signalschnitt- stelle mit längs einer ersten Linie in einer ersten Anzahidichte angeordneten ers- ten Kopplungselementen aufweist, und mit mindestens einem zweiten Chip, der mindestens eine zweite Signalschnittstelle mit längs einer zweiten Linie in einer zweiten Anzahidichte angeordneten zweiten Kopplungselementen aufweist, - bei der die erste Signalschnittstelle längs einer Kante des ersten Chips und die zweite Signalschnittstelle längs einer Kante des zweiten Chips vorgese- hen ist, - bei der die ersten und zweiten Kopplungselemente ausgebildet sind, eine kontaktlose Signalübertragung zwischen der ersten und der zweiten Signal- schnittstelle zu ermöglichen, - bei der der erste und der zweite Chip relativ zueinander so angeordnet sind, dass Kopplungselemente der ersten und der zweiten Signalschnittstelle mit- einander kontaktlos Signale übertragen können, wobei die genannten Kan- ten des ersten und zweiten Chips einander zugewandt angeordnet sind, - bei der die Längserstreckung mindestens einer der Signalschnittstellen längs der ihr zugeordneten Linie größer ist als die Länge der Überlappung beider Längserstreckungen, wobei diese Überlappung die Strecke ist, die die Pro- jektion der ersten Längserstreckung auf die zweite Längserstreckung ge- meinsam hat mit der zweiten Längserstreckung, - und bei der eine der Signalschnittstellen eine größere Anzahidichte an Kopp- lungselementen aufweist als die andere.

Gemäß einem zweiten Aspekt der Erfindung wird die Aufgabe gelöst durch eine Chip-Anordnung mit einem ersten Chip, der mindestens eine erste Signalschnitt- stelle mit längs einer ersten Linie in einer ersten Anzahidichte angeordneten ers- ten Kopplungselementen aufweist, und mit mindestens einem zweiten Chip, der mindestens eine zweite Signalschnittstelle mit längs einer zweiten Linie in einer zweiten Anzahidichte angeordneten zweiten Kopplungselementen aufweist, und

mit einem Kopplungsbaustein, der auf einem Substrat eine Kopplungseinheit mit längs einer dritten Linie in einer dritten Anzahidichte angeordneten dritten Kopp- lungselementen sowie mit längs einer vierten Linie in einer vierten Anzahidichte angeordneten vierten Kopplungselementen aufweist, wobei die dritten Kopp- lungselemente jeweils mit den vierten Kopplungselementen elektrisch leitend verbunden sind, - bei der die erste Signalschnittstelle längs einer Kante des ersten Chips und die zweite Signalschnittstelle längs einer Kante des zweiten Chips vorgese- hen ist, - bei der die ersten, zweiten und dritten und vierten Kopplungselemente aus- gebildet sind, eine kontaktlose Signalübertragung zwischen der ersten und der zweiten Signalschnittstelle zu ermöglichen, - bei der der erste und der zweite Chip sowie der Kopplungsbaustein so zu- einander angeordnet sind, dass dritte Kopplungselemente der Kopplung- einheit und erste Kopplungselemente der ersten Signalschnittstelle sowie vierte Kopplungselemente der Kopplungseinheit und zweite Kopplungsele- mente der zweiten Signalschnittstelle jeweils miteinander kontaktlos Signale übertragen können, wobei die genannten Kanten des ersten und zweiten Chips einander zugewandt angeordnet sind, - bei der für die Längserstreckungen jeweils der ersten und dritten Kopplung- elemente in Abstandsrichtung der Kopplungselemente längs der ihr zuge- ordneten Linie gilt, dass mindestens eine der Längserstreckungen größer ist als die Länge der Überlappung beider Längserstreckungen, - bei der für die Längserstreckungen jeweils der zweiten und vierten Kopp- lungselemente in Abstandsrichtung der Kopplungselemente längs der ihr zu- geordneten Linie gilt, dass mindestens eine der Längserstreckungen größer ist als die Länge der Überlappung beider Längserstreckungen, - und bei der der Kopplungsbaustein eine größere Anzahidichte an Kopp- lungselementen aufweist als die erste oder die zweite Signalschnittstelle o- der als die erste und die zweite Signalschnittstelle.

Die Chip-Anordnungen gemäß dem ersten und dem zweiten Aspekt der Erfin- dung gehen von dem Ansatz aus, Chips mit einem sehr breiten Datenbus, d. h.

weit über 100 Signale, mit sehr hoher Anzahldichte, d. h. mindesten 40 Signale pro Millimeter der Längserstreckung der Signalschnittstelle, für die Signalübertra- gung zu koppeln, ohne dafür eine laterale Positionierung mit Genauigkeiten von 25 um oder darunter zu benötigen. Vielmehr kann die Positionierung sogar deut- lich ungenauer sein als das Rastermaß, also der Kehrwert der Anzahldichte. Au- ßerdem soll zur Verbindung für diesen Datenbus kein großflächiges Signal- Substrat mit hoher Anzahidichte benötigt werden, sondern entweder gar kein signalführender Baustein zusätzlich zu den Chips, oder ein Kopplungsbaustein mit einer Kopplungseinheit, welche eine kleinere Fläche hat als die Chipflächen.

Auf diese Weise können die Herstellungskosten der erfindungsgemäßen Chip- Anordnungen im Vergleich mit bekannten Lösungen gering gehalten werden.

Die erfindungsgemäße Lösung ermöglicht eine besonders einfache Positionie- rung bei der Herstellung der Chip-Anordnung kontaktlosen Signalübertragung.

Gleichzeitig kann mit der erfindungsgemäßen Lösung eine hohe Dichte von Kopplungselementen erzielt werden, die einen geringen Flächenbedarf auf dem Chip beansprucht. Damit kann die erfindungsgemäße Anordnung neben einer kontaktlosen Signalübertragung zwischen dem ersten und zweiten Chip auch konventionelle Verbindungstechniken aufweisen.

Die erfindungsgemäße Lösung fußt auf folgenden Überlegungen : Damit eine Kopplung zwischen der ersten und zweiten Signalschnittstelle für die kontaktlose Signalübertragung auf einfache Weise sicher erfolgen kann, weist eine der Sig- nalschnittstellen eine größere Anzahidichte an Kopplungselementen auf als die andere und hat eine der Signaischnittstellen eine größere Längserstreckung als die Überlappung beider Längserstreckungen. Bringt man die Signalschnittstellen des ersten und des zweiten Chips in eine solche Überlappung, so erlaubt die erfindungsgemäße Lösung eine gewisse, für die Praxis wesentliche Unschärfe bei der Positionierung der Signalschnittstellen relativ zueinander. Die höhere An- zahidichte an Kopplungselementen auf einem Chip gestattet eine Anordnung der Signalschnittstellen relativ zueinander, bei der die Zuordnung der ersten und zweiten Kopplungselemente nicht vorbestimmt ist. Die höhere Anzahldichte an Kopplungselementen sollte vorzugsweise so gewählt sein, dass bei jedem mögli-

chen Versatz der Signalschnittstellen zueinander dennoch immer mindestens ein, vorzugsweise mehrere Kopplungselemente der Signalschnittstelle mit höherer Dichte eine Kopplung zu einem Kopplungselement der Signalschnittstelle mit geringerer Anzahidichte an Kopplungselementen aufweist. Es muss bei der erfin- dungsgemäßen Chip-Anordnung nicht mehr ein bestimmtes Kopplungselement des zweiten Chips in Übereinstimmung mit einem bestimmten Kopplungselement des zweiten Chips gebracht werden. Diese Maßnahme schafft eine hohe Tole- ranz bei der Positionierung der ersten und zweiten Kopplungselemente relativ zu einander in der Abstandsrichtung.

Der Einfachheit der Darstellung halber wird nachfolgend angenommen, dass die zweite Signalschnittstelle eine größere Anzahldichte an Kopplungselementen aufweist als die erste. Es versteht sich, dass die Betrachtungen ebenso bei um- gekehrten Verhältnissen gelten. Beispielsweise kann der Abstand zwischen zwei zweiten Kopplungselementen kleiner gewählt werden als die Breitenerstreckung eines ersten Kopplungselementes in der Abstandsrichtung der zweiten Kopp- lungselemente. Um bei der Positionierung der Signalschnittstellen relativ zuein- ander genügend Spielraum zu haben, ist erfindungsgemäß eine der Signal- schnittstellen in Längsrichtung, das heißt längs der Linie, entlang der die Kopp- lungselemente angeordnet sind, größer als die Überlappung beider Längserstre- ckungen. Beispielsweise kann hierfür die eine Längserstreckung größer sein als die andere. Vorzugsweise ist dabei die Signalschnittstelle, welche eine größere Anzahldichte an Kopplungselementen aufweist, auch diejenige, welche eine hö- here Längserstreckung hat.

Dabei kommt es für den Erfolg der kontaktlosen Kopplung zwischen dem ersten und dem zweiten Chip nicht darauf an, ob ein zweites Kopplungselement oder ob mehrere zweite Kopplungselemente mit einem ersten Kopplungselement gekop- pelt werden. Es genügt, dass beliebige, im allgemeinen mehrere zweite Kopp- lungselemente jeweils einem ersten Kopplungselement zugeordnet sind. Eine kontaktlose Signalübertragung kann also zwischen auf der einen Seite je einem ersten Kopplungselement der ersten Signaischnittstelle und auf der anderen Sei- te mindestens einem zweiten Kopplungselement, alternativ mindestens zwei

zweiten Kopplungselementen, alternativ zum Teil einem zweiten Kopplungsele- ment und zum Teil mindestens zwei zweiten Kopplungselementen der zweiten Signalschnittstelle erfolgen.

Weiterhin können die zweiten Kopplungselemente in ihrer Breitenerstreckung in der Abstandsrichtung schmaler ausgebildet sein als der Abstand zwischen den ersten Kopplungselementen. Damit wird sichergestellt, dass die zweiten Kopp- lungselemente keine Kopplung zwischen benachbarten ersten Kopplungsele- menten ein und desselben Chips bewirken.

Bei der erfindungsgemäßen Chip-Anordnung ist es aufgrund dieser Verhältnisse nicht mehr wichtig, welches zweite Kopplungselement mit welchem ersten Kopp- lungselement koppelt, solange nur überhaupt hinreichend viele Kopplungsele- mente der ersten und der zweiten Signalschnittstelle jeweils miteinander koppeln, um die gewünschte Breite des Datenbusses zu erreichen. Eine Zuordnung der von den Kopplungselementen übertragenen Signale zu den Signalen des Daten- busses, ggf. außerdem mit einer Trennung der Signale durch Signalverarbeitung, wird mit Hilfe zusätzlicher Baugruppen, die auf mindestens einem der Chips vor- handen sind, ermöglicht.

Die erfindungsgemäße Chip-Anordnung zeichnet sich daher durch eine einfache und dabei hinreichend präzise Positionierbarkeit ihrer Komponenten relativ zu- einander aus. Die Positionierbarkeit ist vor allem in Abstandsrichtung der Kopp- lungselemente gegenüber vorbekannten Lösungen vereinfacht. Dies ist insbe- sondere von Bedeutung, weil die ersten und zweiten Kopplungselemente beson- ders schmal und dicht in Mikrometer-Größenordnungen ausgebildet sein können.

Solche Dimensionen erfordern normalerweise hoch präzise Positionierungswerk- zeuge. Dagegen bietet die Erfindung eine ganz wesentliche Erleichterung der Positionierung der Chips einer Chip-Anordnung. Ein hoher maschineller Aufwand für die Positionierung ist daher verzichtbar.

Bei der Chip-Anordnung gemäß dem ersten Aspekt der vorliegenden Erfindung können der erste und der zweite Chip ohne Schwierigkeit so zueinander ange-

ordnet werden, dass eine kontaktlose Signalübertragung zwischen je einem ers- ten Kopplungselement und mindestens einem zweiten Kopplungselement erfol- gen kann. Die Kopplung erfolgt direkt, ohne Vermittlung eines Signal-Substrats oder dergleichen.

Bei der Chip-Anordnung gemäß dem zweiten Aspekt der Erfindung ist ein erfin- dungsgemäßer Kopplungsbaustein Träger der dritten und vierten Kopplungsele- mente. Der erste und der zweite Chip weisen zur Kopplung miteinander über den Kopplungsbaustein eine erste bzw. eine zweite Signalschnittstelle auf. Bei dem Kopplungsbaustein weist die Kopplungseinheit eine größere Anzahidichte an Kopplungselementen auf als die erste oder die zweite Signalschnittstelle oder als die erste und die zweite Signalschnittstelle. Weiterhin hat die Kopplungseinheit vorzugsweise eine höhere Längserstreckung als die erste oder zweite Signal- schnittstelle oder als die erste und die zweite Signalschnittstelle. Zusätzlich zu den oben bereits genannten Merkmalen der zweiten Kopplungselemente sind die dritten und vierten Kopplungselemente auf dem Kopplungsbaustein miteinander elektrisch leitend verbunden, vorzugsweise in Streifenform, um den Abstand zwi- schen den ersten Signalschnittstellen der beiden Chips zu überbrücken. In einer Variante können die dritten und vierten Kopplungselemente auch jeweils so durch Streifen verbunden sein, dass sie jeweils ein gemeinsames Kopplung- element bilden. In beiden Fällen sind die Streifen vorzugsweise parallel zueinan- der angeordnet.

Bei dieser erfindungsgemäßen Chip-Anordnung können zunächst die beiden Chips relativ zueinander positioniert werden. Anschließend kann durch Positio- nierung des Kopplungsbausteins die Kopplung zwischen erstem und zweitem Chip bewirkt werden. Dabei wird die Positionierung in Abstands-Richtung durch die höhere Dichte zweiter Kopplungselemente im Vergleich mit der Dichte erster Kopplungselemente auf dem ersten und zweiten Chip ganz wesentlich erleichtert.

Alternativ können auch die Chips auf dem Kopplungsbaustein positioniert wer- den. Der Kopplungsbaustein kann dabei insbesondere auch einen Teil des Trä- gers für die Chips bilden.

Die laterale Positionierung der zweiten Kopplungselemente (mit höherer Anzahl- dichte) in einer Richtung senkrecht zur Abstandsrichtung der ersten Kopplung- elemente kann in beiden erfindungsgemäßen Chip-Anordnungen durch eine streifenförmige Ausbildung der ersten Kopplungselemente erleichtert werden. Die Streifenform der ersten Kopplungselemente ist jedoch nicht zwingend. Es können auch erste Kopplungselemente in anderer Form vorgesehen sein, beispielsweise quadratischer Form, ovaler oder Ellipsenform oder in Kreisform. Dabei können zur Erleichterung der Positionierung mehrere Reihen erster Kopplungselemente in einer matrixförmigen Anordnung vorgesehen sein. Ist diese Matrix beispiels- weise längs einer Kante eines Chips angeordnet und verläuft eine"Reihe"der Matrix längs diese Kante, so genügt für die Kopplung ein Kopplungselement ei- ner"Spalte". Auf diese Weise besteht auch in Richtung senkrecht zur Kante eine gewisse Toleranz bei der Positionierung.

Die erfindungsgemäße Chip-Anordnung kann mehr als zwei Chips umfassen.

Dabei kann vorgesehen sein, dass eine Signalschnittstelle eines ersten Chips für eine kontaktlose Signalübertragung mit mehreren Chips ausgebildet ist. Diese Chips können jeweils eine Teilanzahl von Kopplungselementen der Signal- schnittstelle des ersten Chips nutzen. Beispielsweise kann die Hälfte der Kopp- lungselemente der Signalschnittstelle des ersten Chips für eine kontaktlosen Sig- nalaustausch mit einem zweiten Chip genutzt werden. Die andere Hälfte kann zum kontaktlosen Signalaustausch mit einem dritten Chip genutzt werden. In einer solchen Anordnung kann der erste Chip beispielsweise erste Kopplung- elemente, also Kopplungselemente mit einer geringeren Dichte aufweisen. Der zweite und der dritte Chip weisen dann zweite Kopplungselemente, also Kopp- lungselemente mit einer hohen Dichte auf. Diese Anordnung entspricht einer Chip-Anordnung gemäß dem ersten Aspekt der Erfindung. Ein Chip kann auch mehrere solcher Signalschnittstellen aufweisen, beispielsweise eine in Sende- und eine in Empfangsrichtung, oder jeweils eine zu einem weiteren Chip. Solche Anordnungen sind zwar signaltechnisch schwerer zu handhaben und daher auf- wendiger im Betrieb, bieten aber den Vorteil einer besonders hohen Packungs- dichte.

In einer Chip-Anordnung gemäß dem zweiten Aspekt der Erfindung mit drei Chips weisen alle drei Chips erste oder zweite Kopplungselemente auf. Sie wer- den so zueinander angeordnet, dass sie mit Hilfe des Kopplungsbausteines, der nachfolgend auch als Brücke bezeichnet wird, gekoppelt werden können. Alter- nativ können zwei Kopplungsbausteine verwendet werden. Dabei können auf dem ersten Chip zwei Signalschnittstellen vorgesehen sein, deren eine mit dem zweiten Chip und deren andere mit dem dritten Chip gekoppelt wird. In einem alternativen Ausführungsbeispiel einer Chip-Anordnung mit drei Chips ist der erste Chip mit dem zweiten Chip und der zweite Chip mit dem dritten Chip ge- koppelt. Diese Beispiele zeigen, dass auf der Basis der vorliegenden Erfindung allgemein eine Kopplung mehrerer Chips in unterschiedlichen Konfigurationen möglich ist.

Die erfindungsgemäße Chip-Anordnung beruht auf der Verwendung neuartiger Signalschnittstellen. Diese können auf einem Chip ausschließlich vorgesehen sein, alternativ aber auch zusätzlich zu vorbekannten Kopplungselementen wie beispielsweise herkömmlichen Bond-Pads.

Ein weiterer Vorteil der erfindungsgemäßen Lösung besteht in diesem Zusam- menhang darin, dass die erfindungsgemäßen Signalschnittstellen insbesondere mit einer im Vergleich zu vorbekannten Lösungen sehr hohen Dichte an Kopp- lungselementen gefertigt werden können. So liegt das Rastermaß, also die Summe von Abstand und Breite der Kopplungselemente, in einem Ausführungs- beispiel bei der ersten Signalschnittstelle in der Größenordnung von 10 um. Die- ses Rastermaß kann in alternativen Ausführungsbeispielen nur 5, aber auch bis zu 25 um betragen. Die Größenordnung von 10 um, die für das Rastermaß der ersten Signalschnittstelle problemlos realisierbar ist, ist deutlich geringer als das Rastermaß herkömmlicher Bond-Pads und ermöglicht eine kontaktlose Kopplung von Chips über einen breiten Datenbus mit sehr hohem Datendurchsatz. Für die Chip-Fertigung stellen derartige Signalschnittstellen kein Problem dar. Mit der erfindungsgemäßen Chip-Anordnung gemäß dem ersten oder dem zweiten As- pekt werden auch die Kontaktierungsprobleme bei der Herstellung einer Chip- Anordnung gelöst.

Die ersten und zweiten Kopplungselemente sind in einem Ausführungsbeispiel der Erfindung ausgebildet, die Kontakte zur Signalübertragung mit Hilfe kapaziti- ver Kopplung zwischen jeweils einem ersten und einem oder mehreren zweiten Kopplungselementen zu bewirken. Die Impedanz der kapazitiven Verbindung muss dabei klein genug sein relativ zur minimalen Impedanz zwischen den Leit- bahnen und zu den minimalen Impedanzen gegen Masse, so dass die Dämpfung über das gesamte Verbindungssystem aus der Sicht des Rauschabstandes und des Übersprechens noch tolerierbar ist. Diese Forderung nach hinreichend hoher Durchgangskapazität ist erfüllbar, wenn die ersten und zweiten Kopplungsele- mente genügend dicht planar aufeinander aufliegen.

Eine Verbesserung der kapazitiven Kopplung wird erreicht, wenn ein Füllstoff mit hoher Dielektrizitätskonstante zwischen den ersten und zweiten Kopplungsele- menten angeordnet ist. Der Füllstoff kann eine kapazitive Überbrückung von Lü- cken und Unregelmäßigkeiten bilden.

Die ersten und zweiten Kopplungselemente können dann durch eine dünne iso- lierende Schicht geschützt werden. Diese kann eine dünne Passivierungsschicht sein, eine spontane oder induzierte Oxidschicht oder eine zusätzlich aufgetrage- ne Schicht. Dies hat bei hohen Stückzahlen keinen oder wenig Einfluss auf die Fertigungskosten, da die Passivierungsschicht bereits alles außer den Kopp- lungselementen maskiert, sodass die hierfür nötige Maske sehr grob sein kann.

Sie muss lediglich Bereiche normaler Kopplungselemente von denen der erfin- dungsgemäßen ersten bzw. zweiten Kopplungselemente trennen. Der durch die Isolation erzeugte Schutz erlaubt es, wesentlich kleinere oder gar keine ESD- Schutzstrukturen zu verwenden, so dass die parasitäre kapazitive Belastung sinkt, was zu höherer Bandbreite und kleiner Verlustleistung führt.

Alternativ kann die kontaktlose Signalübertragung auch mit Hilfe induktiver, alter- nativ kapazitiver und induktiver Kopplung erfolgen. Die kontaktlose Signalüber- tragung kann auch den Charakter einer Übertragung über eine Funkstrecke an- nehmen. Hierbei wirken die sender-und empfängerseitigen Kopplungselemente

wie Antennen. Diese Art der kontaktlosen Signalübertragung wird hier als elekt- romagnetisch bezeichnet.

Erfindungsgemäß ist die erste Signalschnittstelle längs einer Kante des ersten Chips und die zweite Signalschnittstelle längs einer Kante des zweiten Chips vorgesehen. Diese Kanten des ersten und zweiten Chips sind einander zuge- wandt angeordnet. Die Kanten können dabei nebeneinander oder übereinander angeordnet sein. Die Anordnung längs einer Kante ist Platz sparend und lässt große Chipoberflächenanteile frei verfügbar für andere Funktionen, wie bei- spielsweise Kühlung oder Kontaktierung mit herkömmlichen Techniken.

In einem Ausführungsbeispiel gemäß dem ersten Aspekt der Erfindung liegt der zweite Chip dabei zumindest teilweise auf dem ersten Chip auf. Auf diese Weise werden die Chips direkt miteinander kontaktlos gekoppelt. Ein separater Kopp- lungsbaustein ist nicht erforderlich. Der Vorteil dieser Anordnung liegt darin, dass die zweiten Kopplungselemente in ihrer Längserstreckung kürzer ausgebildet werden können als bei der Anordnung mit einem Kopplungsbaustein. Bei einer solchen Anordnung kann der erste Chip (z. B. der Prozessor) als flip-chip ausge- bildet sein.

Grundsätzlich ist eine solche Anordnung auch bei einer Chip-Anordnung gemäß dem zweiten Aspekt der Erfindung möglich, erfordert jedoch eine spezielle, auf- wändigere Ausbildung des Kopplungsbausteins. Denn der Kopplungsbaustein liegt hier zwischen den Chips und muss mit dem einem Chip auf seiner Oberseite und mit dem anderen Chip auf seiner Unterseite koppeln. Die zweiten Kopp- lungselemente müssen also auf beiden Seiten des Kopplungsbausteins vorgese- hen sein und ein Kopplungselement der Oberseite mit dem entsprechenden Kopplungselement der Unterseite verbunden sein. Das kann bei einem plättchen- förmigen Kopplungsbaustein beispielsweise erreicht werden, indem die Kopp- lungselemente sich auch über eine Seitenkante des Kopplungsbausteins hinweg von der Unterseite zur Oberseite fortsetzen.

In einem weiteren Ausführungsbeispiel gemäß dem ersten Aspekt der Erfindung ist eine Anordnung von beiden Chips auf einer Trägerfläche nebeneinander vor- gesehen. Die Kopplungselemente sind so ausgebildet, dass sie jeweils über eine Seitenfläche des Chips miteinander koppeln können. Dies geschieht beispiels- weise, indem Spulen auf den Chips so angeordnet sind, dass ihr Magnetfeld durch eine Seitenfläche des jeweiligen Chips verläuft. Solche Spulen mit einer horizontalen Achse des Magnetfeldes können im Metallsystem von Chips erzeugt werden, indem Durchkontaktierungen zwischen den Metall-Ebenen als senkrech- te Leiterzüge verwendet werden. Diese Anordnung hat den Vorteil, dass weitere auf einem Chip oder auf beiden Chips vorgesehene konventionelle Kopplung- elemente wie Bond-pads mit herkömmlicher Technik einfach kontaktiert werden können.

In einer bevorzugten Ausführungsform der Chip-Anordnung gemäß dem zweiten Aspekt der Erfindung ist ebenfalls eine Anordnung von beiden Chips auf einer Trägerfläche nebeneinander vorgesehen. Beispielsweise können beide Chips ihre Kopplungselemente auf der von der Trägerfläche abgewandten Seite haben.

Die Kopplungselemente beider Chips werden dann beispielsweise nach oben weisend angeordnet sein. Wichtig ist, dass die Chips senkrecht zur Trägerfläche (in z-Richtung) gut abgestimmt sind, damit der Kopplungsbaustein, die Brücke, in etwa plan aufliegen kann.

Bei einer bevorzugten Ausführungsform der Erfindung lässt sich die Anzahl der Kopplungselemente der zweiten Signalschnittstelle, also der Signalschnittstelle mit der höheren Anzahldichte, die in dieser Ausführungsform außerdem eine hö- here Längserstreckung hat, zur Anzahl N1 der Kopplungselemente der Signal- schnittstelle mit der geringeren Anzahidichte als N2=g*N1+X darstellen. Dabei ist g eine Zahl > 1 und X die Anzahl der Kopplungselemente, die in dem überschie- ßenden Längsabschnitt der Signalschnittstelle liegen, welche eine höhere Längserstreckung hat. Hat beispielsweise die erste Signalschnittstelle N1 = 100 Kopplungselemente im 10, um-Raster, die zweite Signalschnittstelle auf dieser Breite 200 Kopplungselemente im 5 um-Raster und darüber hinaus an den längsseitigen Rändern zusätzlich je 10, also insgesamt 20, Kopplungselemente

an beiden Rändern, um grobe Versetzungen aufzufangen, so beträgt in diesem Beispiel g = 2 und X = 20.

In einer weiteren bevorzugten Ausführungsform weist die Signalschnittstelle des- jenigen Chips, welcher im Signalfluss zwischen dem ersten und dem zweiten Chip einen Empfänger bildet (nachfolgend Empfänger-Chip), Kopplungselemente mit der höheren Anzahidichte auf. Auf diese Weise kann die Signalübertragung weniger aufwendig betrieben werden. Da ein angeschlossener Sender leichter zu detektieren ist als ein angeschlossener Empfänger, ist es sinnvoll, dass der Chip mit der Überzahl zweiter Kopplungselemente auf der jeweiligen Empfänger- seite vorgesehen ist.

In einer bevorzugten Ausführungsform ist auf dem Chip, der eine Überzahl zwei- ter Kopplungselemente aufweist, eine Empfangsauswahlschaltung vorgesehen.

Die Empfangs-Auswahischaltung weist für jedes Kopplungselement einen mit ihm verbundenen Eingang auf und ist ausgebildet, aus an ihren Eingängen anlie- genden Eingangssignalen anhand vordefinierter Signalkriterien mit aktiven Kopp- lungselementen verbundene Eingänge zu ermitteln und nur diejenigen Eingangs- signale auszugeben, die von den aktiven Kopplungselementen empfangen wer- den.

Anstelle der Erkennung einer Signalaktivität kann das Auswahlkriterium für ein aktives Kopplungselement auch ein Signal mit bestimmten Erkennungszeichen sein, beispielsweise ein Pegelwechsel mit einer bestimmten Phasenlage relativ zu allen anderen Ausgangssignalen. Auf diese Weise kann der Rand des Signal- vektors eindeutig gekennzeichnet werden.

Der Chip ohne Überzahl erster Kopplungselemente weist in einer bevorzugten Ausführungsform daher je ein Randkopplungselement an den Enden seiner ers- ten Signalschnittstelle auf und ist ausgebildet, an die Randkopplungselemente ein vordefiniertes Randsignal anzulegen.

In einer bevorzugten Ausführungsform ist auf dem Empfänger-Chip eine der Sig- nalschnittstelle nachgeschaltete Filterschaltung vorgesehen, die ausgebildet ist, von senderseitigen Kopplungselementen ausgesandte Signale anhand der von den empfängerseitigen Kopplungselementen empfangenen Signale zu rekon- struieren.

Die Filterschaltung kann vorwiegend nach geometrischen oder vorwiegend nach einem signalvereinbarenden Prinzip oder nach einer Mischform beider arbeiten.

Bei einer vorwiegend nach geometrischer Selektion der empfängerseitigen Kopp- lungselemente ausgerichteten Filterschaltung weist diese eine Anzahl von Wich- tungselementen auf, die jeweils ausgebildet sind, von mehreren empfängerseiti- gen Kopplungselementen empfangene Signale mit veränderbaren Wichtungsfak- toren zu multiplizieren und die so gewichteten Signale zu addieren.

Dabei sind in einer bevorzugten Ausführungsform die empfängerseitigen Kopp- lungselemente mit mehreren Wichtungselementen verbunden. Die Gesamtzahl der Wichtungselemente ist vorzugsweise gleich der Anzahl der senderseitig vor- gesehenen Kopplungselemente. Die Wichtungselemente dienen also der Rekon- struktion der Trennung der durch die senderseitigen Kopplungselemente gebilde- ten Übertragungskanäle.

Vorzugsweise ist eine mit den Kopplungselementen und der Filterschaltung ver- bundene Steuereinheit vorgesehen, die ausgebildet ist, die Wichtungsfaktoren zu bestimmen. Die Steuereinheit kann beispielsweise ausgebildet sein, für jedes Wichtungselement die an den mit dem Filter verbundenen, empfängerseitigen Kopplungselementen empfangenen Signale jeweils mit einem vordefinierten Sig- nalmuster zu vergleichen und den Kopplungselementen jeweils einen vom Ver- gleichsergebnis abhängigen Wichtungsfaktor zuzuordnen.

In einer einfachen Ausführungsform ist die Steuereinheit ausgebildet, pro Wich- tungselement maximal einem bis drei Kopplungselementen einen von null ver- schiedenen Wichtungsfaktor zuzuordnen, derart, dass die Summe aller Wich- tungsfaktoren pro Wichtungselement 1 beträgt.

In einer vorwiegend unter dem Aspekt der Signalverarbeitung gestalteten Ausfüh- rungsform weist die Filterschaltung zusätzlich oder alternativ eine Anzahl Filter- bänke auf, wobei jede Filterbank eingangsseitig mit einer Anzahl Kopplungsele- menten verbunden ist. Vorzugsweise weist jede Filterbank eine Anzahl Filter auf, deren jedes eingangsseitig mit einem Kopplungselement verbunden ist. Dabei ist jeder Filter beispielsweise ausgebildet, ein Ausgangssignal abzugeben, das von einer gewichteten Summe des aktuellen und einer Anzahl zeitlich vorangegan- gener Signale an seinem Eingang abhängt. Vorzugsweise ist also das Aus- gangssignal eines Filters dieser Art entsprechend folgender Formel zu bestim- men : wobei S (j) ein an einem Filtereingang in einem Zeitschritt j anliegendes Signal ist, r die Gesamtzahl der berücksichtigten Zeitschritte, w ein vom jeweiligen Zeit- schritt j abhängiger Wichtungsfaktor und z ein das-Filter bezeichnender Index.

Ein solches Filter weist beispielsweise eine Signalverzögerungskette (delay line) mit r-Verzögerungselementen, r-Multiplizierern und einem Addierer auf. Jedem bis auf das letzte Verzögerungselement ist parallel ein Multiplizierer und ein Ver- zögerungselement nachgeschaltet. Dem letzten Verzögerungsglied ist selbstver- ständlich ein Multiplizierer nachgeschaltet. Die Ausgänge der Multiplizierer sind mit parallelen Eingängen des Summierers verbunden.

Bevorzugt weist jede Filterbank eine den Filtern nachgeschaltete Wichtungsein- heit auf, die ausgebildet ist, von den Filtern der jeweiligen Filterbank empfangene Signale mit veränderbaren Wichtungsfaktoren zu multiplizieren und die so ge- wichteten Signale zu addieren. Die Bestimmung der Wichtungsfaktoren erfolgt vorzugsweise wiederum mit einer Steuereinheit. Die Steuereinheit ist vorzugs- weise ausgebildet, in einer Trainingsphase die an den empfängerseitigen Kopp- lungselementen anliegenden Signale einer Korrelation mit einem oder mehreren

bekannten Signalmustern zu unterziehen und anhand des Korrelationsergebnis- ses die Wichtungsfaktoren der Filter und der Wichtungsschaltung zu bestimmen.

Die Wichtungsfaktoren der Filter sind andere als die der Wichtungsschaltung.

Gemäß einem dritten Aspekt der Erfindung wird ein Kopplungsbaustein zur Ver- fügung gestellt für die kontaktlose Signalübertragung zwischen einem ersten und einem zweiten Chip in einer Chip-Anordnung gemäß dem zweiten Aspekt der Erfindung.

Der erfindungsgemäße Kopplungsbaustein weist ein Substrat und darauf eine Kopplungseinheit auf. Die Kopplungseinheit hat längs einer dritten Linie in einer dritten Anzahidichte angeordnete dritte Kopplungselemente sowie längs einer vierten Linie in einer vierten Anzahldichte angeordnete vierte Kopplungselemen- te, wobei die dritten Kopplungselemente jeweils mit den vierten Kopplungsele- menten elektrisch leitend verbunden sind.

Die Anzahidichte dieser Kopplungselemente ist höher als die der auf einem oder beiden zu koppelnden Chips vorgesehenen Kopplungselemente. Der erfindungs- gemäße Kopplungsbaustein ist gegenüber herkömmlichen Signal-Substraten deutlich vereinfacht und ermöglicht eine flexible Anordnung zur kontaktlosen Sig- nalübertragung. Der Kopplungsbaustein kann beispielsweise auf zwei nebenein- ander angeordneten Chips aufgelegt werden. Alternativ ist es ebenso möglich, den Kopplungsbaustein als Teil eines Trägers für die zu koppelnden Chips aus- zubilden. Hierbei müssen die zweiten Kopplungselemente nur in einem vorbe- stimmten Abschnitt vorgesehen sein. Die Chips können dann mit ihren ersten Kontaktelementen nach unten weisend auf den Kopplungsbaustein aufgelegt und positioniert werden.

Bevorzugt ist der Abstand der dritten Kopplungselemente voneinander in Rich- tung senkrecht zur Streifen-Längsrichtung geringer als die Breite chipseitig vor- gesehener erster Kopplungselemente sowie die Breitenerstreckung der zweiten Kopplungselemente in Abstandsrichtung geringer als der Abstand der chipseitig vorgesehenen ersten Kopplungselemente voneinander.

Bei einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Kopp- lungsbausteins ist der Abstand der dritten oder vierten Kopplungselemente sowie ihre Breitenerstreckung so gewählt, dass ein drittes oder ein viertes Kopplung- element und der Abstand zu einem benachbarten dritten bzw. vierten Kopp- lungselement insgesamt maximal 10 um, besonders bevorzugt nur 5 um ein- nehmen. Ein solches Rastermaß stellt bei der Herstellung kein Problem dar, bie- tet aber die Möglichkeit einer Signalübertragung mit hohem Durchsatz auf gerin- gem Raum.

Das Rastermaß beträgt in einem weiteren Ausführungsbeispiel sogar nur maxi- mal 2, 5 um. Vorzugsweise ist der Abstand der dritten Kopplungselemente größer als ihre Breitenerstreckung.

Weitere Ausführungsformen des erfindungsgemäßen Kopplungsbausteins erge- ben sich aus der Beschreibung der erfindungsgemäßen Chip-Anordnung gemäß dem zweiten Aspekt der Erfindung.

Gemäß einem vierten Aspekt der Erfindung wird ein Chip zur Verwendung in einer Chip-Anordnung gemäß dem ersten oder zweiten Aspekt der Erfindung bereitgestellt. Der erfindungsgemäße Chip weist eine erste Signalschnittstelle für eine kontaktlose Signalübertragung auf. Die erste Signalschnittstelle hat erste Kopplungselemente, die längs einer ersten Linie in einer ersten Anzahidichte angeordnet sind. Alternativ ist mindestens eine zweite Signalschnittstelle vorge- sehen mit längs einer zweiten Linie in einer zweiten Anzahidichte angeordneten zweiten Kopplungselementen. Weiter alternativ ist mindestens eine erste und mindestens eine zweite Signalschnittstelle vorgesehen. Die erste und gegebe- nenfalls die zweite Signalschnittstelle ist längs einer Kante des Chips angeord- net. Die Kopplungselemente sind bevorzugt elektrisch leitfähige und parallel zu- einander angeordnete Streifen.

Der zweite Chip kann in einer Chip-Anordnung gemäß dem ersten Aspekt der Erfindung verwendet werden, wenn er eine erste oder eine zweite Signalschnitt-

stelle oder beide Typen von Signalschnittstellen aufweist. In einer Chip- Anordnung gemäß dem zweiten Aspekt der Erfindung kann der erfindungsgemä- ße Chip verwendet werden, wenn er eine erste Signalschnittstelle aufweist. Es versteht sich, dass ein Chip mehrere Signalschnittstellen gemäß der Erfindung aufweisen kann.

Die Anordnung der Signalschnittstelle längs einer Kante des erfindungsgemäßen Chips bietet eine platzsparende Möglichkeit, die erfindungsgemäße Chip- Anordnung neben alternativen Verbindungstechniken zu verwenden. Je nach Anzahl der ersten bzw. zweiten Kopplungselemente und gewähltem Rastermaß wird eine ganze Kantenlänge oder auch nur ein Kantenabschnitt für eine Signal- schnittstelle benötigt.

Die Positionierung eines zweiten Chips oder eines Kopplungsbausteins auf der Chip-Oberfläche wird in einer Ausführungsform erleichtert, bei der der Chip eine Bezugskante aufweist. Hierbei kann es sich um eine Sägekante des Chips, zum Beispiel die obere Kante, handeln. In diesem Fall können die Chips mittels eines oberen Anschlages zueinander positioniert werden. Ohne die erfindungsgemäße Toleranz gegenüber Positionsungenauigkeiten durch redundante Kopplungsele- mente würde dies voraussetzen, dass der Abstand der Kopplungselemente zur Bezugskante mit einem Fehler deutlich unterhalb eines halben Rastermaßes definierbar ist, also beispielsweise mit 1 um Toleranz. Ein Vereinzeln von Chips mit einer solchen Genauigkeit ist jedoch schwierig. Eine Nachbearbeitung wird in der Regel erforderlich sein. Dadurch wird die Fertigung eines Chips für die erfin- dungsgemäße Chip-Anordnung eine aufwendige Präzisionsarbeit. Mit der erfin- dungsgemäßen Toleranz gegenüber Positionsungenauigkeiten durch redundante Kopplungselemente kann die Toleranz jedoch weit größer sein, beispielsweise 50 um. Dadurch kann eine Sägekante durchaus als Bezugskante dienen.

Präziser ist es, eine lithographisch aufgebrachte Struktur als Bezugskante zu verwenden, da diese eine viel höhere Genauigkeit als eine Sägekante haben kann. Die lithographische Struktur könnte eine Schicht sein, die dick genug auf- gebracht werden kann, um eine nutzbare mechanische Führung zu bieten. Bei

dieser Ausführungsform kann in einer Chip-Anordnung gemäß dem zweiten As- pekt der Erfindung der Kopplungsbaustein selbst mit einer Kante als Bezug die- nen, an dem sich beide Chips zueinander ausrichten. Dazu muss der Kopp- lungsbaustein selbst eine präzise, gerade und orthogonale Kante aufweisen. Er kann also insbesondere nicht aus dehnbarem Material bestehen. Geeignet wäre beispielsweise ein schmaler Siliziumstreifen. Alternativ kann ein zusätzliches starres Objekt an einer anderen Stelle zum mechanischen Justieren vorgesehen sein. In diesem Fall kann der Kopplungsbaustein auch mechanisch flexibel sein.

Um die Kopplung benachbarter Kopplungselemente miteinander zu vermindern, werden in einem bevorzugten Ausführungsbeispiel des erfindungsgemäßen Chips zwischen den ersten Kopplungselementen Metallelemente vorgesehen, die jeweils mit Masse verbunden sind. Vorzugsweise werden die Metallelemente als Metallstreifen ausgebildet, die in allen Metall-Ebenen des Chips ausgeführt und signalmäßig mit Masse verbunden sind. Um eine Kopplung über das Chip- Substrat zu vermeiden, wird vorzugsweise zum Substrat hin ebenfalls eine be- grenzende, leitende Schicht angeordnet, die mit Masse verbunden ist. Diese Schicht kann zum Beispiel die unterste Leiterschicht, Metall 1, sein. Bei dieser Ausführungsform ist jedes Kopplungselement von einem separaten U-förmigen Profil umgeben, das es elektromagnetisch von seinen Nachbarn trennt.

Verschiedene Maßnahmen sind möglich, um eine besonders hohe Dichte der Kopplungselemente zu erzielen, selbst wenn ein Übersprechen die empfänger- seitige Trennung der Signale behindert.

In einem bevorzugten Ausführungsbeispiel des erfindungsgemäßen Chips weist dieser eine Sendersteuerung auf, die ausgebildet ist, Signale auf benachbarten ersten oder zweiten Kopplungselementen mit einer vorbestimmten Phasenver- schiebung relativ zueinander auszugeben. Hierzu folgendes Beispiel : Pro sendendem Kopplungselement beträgt die Datenrate ein Gigabit pro Sekun- de. Der Datenabstand beträgt hierbei demnach eine Nanosekunde. Die Sender- steuerung erzeugt eine Modulation durch phasenumtaktung (binary phase shift

keying) bei einer Trägerfrequenz von zwei GHz. Hierbei werden Sendeverstärker verwendet, die Impulse mit einer Anstiegszeit von maximal 50 ps erzeugen. Hier- bei wird ein Haupt-Takt mit einer anderen Frequenz wie beispielsweise 20 GHz übertragen. Auf der Empfängerseite werden 20 Sub-Takte von 1 GHz mit 50 ps Phasenversatz abgeleitet. Mit Hilfe von Zeitfenstern oder einer Korrelation wird jeweils das zum Sub-Takt passende Signal aus der empfangenen Signal- Mischung ausgewählt und wieder hergestellt.

Zusätzlich können weitere aus Funksystemen bekannte Verfahren eingesetzt werden, insbesondere solche, die im Bereich der Ultra-Wide-Band- (UWB-) Sys- teme bekannt sind. Sowohl der Bereich der Datenrate als auch die möglicht Trä- gerfrequenz können bei einer Kopplung von Chip zu Chip sehr ähnlich sein zu den Werten des derzeit entstehenden UWB-Standards bei 3 bis 10 GHz. Wegen der konstanten Kanalbedingungen ist die Übertragung im vorliegenden System jedoch einfacher als bei Funksystemen.

Viele der hier vorgeschlagenen Maßnahmen erfordern eine selbsttätige Ab- gleichphase, bevor ein Betrieb möglich ist. Die Abgleichphase kann einmalig z. B. beim Einschalten erfolgen oder regelmäßig in bestimmten Zeiträumen vorgese- hen sein. Da die Übertragungsbedingungen in erster Näherung zeitinvariant sind, ist eine Abgleichphase nur selten nötig. Allenfalls können Temperatur- Änderungen eine Adaption erfordern. Dann kann ein Großteil der für die Adaption erforderlichen Bausteine abgeschaltet werden, und nur die Filter sind aktiv.

Gemäß einem fünften Aspekt der Erfindung wird ein Wafer zur Herstellung eines Chips gemäß dem vierten Aspekt der Erfindung bereitgestellt, mit einer Vielzahl von Chip-Abschnitten, wobei mindestens ein Chip-Abschnitt die Merkmale eines Chips gemäß dem vierten Aspekt der Erfindung aufweist. Der Wafer bildet also ein Zwischenprodukt bei der Herstellung eines erfindungsgemäßen Chips oder einer erfindungsgemäßen Chipanordnung.

Gemäß einem sechsten Aspekt der Erfindung wird ein Verfahren zur Herstellung einer Chip-Anordnung nach Anspruch 2 bereitgestellt, mit den Schritten :

a) Positionierung des ersten Chip auf einem Träger b) Positionierung des zweiten Chip relativ zum ersten Chip auf dem Träger c) Positionieren eines Kopplungsbausteins gemäß Anspruch 17 zur Herstellung einer kontaktiosen Kopplung für die Signalübertragung zwischen dem ersten und zweiten Chip, Weitere Ausführungsbeispiele der Erfindung werden nachfolgend anhand von Figuren beschrieben. Es zeigen : Figur 1 ein erstes Ausführungsbeispiel einer Chip-Anordnung ; Figur 2 ein zweites Ausführungsbeispiel einer Chip-Anordnung ; Figur 3 das Ausführungsbeispiel der Figur 2 in höherer Vergrößerung ; Figur 4 das Ausführungsbeispiel der Figur 2 in weiter erhöhter Vergrößerung ; Figur 5 eine Modifikation dieses Ausführungsbeispiels ; Figur 6 eine schematische Querschnittsansicht eines dritten Ausführungs- beispiels einer erfindungsgemäßen Chip-Anordnung ; Figur 7 ein viertes Ausführungsbeispiel einer erfindungsgemäßen Chip- Anordnung in einer schematischen Draufsicht ; Figur 8 das Ausführungsbeispiel der Figur 7 in einer schematischen Quer- schnittsansicht ; Figur 9 eine schematische Darstellung relevanter Maße von Kopplungsele- menten ; Figur 10 eine schematische Draufsicht eines fünften Ausführungsbeispiels einer Chip-Anordnung, die zusätzliche Kopplungselemente auf Seiten des Empfängers aufweist ; Figur 11 ein sechstes Ausführungsbeispiel in einer schematischen Draufsicht, bei dem senderseitig Kopplungselemente zur Erzeugung von Rand- signalen vorgesehen sind ;

Figur 12 eine schematische Querschnittsansicht eines siebten Ausführungs- beispiels einer Chip-Anordnung mit einem Kopplungsbaustein ; Figur 13 eine schematische Querschnittsansicht eines achten Ausführungs- beispiels in einer Flip-Chip-Anordnung ; Figur 14 ein neuntes Ausführungsbeispiel in einer weiteren Flip-Chip- Anordnung ; Figur 15 ein Anwendungsbeispiel der erfindungsgemäßen Chip-Anordnung ; Figur 16 ein vereinfachtes Blockschaltbild einer empfängerseitigen Schaltung zur Signalaufbereitung.

Figur 1 zeigt eine abstrakte schematische Darstellung eines ersten Ausführungs- beispiels einer erfindungsgemäßen Chip-Anordnung. Zwei Chips 10 und 12 sind in einer schematischen Draufsicht dargestellt. Der erste Chip 10 hat eine erste Signaischnittstelle 18 mit einer Vielzahl von Kopplungselementen und einer ers- ten Anzahidichte. Zur Vereinfachung der Darstellung sind hier nur wenige Kopp- lungselemente 20 bis 30 dargestellt. Die Anzahldichte ist die Anzahl der Kopp- lungselemente pro Längserstreckung der Signalschnittstelle. Diese Längserstre- ckung 11 der Signalschnittstelle 18 hat in Figur 1 die Länge 11. Der Signalschnitt- stelle 18 des ersten Chips 10 gegenüberliegend befindet sich auf dem zweiten Chip eine zweite Signalschnittstelle 32 mit Kopplungselementen, die in größerer Anzahidichte angeordnet sind als die Kopplungselemente 20 bis 30 der Signal- schnittstelle 18. Die Größenverhältnisse sind in der schematischen Darstellung in Figur 1 nicht maßstabsgetreu. Im Normalfall werden die Signalschnittstellen 18 bzw. 32 nur einen kleinen Teil der jeweiligen Chip-Oberfläche einnehmen, und die Chips können weitere Elemente an der Oberfläche aufweisen, z. B. herkömm- liche Bondpads. Die Kopplungselemente sind in Figur 1 symbolisch als Recht- ecke mit grauer Füllung dargestellt. In der realen Ausführung kann die Form der Kopplungselemente anders sein. Sie können auch dreidimensionale Strukturen sein, beispielsweise Spulen. Die Längserstreckung 13 der Signalschnittstelle 32 hat in Figur 1 die Länge 12. Der Übersichtlichkeit halber sind nur zwei Kopplung- elemente 34 und 36 mit Bezugszeichen versehen. Die Kopplungselemente bei- der Signalschnittstellen sind längs der Kante der Chips, die dem jeweils anderen

Chip zugewandt ist, angeordnet. Die Überlappung 15 beider Längserstreckungen 11 und 13 hat in Figur 1 die Länge 112. Projiziert man die erste Längserstreckung 11 auf die Linie der zweiten Längserstreckung 13, so bildet der gemeinsame Be- reich, den die dadurch entstehende projizierte Strecke mit der zweiten Längs- erstreckung 13 hat, die Strecke der Überlappung 15. Der erste Chip 10 und der zweite Chip 12 sind relativ zueinander so angeordnet, dass Kopplungselemente der ersten Signalschnittstelle 18 und Kopplungselemente der zweiten Signal- schnittstelle 32 miteinander kontaktlos Signale übertragen können. Im dargestell- ten Fall können die Kopplungselemente beispielsweise horizontale Spulen sein, also Induktivitäten, deren Längsachsen des Magnetfeldes in horizontaler Ebene parallel zur Oberfläche des Chips angeordnet sind. Diese Längsachsen sind in Figur 1 jeweils parallel zur längeren Seite jedes Kopplungselements, und damit senkrecht zu der Kante des Chips, die dem anderen Chip zugewandt ist. Trotz des in Figur 1 sichtbaren Versatzes der Signalschnittstellen 18 und 32 zueinan- der gibt es im Bereich der Überlappung 15 Kopplungselemente der Signal- schnittstelle 18 des ersten Chips 10, die mit Kopplungselementen der Signal- schnittstelle 32 des zweiten Chips 12 koppeln. Im Beispiel der Ausführung der Kopplungselemente als horizontale Spulen ist das eine Kopplung der Magnetfel- der von Induktivitäten der Signalschnittstelle 18, die über den Zwischenraum 40 hinweg mit Induktivitäten der Signalschnittstelle 32 auf dem anderen Chip wech- selwirken. Einem Kopplungselement der Signalschnittstelle 18 des ersten Chips 10 kann dabei ein Kopplungselement oder auch mehrere Kopplungselemente der Signalschnittstelle 32 des zweiten Chips 12 zugeordnet sein. Beispielsweise können alle Kopplungselemente der Signalschnittstelle 18 als Sender angesteu- ert sein, und alle Kopplungselemente der Signalschnittstelle 32 als Empfänger.

Durch weitere Maßnahmen, wie Auswahischaltungen und Filter, z. B. den Emp- fängern nachgeschaltet, werden die übertragenen Signale zugeordnet und re- konstruiert. Da damit die Zuordnung der einzelnen Kopplungselemente der Sig- nalschnittstelle 18 zu den Kopplungselementen der Signalschnittstelle 32 flexibel an die reale Position angepasst werden kann, gibt es eine hohe Toleranz gegen- über einem Versatz der Chips in Richtung der Längserstreckungen 11 und 13.

Dies vereinfacht die Positionierung der Chips zueinander.

Figur 2 zeigt zweites Ausführungsbeispiel einer erfindungsgemäßen Chip- Anordnung. Hier werden für entsprechende Elemente die gleichen Bezugszei- chen gewählt wie in Figur 1. Auch hier sind zwei Chips 10 und 12 in einer sche- matischen Draufsicht dargestellt. Die Chips 10 und 12 weisen herkömmliche Bond-Pads 14 und 16 auf. Weiterhin hat der erste Chip 10 eine erste Signal- schnittstelle 18 mit einer Vielzahl von Kopplungselementen, von denen hier nur die Kopplungselemente 20 bis 30 dargestellt sind. In der Figurenschreibung wer- den durchgängig die Richtungen x und y, die in Figur 2 anhand von Pfeilen dar- gestellt sind, für die lateralen Richtungen in der Chip-Oberfläche verwendet. Eine hier noch nicht dargestellte z-Richtung weist in Tiefenrichtung der Chips senk- recht zur Chip-Oberfläche und damit senkrecht zur Papierebene. Der Signal- schnittstelle 18 des ersten Chips 10 gegenüberliegend befindet sich auf dem zweiten Chip eine zweite Signalschnittstelle 32 mit Kopplungselementen, die in der y-Richtung in größerer Anzahidichte angeordnet sind als die Kopplungsele- mente 20 bis 30 der Signalschnittstelle 18. Der Übersichtlichkeit halber sind nur zwei Kopplungselemente 34 und 36 mit Bezugszeichen versehen. Die Kopp- lungselemente beider Signalschnittstellen sind längs der Kante der Chips, die in Figur 2 parallel zur y-Richtung verläuft, angeordnet. Die Kopplungselemente ha- ben die Form von Streifen, deren Längsrichtung parallel zur x-Richtung weist. Die Kopplungselemente der ersten Signalschnittstelle 18 weisen deutlich sichtbar eine größere Breite in y-Richtung auf als die der zweiten Signalschnittstelle 32 des Chips 12. Die Signalschnittstellen 18 und 32 der beiden Chips 10 und 12 sind über einen Kopplungsbaustein 38 signaltechnisch verbunden. Der Kopp- lungsbaustein liegt auf beiden Chips. im Bereich ihrer einander zugewandten Kanten auf und überdeckt die Signalschnittstellen 18 und 32. Der Kopplungsbau- stein 38 weist eine große Anzahl von dritten und vierten Kopplungselementen auf, die in diesem Fall jeweils zu einheitlichen Kopplungselementen in Streifen- form verbunden sind, welche sich in x-Richtung von jenseits der Kopplungsele- mente der Signalschnittstelle 18 über einen zwischen den Chips befindlichen Zwischenraum 40 hinweg erstrecken bis jenseits der Kopplungselemente der Signalschnittstelle 32 des Chips 12. In y-Richtung haben die Kopplungsstreifen des Kopplungsbausteins 38 eine im Vergleich mit den Kopplungselementen der beiden Chips deutlich geringere Breite und höhere Anzahldichte. Die Kopplung-

streifen des Kopplungsbausteins 38 sind in Figur 2 grau dargestellt. Exempla- risch ist ein Kopplungsstreifen 42 gekennzeichnet. In Figur 2 ist ein Ring 44 ein- gezeichnet, der allein zur Verdeutlichung des Maßstabes der nachfolgenden Fi- guren dient.

Geht man von einer für die Signalschnittstellen 18 und 32 maximal nutzbaren Kantenlänge von ca. 10 bis 25 mm sowie einer Anzahl von etwa 1.000 bis 2.000 für den maximalen Durchsatz nötigen Kopplungselemente aus, so ergibt sich ein Rastermaß (pitch) in der Größenordnung von 5 bis 25 um pro Kopplungselement.

Figur 3 zeigt das Ausführungsbeispiel der Figur 2 in einem vergrößerten Aus- schnitt. Hier wie in den Figuren 2,4 und 5 ist der Kopplungsbaustein lediglich zum Zwecke der Erläuterung transparent dargestellt. Beispielsweise können die Kopplungselemente 20 bis 30 der Signalschnittstelle 18 ein Rastermaß von 10 um und die Kopplungselemente der Signalschnittstelle 32 ein Rastermaß von 5 um aufweisen. Sind z. B. 1.000 Kopplungselemente auf dem Chip 10 und 2.500 Kopplungselemente auf dem Chip 12 vorgesehen, so beträgt die Längserstre- ckung der Signalschnittstellen auf den Chips 10 mm bzw. 12, 5 mm. Sollen alle 1.000 Kopplungselemente auf dem Chip 10 genutzt werden, so muss die Über- lappung beider Längserstreckungen die gesamte Längserstreckung des Chips 10 umfassen. Diese Überlappung ist dann ebenfalls 10 mm lang. Werden die Chips in y-Richtung so zueinander positioniert, dass beim Sollwert die Signalschnittstel- len genau mittig zueinander liegen, so kann ein Versatz der Signalschnittstellen zueinander um diesen Sollwert in y-Richtung von 0,5* (12,5-10) mm toleriert werden, also 1,25 mm, in Figur 3 nach oben oder unten. Welches Kopplung- element des Chips 10 welches Kopplungselement des Chips 12 erreicht, muss nach der Positionierung festgestellt werden, z. B. automatisch beim Einschalten des Systems, indem Chip 10 eine einfach erkennbare Sequenz der Reihe nach auf alle seine Kopplungselemente anlegt, und Chip 12 herausfindet, auf welchen Kopplungselementen jeweils der Empfang für das jeweilige Kopplungselement des Chips 10 am besten ist. In diesem Fall werden nur diese 1.000 der 2.500 Kopplungselemente des zweiten Chips dann im Betrieb verwendet. Ist der Ver- satz noch größer, und die Kopplungselemente Die anderen werden dann deakti-

viert, es sei denn, sie werden zusätzlich zur selektiven Signalrückgewinnung verwendet (vgl. unten).

Figur 4 zeigt das Ausführungsbeispiel der Figuren 2 und 3 in weiterer vergrößer- ter Darstellung. Es ist nicht notwendig, dass mehr Empfänger und weniger Sen- der verwendet werden. Das Verhältnis kann auch umgekehrt sein.

Figur 5 zeigt eine Modifikation dieses Ausführungsbeispiels. Hierbei sind die Ver- bindungen 47 zwischen den dritten Kopplungselementen 45 und vierten Kopp- lungselementen 46 des Kopplungsbausteins schmaler ausgeführt als die Breite der Kopplungselemente 45 und 46. Dies kann vorteilhaft sein, um unerwünschte Kapazitäten im Signalpfad zu verringern. Zum einen wird damit das Verhältnis von erwünschter Durchgangskapazität zu unerwünschter Lastkapazität erhöht, zum anderen wird das Übersprechen zwischen den Verbindungen 47 verringert.

Eine weitere Maßnahme zur Verringerung des Übersprechens, die in Figur 5 nicht dargestellt ist, kann das Anbringen von metallischen Abschirmungen zwi- schen den Verbindungen 47 sein, die diese Verbindungen 47 auch jeweils an allen Längsseiten umschließen können. Zusätzlich können auch die Kopplung- elemente 45 und 46 davon umschlossen werden, bis auf die zur Kopplung benö- tigte Fläche.

Figur 6 zeigt ein drittes Ausführungsbeispiel einer Chip-Anordnung mit zwei Chips 50 und 52, die in Figur 6 auch als Chip A und Chip B gekennzeichnet sind.

Die Chips sind über einen Kopplungsbaustein 54 signaltechnisch miteinander verbunden. In diesem Fall findet die kontaktlose Kopplung bereits jeweils inner- halb der Chips statt, und zwar zwischen den metallischen Leitern 501 und 502 für Chip 50 bzw. 521 und 522 für Chip 52. Damit kann die äußere Verbindung zwi- schen den Chips auch eine elektrisch leitende Verbindung sein, ohne daß die innere Struktur der Chips 50 und 52 einen ESD-Schutz wie bei herkömmlicher Kontaktierung benötigt. Der Kopplungsbaustein 54 ist mit Kontaktflächen 541 ausgestattet, welche gezahnt oder gestuft sind. Auf diese Weise können Oberflä- chenrauhigkeiten und Staubpartikel auf den Kontaktflächen der Chips besser toleriert werden.

Figur 7 zeigt in einer schematischen Draufsicht ein viertes Ausführungsbeispiel einer erfindungsgemäßen Chip-Anordnung. Zwei Chips 70 und 72 sind einander gegenüberliegend angeordnet. Die dargestellten Chips eignen sich auch für eine Anordnung ohne Kopplungsbaustein. Bei den Kopplungselementen der Signal- schnittstellen handelt es sich bei beiden Chips um horizontale Spulen 71 und 73.

Diese können mittels ihrer horizontalen magnetischen Felder durch die einander zugewandten Seitenflächen der Chips in horizontaler Richtung koppeln. Daher können die Chips einfach auf einem Träger nebeneinander angeordnet werden, wenn sie eine gleiche Höhe haben. Da eine solche magnetische Kopplung eine größere Reichweite haben kann als eine kapazitive, kann damit auch ein Zwi- schenraum 75 zwischen den Chips leichter überbrückt werden. Die Struktur der Spulen ist anhand der Querschnittsdarstellung der Figur 8 näher zu erkennen.

Den Spulen nachgeschaltet sind Signalverstärker, von denen beispielhaft der Signalverstärker 76 dargestellt ist. Der Querschnittsdarstellung der Figur 8 kann entnommen werden, dass sich die Spulen über mehrere Metallebenen in den Chips erstrecken. Durch diese Höhe der Spulen entsteht eine größere Induktivität sowie eine Toleranz gegenüber vertikalen Positionsungenauigkeiten.

Figur 9 zeigt anhand eines Beispiels erste Kopplungselemente 80 und zweite Kopplungselemente 82 im Vergleich. Die zweiten Kopplungselemente 82 werden beispielsweise in einer Signalschnittstelle eines Chips oder auf einem Kopp- lungsbaustein verwendet. Sie entsprechen in ihrer Funktion den Kopplungsele- menten 34 und 36 der Figuren 1 und 2, während die ersten Kopplungselemente 80 den Kopplungselementen 20 bis 30 der Figuren 1 und 2 entsprechen. Die Skizze der Figur 9 dient lediglich dazu, die Verhältnisse von Breite und Abstand der ersten und zweiten Kopplungselemente anhand eines Beispieles im Ver- gleich darzustellen. Die ersten Kopplungselemente 80 weisen eine Breite b1 auf und einen wechselseitigen Abstand d1. Aus der Summe von b1 und d1 ergibt sich ein Rastermaß r1. Die zweiten Kopplungselemente 82 weisen eine Breite b2 auf. Diese ist kleiner als der Abstand d1. Es versteht sich, dass die Breite b2 auch kleiner sein kann als die Breite b1. Zur Vermeidung eines Übersprechens zwischen den ersten Kopplungselementen 80 ist es wichtig, dass b2 kleiner als

d1 ist. Auf diese Weise wird ein Versatz in y-Richtung, die in Figur 9 anhand ei- nes in Abstandsrichtung weisenden Pfeils dargestellt ist, vereinfacht. Eine strei- fenförmige Ausbildung in x-Richtung, die senkrecht zur y-Richtung in der Papier- ebene verweist, erleichtert die Positionierung auch in der x-Richtung.

Figur 10 zeigt ein Blockschaltbild einer Chip-Anordnung mit zusätzlichen Kopp- lungselementen auf Seiten des Empfängers. Die Chip-Anordnung weist einen ersten Chip 90 und einen zweiten Chip 92 auf, die mit Hilfe eines Kopplungsbau- steins 94 Signale durch kontaktlose Kopplung austauschen. Der Kopplungsbau- stein 94 ist in Figur 10 nur schematisch durch Wellenlinien angedeutet. Diese haben nichts mit seiner tatsächlichen Ausgestaltung zu tun. Der erste Chip 90 weist eine geringere Anzahl erster Kopplungselemente A1 bis AN auf. Dem ste- hen empfängerseitig auf dem Chip 92 Kopplungselemente B1 bis Bm gegenüber, wobei M > N. Chip 92 weist eine Auswahischaltung 96 auf, die ausgebildet ist, zu ermitteln, über welche der Kopplungselemente B1 bis BM die Signale der Kopp- lungselemente Ao bis AN eintreffen. Diese N Signale werden von der Auswahl- schaltung 96 parallel ausgegeben. Die Auswahischaltung verwendet zur Auswahl der aktiven Kopplungselemente beispielsweise den anliegenden Signalverlauf über eine bestimmte Zeit, vergleicht diesen mit vordefinierten Mustern und ent- scheidet anhand des Vergleichsergebnisses, ob ein Kopplungselement aktiv ist oder nicht.

Figur 11 zeigt eine ähnliche Anordnung mit leichten Abwandlungen. Hier werden für entsprechende Elemente die gleichen Bezugszeichen gewählt wie in Figur 10.

Der Chip 90, der die Senderseite der dargestellten Chip-Anordnung bildet, weist neben den Kopplungselementen Ai bis AN zwei Randkopplungselemente AR1 und AR2 auf. Der Chip 90 ist ausgebildet, über die Kopplungselemente Api und AR2 bestimmte Erkennungssignale zu senden, um den Rand des Signalvektors Ai bis AN eindeutig zu kennzeichnen. Das Erkennungssignal kann beispielsweise ein Pegelwechsel mit einer bestimmten Phasenlage relativ zu den Pegelwechseln aller anderen Kopplungselemente sein. In Figur 11 ist als solches Signal V Limit gekennzeichnet. Die Auswahlschaltung 96 auf dem Chip 92 ist hier ausgebildet, die Randerkennungssignale zu detektieren. Empfängerseitige Kopplungselemen-

te, die in y-Richtung zum Chip-Rand hin jenseits der Kopplungselemente liegen, über die die Randerkennungssignale empfangen werden, werden von der Aus- wahischaltung 96 deaktiviert.

Die Figuren 12 bis 14 zeigen weitere unterschiedliche Ausführungsformen der erfindungsgemäßen Chip-Anordnung. Die in Figur 12 gezeigte Chip-Anordnung entspricht der der Figur 2. Ein erster Chip 100 und ein zweiter Chip 102 werden mit Hilfe eines Kopplungsbausteins 104, hier in Form einer Brücke für den kon- taktlosen Signalaustausch miteinander gekoppelt. Die Brücke 104 liegt auf den Rändern der Chips 100 und 102 auf. Ein hier nicht dargestelltes Dielektrikum kann zur Erhöhung der kapazitiven Kopplung verwendet werden.

Die Anordnung der Figur 12 kann auch umgedreht werden, so dass die Brücke unterhalb der beiden Chips 100 und 102 liegt und die beiden Chips auf der Brü- cke aufliegen. Die Brücke 104 kann dabei auch einen Teil eines Trägers oder auch den gesamten Träger bilden, der sich über die gesamte Länge der Chips in x-Richtung der Figur 11 erstreckt. Signalschnittsteilen müssen auf der Brücke jedoch nur dort vorgesehen sein, wo die Signalschnittstellen der Chips 100 und 102 miteinander gekoppelt werden sollen.

Bei der Anordnung der Figur 12 müssen die Chips in z-Richtung gut abgestimmt sein, damit die Brücke in etwa plan aufliegen kann. Diese Anordnung ist im Übri- gen vorteilhaft, wenn beide Chips weitere Anschlüsse aufweisen, die durch Bond- Drähte kontaktiert werden sollen.

Die Figuren 13 und 14 zeigen alternative Ausbildungen einer erfindungsgemäßen Chip-Anordnung, bei der auf einen Kopplungsbaustein verzichtet werde kann.

Hier ist jeweils einer der Chips mit einer zweiten Signalschnittstelle im Sinne der vorliegenden Erfindung ausgestattet. In der Chip-Anordnung der Figur 13 ist ein Träger 110 mit einer Stufe 112 vorgesehen, an der ein erster Chip 114 angelegt wird. Ein zweiter Chip 116 wird so auf den ersten Chip 114 aufgelegt, dass er nur im Bereich der Signalschnittstelien überdeckt. Die Signalschnittstelle des Chips 116 ist dem Chip 114 zugewandt auf der Unterseite vorgesehen. In x-Richtung

erstreckt sich der aufliegende Chip 116 über die Stufe 112 hinaus und wird von sogenannten"Bumps"118 gestützt und kontaktiert. Die Dicke dieser kontaktie- renden Elemente 118 muss mit der Höhe des Chips 114 abgestimmt sein und die Stufe 112 berücksichtigen.

Figur 14 zeigt eine ähnliche Form der"flip-chip-Kopplung", bei der jedoch ein Träger 120 ohne Stufen vorgesehen ist. Bei dieser Anordnung müssen die kon- taktierenden Elemente 118 allein die Höhenabstimmung in z-Richtung bewerk- stelligen. Die vertikale Abstimmung ist einfach, wenn der oben liegende Chip 124 auf seiner Unterseite neben der erfindungsgemäßen Signalschnittstelle nur weni- ge elektrisch leitend zu kontaktierende Kontaktelemente hat. Dies kann zum Bei- spiel der Fall sein, wenn der oben liegende Chip 124 ein Speicherchip ist, der zusätzlich zur kontaktlosen Kopplung mit dem Chip 126 lediglich eine Span- nungsversorgung benötigt. Da hier nur sehr wenige Kontaktelemente direkt zu kontaktieren sind, können diese mit sehr großer Fläche ausgeführt werden. Bei- spielsweise können sie einreihig so angeordnet und bemessen sein, dass sie gleichzeitig zum Höhenausgleich dienen, wie in Figur 14 angedeutet.

Figur 15 zeigt ein Anwendungsbeispiel der erfindungsgemäßen Chip-Anordnung.

Die hier gezeigte Anordnung enthält einen Mikroprozessor 130, einen SRAM- Baustein 132, einen DRAM-Baustein 134 sowie Eingabe-/Ausgabe-Bausteine 136 und 138. Mikroprozessor 130 und SRAM-Baustein 132 sind über eine erfin- dungsgemäße Signalschnittstelle miteinander verbunden. Dies ist vorliegend durch Pfeile 140 und 142 dargestellt. Auf diese Weise wird eine Schnittstelle zwi- schen dem Mikroprozessor 130 und dem schnellen Speicherbaustein 132 ge- schaffen, der damit von den Parametern Zugriffszeit und-größe her zwischen der Leistung eines internen Cache und eines externen Hauptspeichers auf einer Hauptplatine liegt. Im Vergleich zu bisherigen Lösungen, die nur Speicher"on- chip"oder"on-board"haben, ist diese Lösung etwas teurer. Diese Kosten werden jedoch dann akzeptabel, wenn damit ein Engpass beseitigt wird, der die Rechen- leistung des Gesamtsystems im wesentlichen Anwendungen auf einen Bruchteil absenkt. Dann entspricht die Wirkung des mit der erfindungsgemäßen Chip-

Anordnung erzielten Speichererweiterung einer Vervielfachung der Taktrate des Prozessors.

Mit einer Etablierung der hier vorgeschlagenen hochdichten Schnittstelle in Form eines Standards kann auf längere Sicht sogar eine Kostensenkung bei gleichzei- tiger Steigerung der Leistung erreicht werden, in dem ein großer Teil oder sogar der gesamte DRAM-Speicher in einer Chip-Anordnung der vorliegenden Erfin- dung gemäß in einem Modul integriert wird, und sich DRAM und SRAM die Bandbreite zum Prozessor teilen. Damit wird der Prozessor 130 bereits wesentli- che Mengen Hauptspeicher im Modul mit enthalten.

Das hier vorgeschlagene System zur kontaktlosen Datenübertragung kann also erweitert werden, von einer Verbindung zwischen zwei Chips eines Moduls hin zu einer modular erweiterbaren Verbindungsstruktur einer Anzahl von Chips. Jeder Chip kann dabei Regenerierstufe und Treiber für die Weiterleitung der Signale zum nächsten Chip sein. Damit wächst zwar die Latenzzeit mit Abstand vom Prozessor. Angesichts der sehr hohen Datenrate und der geringen Latenz pro Stufe sind jedoch immer noch Vorteile zu erwarten. Die beim Stand der Technik eingesetzten aufwendigen Verfahren, eine hohe Datenrate zum DRAM-Baustein stabil zu erreichen, könnten dann entfallen oder vereinfacht werden. Denn in ei- nem Modul nach der erfindungsgemäßen Chip-Anordnung sind die Verhältnisse auf Grund kurzer Entfernung und geringer parasitärer Kapazitäten entspannter.

Höhere schaltungstechnische Anforderungen auf Grund einer erhöhten Dämp- fung als bei direkt elektrisch leitenden Kontakten bereiten keine prinzipiellen Probleme. Sie sind auch mit Blick auf den Entwurfsaufwand und die dafür benö- tigte Chipfläche bei großen Stückzahlen von untergeordneter Bedeutung.

Figur 16 zeigt ein vereinfachtes Blockschaltbild einer empfängerseitigen Schal- tung zur Signalaufbereitung. Das hier gezeigte Ausführungsbeispiel soll zur Über- tragung N nutzbarer Kanäle dienen. Die Empfängerschaltung 200 der Figur 16 weist hierzu N*g+X Eingänge auf. Beispielsweise sind 220 Eingänge und ent- sprechend 220 Koppiungseìemente vorgesehen, und senderseitig sind 100 Kopplungselemente vorgesehen. Der Faktor g beträgt in diesem Fall 2,0 und die

Anzahl der seitlich überstehenden Kopplungselemente beträgt insgesamt X=20.

Den Eingängen nachgeschaltet sind N Filter also beispielsweise 100 Filter. Jedes Filter hat eine Anzahl von Eingängen, die in Figur 16 mit M bezeichnet wird. M ist mindestens 1 und maximal gleich der Zahl der empfängerseitigen Kopplung- elemente, und beträgt beispielsweise 30. Jedes Filter weist eine Filterbank 202 in Form einer"matched filter bank"auf, der eine Wichtungsschaltung 204 nachge- schaltet ist. Die Filterbank weist Steuereingänge auf, über die Filterkoeffizienten eingegeben werden können. Die Wichtungsschaltung 204 weist ebenfalls einen oder mehrere Steuereingänge auf, über die Wichtungsfaktoren programmiert werden können. Zur Bestimmung und Programmierung der Wichtungsfaktoren und Filterkoeffizienten ist ein Koeffizientenschätzer 206 vorgesehen. Der Koeffi- zientenschätzer 206 ist eingangsseitig mit einer Vergleichseinheit 208 verbun- den. Beide zusammen sind in einer Steuereinheit 210 integriert. In einem ersten Beispiel eines Betriebsverfahrens der erfindungsgemäßen Chip-Anordnung wird zunächst eine Auswahl aktiver Eingänge, das heißt aktiver Kopplungselemente auf Empfängerseite getroffen. Dazu sei angenommen, dass für 100 zu nutzende Kanäle 220 Eingänge genutzt werden. Die Eingänge der Signalschnittstelle des Empfängers sind geometrisch doppelt so dicht angeordnet wie die senderseitigen Kopplungselemente. Beispielsweise sind die 100 Kopplungselemente des Sen- ders in 10 um-Raster angeordnet. Der Empfänger hat auf dieser Breite 200 Kopplungselemente im 5 um-Raster. Darüber hinaus hat der Empfänger zusätz- lich je 10, also 20 Kanäle an beiden Rändern der Signalschnittstelle, die grobe Versetzungen auffangen können. Für jeden der 100 Kanäle ist ein Filter vorhan- den. Jedes von 100 Filtern der Empfangsschaltung hat M gleich 30 Eingänge.

Die Filter verhalten sich in einem einfachen Beispiel wie ein reiner Umschalter.

Das heißt : Die Filterbank reicht die Signale unverändert weiter. Die Wichtungss- chaltung 204 jedoch kombiniert die Signale gewichtet. Dabei erhält im einfachs- ten Falle nur ein einziger Filtereingang das Gewicht 1,0. Alle anderen erhalten 0,0 und werden damit inaktiv. in diesem Fall führt die Empfängerschaltung ledig- lich eine räumliche, also geometrische, Auswahl der optimalen Empfangskanäle aus. Dabei stehen für einen zu nutzenden Kanal jeweils 30 Empfangskanäle zur Auswahl.

In einer leicht unschärferen Version dieses Betriebsverfahrens wird das gesamte Gewicht je nach Empfang auf den Eingängen auf 1 bis 3 Eingänge aufgeteilt.

Zum Beispiel erhält ein Eingang a den Wichtungsfaktor 0,4, einen Eingang b den Wichtungsfaktor 0,4 und einen Eingang c) den Wichtungsfaktor 0,2. Die Eingän- ge a, b und c sind räumlich nebeneinander angeordnet. Auf diese Weise können unscharf verteilte Signale auf mehreren Eingängen erfasst werden. Aus einem reinen Umschalter wird ein Filter. Jedes solcher Filter hat M Eingänge, beispiels- weise M=30. Die Eingänge des Empfängers werden möglichst gleichmäßig auf die Eingänge der Filter verteilt. Im Idealfall würde jedes Filter um ((N*g+X-M)/N) Eingänge weiter nach rechts versetzt sein als sein Vorgänger. Gegebenfalls ge- brochene Verhältnisse werden durch Rundung auf ganze Zahlen angepasst. Bei- spielsweise ist ein Filter um zwei Eingänge weiterversetzt statt rechnerisch um 1,9 Eingänge. In einer Einstellphase werden die 220 Eingänge abgefragt. Die Steuereinheit 210 sucht nach bekannten Eigenschaften der 100 Signale. Hierzu fragt sie die Eingänge nacheinander ab. Die Eingänge, in denen die bekannten Signaieigenschaften am deutlichsten zu finden sind, werden aktiviert durch Ein- stellen der Filterkoeffizienten. Zur Verbesserung des Empfangs können, wie oben beschrieben, mehrere benachbarte Eingänge für ein Signal aktiviert werden.

Nach der Einstellphase werden in der Arbeitsphase der Empfangsschaltung die Daten über die eingestellten Filter an die Ausgänge übertragen. Dabei kann die Qualität der Daten überwacht werden und ggf. während der Übertragung durch Anpassung der Filter-und Wichtungskoeffizienten nachgestellt werden. Alternativ kann eine neue Einstellphase vorgenommen werden.

In einem zweiten Beispiel eines Betriebsverfahrens bildet jedes der Filter einen "rake receiver". Das Signal wird durch Einzelfilter verändert und anschließend zusammengesetzt. In diesem Fall besteht die Filterbank aus M Filtern, die jeweils das Signal verändern. Der Ausgang jedes dieser M Einzel-Filter ist die gewichte- te Summe einer Anzahl von zeitlich vorangegangenen Zuständen des Signals :

wobei S (j) ein an einem Filtereingang in einem Zeitschritt j anliegendes Signal ist, r die Gesamtzahl der berücksichtigten Zeitschritte, w ein vom jeweiligen Zeit- schritt j abhängiger Wichtungsfaktor und z ein das Filter bezeichnender Index.

Über die r Gewichte jedes Einzel-Filters wird dessen einzelne Filter-Charak- teristik eingestellt. Das Signal wird demnach in seinen Frequenzanteilen verän- dert. Die technisch übliche Variante hierfür ist ein Schieberegister der Länger r, das mit r Multiplizierern und eine Addierer verbunden ist. Jedem Verzögerungs- element der Verzögerungskette ist ein Multiplizierer und ein weiteres Verzöge- rungselement parallel nachgeschaltet. Lediglich das letzte Verzögerungsglied ist allein mit einem Multiplizierer verbunden. Die Ausgänge der Multiplizierer sind mit parallelen Eingängen eines Addierers verbunden. Die Wichtungsschaltung kom- biniert die M Signale gewichtet. Hierbei können mehrere Filter-Eingänge ein Ge- wicht ungleich 0 erhalten. Die Eingänge des Empfängers werden wie oben schon beschrieben auf die Eingänge der Filter verteilt.

In einer Einstellphase werden die 220 Eingänge abgefragt. Die Steuereinheit sucht nach bekannten Eigenschaften der 100 Signale. Hierzu fragt sie der Reihe nach die 220 Eingänge ab. Anschließend werden die Filterkoeffizienten und Wichtungsfaktoren geschätzt. Von dieser Anfangsschätzung ausgehend werden diese Koeffizienten und Faktoren weiter optimiert. Hierbei handelt es sich um ein Optimierungsproblem mit sehr vielen Freiheitsgraden. Zur Bewertung der Qualität des Signals können Korrelatoren in der Vergleichseinheit 208 vorgesehen sein, die das Signal mit einem bekannten Muster vergleichen. Die Ausgabe der Korre- latoren ist eine Zahl, die einem Maß für die Ähnlichkeit eines empfangenen Sig- nals mit einem vorgegebenen Muster entspricht. Algorithmen wie beispielsweise ein"least-mean-square-algorithmus"können genutzt werden, um die Koeffizien- ten in der Schätzeinheit 206 schrittweise zu optimieren.

In der Arbeitsphase werden die empfangenen Signale über die eingestellten Fil- ter an die Ausgänge übertragen. Während des Betriebes kann wie schon oben beschrieben die Qualität der Daten überwacht werden und ggf. während der Ü-

bertragung die Koeffizienten nachgestellt werden. Alternativ kann eine neue Ein- stellphase vorgenommen werden.

In der Praxis bietet es sich an, die beiden beschriebenen Betriebsverfahren ge- mischt zu verwenden. Ein reines Signalverarbeitungsverfahren wie zuletzt be- schrieben dürfte nicht praktikabel sein. Dagegen könnte eine reine Auswahl von Kopplungselementen in der Empfangsschaltung ohne ein nachträgliches Entmi- schen der Signale möglich sein. Zur Optimierung des Signal-Rauschabstandes bietet es sich jedoch an, mehrere Eingänge für einen Datenkanal zu nutzen.