技术领域

本发明涉及半导体领域， 尤其涉及一种高压半导体功率器件中的保护环 结构及其制造方法。 技术背景

随着石油煤炭储备不停地减少， 而人类的能源消耗却不断增加， 节能成 为二十一世纪人类的共识。 据美国能源部估计， 有三分之二的电力被用在马 达驱动上。 而主要应用于开关电源、 PWM脉宽调制器、 变频器等电子电路 中， 作为高频整流二极管、 续流二极管或阻尼二极管使用等功率器件， 绝缘 栅双极型晶体管 （Insulated Gate Bipolar Transistor,简称 IGBT)和与之配套的 快恢复二极管 （简称 FRD), 可以使马达驱动节能 20%〜30%。 可以预计， 功率器件会在未来快速增长。

半导体功率器件的结构离不开 PN结（PNjunction)。采用不同的掺杂工 艺， 通过扩散作用， 将 P型半导体与 N型半导体制作在同一块半导体（通常 是硅或锗） 基片上， 在它们的交界面就形成空间电荷区称 PN结。

然而，扩散形成的 PN结结深一般为几个微米，其曲率会导致电场� ��中， 使击穿电压远比平面结的低。 如平面结耐压超过 1200V 的器件， 如使用 5 微米深的结， 其曲率会导致电场集中使击穿电压低于 400V, 远低于平面结 的击穿电压， 因此在器件的需的外围需要保护环。 场板场限环结构是其中发 展较早的， 工艺比较简单， 同时不增加光刻层次的方法， 至今被广泛应用。

请参阅图 1， 图 1为现有技术中的场板场限环结构的截面示意� �。 如图 所示， 中间区域是器件区 9， 保护环由一系列嵌在 N型单晶硅区 3中的 P+ 型注入扩散区的扩散环 5、 以及最外围的 N+注入扩散层区的等位环 4 (工作 时接高压或悬浮）组成。 从保护环的截面来看， 保护环是以器件区 9为对称 结构， 器件区 9外的两个 P+型注入扩散区的扩散环 5之间的区域为主要的 耐压区。 紧邻器件区 9的 P+型注入扩散区的扩散环 5为零环， 该扩散环 5 在器件区 9工作时接零,再外一圈的 P+型注入扩散区的扩散环 5为第一环， 工作时悬浮， 依次类推， 即图 1的 P+型注入扩散区的扩散环 5(场限环部分) 不停重复， 可得到第二、 三、 四环以至更多的环， 以满足耐压的需求。 保护 环的制作过程大致如此，在衬底上，光刻 P+型注入扩散区的扩散环 5，注入， 然后， 光刻等位环区 4， 注入并推阱。

请参阅图 2， 图 2为应用于现有技术中的场限环结构的截面的� �节图； 其中， 细虚线是耗尽区边界， 点划线是电场切割线。 图 2中的现有技术的场 限环结构形成三角形的横向电场分布。

请参阅图 5， 图 5为应用于现有技术中的场限环和本发明两种� �构的氧 化层下电场分布的比较示意图； 其中的三角形电场分布为应用于现有技术中 的场限环结构一个环间距内的电场分布示意图 。 从图 5中可以看出， 现有技 术中的场限环结构形成三角形的横向电场分布 ， 其三角形左侧斜率大的由 P+型注入扩散区的扩散环 5区的 P型硅耗尽引入，右侧斜率小的区域由两个 P+型注入扩散区的扩散环 5区之间的 N型硅耗尽引入。

然而， 斜率的大小只与掺杂浓度有关， 掺杂高的斜率也大。 由于 P+型 注入扩散区的扩散环 5区的 P+型掺杂总比两个 P+型注入扩散区的扩散环 5 区之间的 N型掺杂高， 因此， 左侧的斜率也总比右侧的大， 三角形的顶点处 的电场就是击穿电场， 三角形所构成的三角形面积就是耐压值。

本领域技术人员知道， 如果随着耐压的增加， 则所需要的环的数目也相 应增加 (例如， 1200V的场限环结构通常需要使用 4个环， 3300V的耐压通常 需要 22个环)。 因此， 保护环面积随之增大， 保护环的设计时间也大大增加。

因此， 现有技术中的场限环结构形成三角形的横向电 场分布， 使环间距 没有得到充分利用。 如何环间距得到更充分的利用， 可以在相同耐压下使环 间距更小， 或每一环间距上耐压更高， 减少环的数目是目前业界急需解决的 问题。 发明概要

本发明的主要目的在于提供一种半导体功率器 件中的高压保护环结构， 通过改变现有技术中的环结构， 在相同的耐压值下， 通过缩短环间距， 从而 缩小了保护环面积， 或优化每一个环间距， 使每一环间距的耐压增加， 以减 少环的数目， 缩小保护环面积同时缩短保护环设计时间。

为达成上述目的， 本发明提供一种半导体高压器件的保护环结构 ， 其包 括： 第一 N型单晶硅衬底、 第二 N型单晶硅衬底、 间断的氧化层、 金属场 板、 器件区、 多个 P+型注入扩散环和等位环； 其中， 第二 N型单晶硅衬底 为位于第一 N型单晶硅衬底上的一层 N型单晶层;且其掺杂浓度低于第一 N 型单晶硅衬底； 间断的氧化层位于第二 N型单晶硅衬底的表面上； 金属场板 部分覆盖在露出的第二 N型单晶硅衬底的表面和氧化层上；器件区嵌� �第二 N型单晶硅衬底中；多个 P+型注入扩散环嵌于所述第二 N型单晶硅衬底中， 其中， 紧邻所述器件区的 P+型注入扩散环为零环， 且以器件区为中间区域 环绕分布， 在所述器件区工作时接零； 其他 P+型注入扩散环在所述器件区 工作时悬浮， 且以零环为中间区域， 一环环绕于另一个环的外圈； 等位环嵌 于第二 N型单晶硅衬底中， 且环绕于多个 P+型注入扩散环的外围。

优选地，所述第二 N型单晶硅衬底的深度大于 P+型注入扩散环的结深， 且小于 10微米。

优选地， 还包括零偏压下完全耗尽的 N型注入扩散环， 嵌于 P+型注入 扩散环的环内。

优选地， 所述 N型注入扩散环靠近位于所述 P+型注入扩散环的内环边 界。

优选地， 所述 N型注入扩散环位于所述 P+型注入扩散环的内环边界和 耗尽区边界之间。

优选地， 所述 N型注入扩散环的底边小于或与 P+型注入扩散环内的耗 尽区边界底边平齐。

优选地， 所述 N型注入扩散环的掺杂难度高于较衬底的要高� �第二 N 型单晶硅衬底， 且小于等于 lel5/cm ³ 。

优选地， 所述氧化层的厚度为 50nm。

为达成上述目的，本发明还提供一种半导体高 压器件保护环结构的制造 方法， 包括如下步骤：

步骤 S01 :区熔硅第一 N型单晶硅衬底上外延轻掺的第二 N型单晶硅衬 底； 其中， 第二 N型单晶硅衬底的掺杂浓度低于第一 N型单晶硅衬底； 步骤 S02: 在第二 N型单晶硅衬底表面上生长一薄层氧化层， 光刻生成 等位环区， 注入 N型杂质， 去胶后推阱； 步骤 S03：在第二 N型单晶硅衬底表面上和间断的氧化层上生长� �氧化； 光刻 P+型注入扩散环区， 刻蚀氧化层， 在扩散环区注入 P+型杂质， 生成 P+ 型注入扩散环， 并推阱； 光刻器件区， 刻蚀场氧化层；

步骤 S04: 金属沉积刻蚀， 钝化层沉淀刻蚀， 背面注入减薄， 注入杂质 激活， 背面金属沉积。

优选地， 所述的步骤 S02还包括： 光刻 N型注入扩散环区， 并注入 N 型杂质， 生成 N型注入扩散环。

从上述技术方案可以看出， 本发明的半导体功率器件中的高压保护环结 构引入了 N型外延和 P型环内侧的 N型环， 使现有技术中的高压保护环结 构所形成的三角形电场分布变成梯形分布。因 此，在相同的耐压值的情况下， 本发明的场板加场限环结构， 不仅优化每一个环间距缩， 减少了环的数目， 节省面积， 同时也缩短保护环设计时间。 附图说明

图 1为应用于现有技术中的场限环结构的截面示� �图；

图 2为应用于现有技术中的场限环结构的截面的� �节图； 其中， 细虚线 是耗尽区边界， 点划线是电场切割线；

图 3为本发明一具体实施例的场限环结构截面图� �意图；

图 4为本发明图 3中本发明结构的细节图， 细虚线是耗尽区边界， 点划 线是电场切割线；

图 5为应用于现有技术中的场限环和本发明两种� �构的氧化层下电场分 布的比较示意图； 其中， 现有技术场限环结构所形成三角形电场分布， 本发 明的场限环结构所形成的梯形电场分布。 发明内容

体现本发明特征与优点的一些典型实施例将在 后段的说明中详细叙述。 应理解的是本发明能够在不同的示例上具有各 种的变化， 其皆不脱离本发明 的范围，且其中的说明及图示在本质上当作说 明之用，而非用以限制本发明。

上述及其它技术特征和有益效果， 将结合实施例及附图 3-5对本发明的 场板加场限环的保护环结构进行详细说明。

请参阅图 3， 图 3为本发明一具体实施例场板加场限环的保护� �结构截 面示意图。 为叙述方便起见， 在本发明的实施例中， 器件区 9外的保护环仅 包括两个 P+型注入扩散环 5和一个等位环 4，在其它的实施例中， P+型注入 扩散环 5可以根据耐压的需要设置 3、 4、 5个或更多， 在此不再赘述。

本发明与现有技术所应用结构不相同的是： 从第一 N 型单晶硅衬底 3 上增加了一层轻掺 N型外延层 （即第二 N型单晶硅衬底 8 ) 和在 P+型注入 扩散环 5内嵌了零偏压下完全耗尽的 N型注入扩散环 6。

我们知道，第一 N型单晶硅衬底 3区的掺杂成数量级的提高，可以有限 地提高击穿电场， 但时耗尽区宽度变小， 会在器件区早早击穿。 请再参阅图 5， 如果想把图 5所示的三角形电场分布中的斜率做小， 需要第一 N型单晶 硅衬底 3区的低浓度 N型的掺杂。 由于 N掺杂浓度 （第一 N型单晶硅衬底 3区） 决定漂移区的电学特性， 不能随意选择， 因此， 本发明采用了在第一 N型单晶硅衬底 3上外延一层比第一 N型单晶硅衬底 3掺杂更低的第二 N 型单晶硅衬底 8区。 如图 3所示，在本发明的一个实施例中， 该保护环结构包括第一 N型单 晶硅衬底 3、 第二 N型单晶硅衬底 8、 嵌于第二 N型单晶硅衬底 8中的器件 区 9、在第二 N型单晶硅衬底 8表面上具有间断的氧化层 2以及金属场板 1 ; 金属场板 1是部分覆盖在露出的第二 N型单晶硅衬底 8的表面和氧化层 2 上。 优选地， 氧化层 2的厚度为 50nm。

每个器件区 9的保护环结构由 2个嵌于 N型单晶硅衬底 3中的 P+型注 入扩散环 5和一个等位环 4， 且以器件区 9为中间区域环绕分布。 其中， 第 二 N型单晶硅衬底 8为从第一 N型单晶硅衬底 3上外延一层的 N型单晶层； 且其掺杂浓度低于第一 N型单晶硅衬底 3。

紧邻器件区 9的 P+型注入扩散环 5为零环， 在器件区 9工作时接零； 另一个 P+型注入扩散环 5， 以零环为中间区域， 且环绕于零环的外圈， 在器 件区 9工作时悬浮； N+注入扩散等位环 4环绕于 P+型注入扩散环 5的外圈， 在器件区 9工作时， 等位环 4接高压或悬浮。

更进一步地， 第二 N型单晶硅衬底 8的深度大于 P+型注入扩散环 5的 结深， 且小于 10微米。

请参阅图 4， 图 4为本发明图 3中本发明保护环结构的细节图， 其中， 细虚线是耗尽区边界， 点划线是电场切割线。 如图所示， 在本发明的一些实 施例中包括的零偏压下完全耗尽的 N型注入扩散环 6， 嵌于 P+型注入扩散 环 5的环内， 提供了正电荷， 使电场迅速上升， 从而形成梯形电场。优选地， 每个 P+型注入扩散环 5中均包含 N型注入扩散环 6， 且 N型注入扩散环 6 须完全耗尽才能提供正电荷。

更进一步地， N型注入扩散环 6靠近位于 P+型注入扩散环 5的外环边 界。 较优地， N型注入扩散环 6靠近位于所述 P+型注入扩散环 5的内环边 界， 即 N型注入扩散环 6位于 P+型注入扩散环 5的内环边界和耗尽区边界 之间。

众所周知， P+型环区引入的 N区的电荷数目越多， P+型环区之间的 N 型单晶硅内的 P型区的电荷数目越多， 附加电场越强。 因此， 在设计中尽量 增加这 N型注入扩散环 6区域的面积， 在实际的设计中， 一般将 N型注入 扩散环 6的底边尽量设计成与 P+型注入扩散环 5内的耗尽区边界底边平齐。

而且， 因需要完全耗尽， 掺杂不能非常高， 因此， N型注入扩散环 6的 掺杂浓度高于第一 N型单晶硅衬底 3， 而一般情况下， 对于 1200V的第一 N 型单晶硅衬底 3掺杂为 6.5el3/cm ³ 。 N型注入扩散环 6 区的掺杂可以比第二 N型单晶硅衬底 8区域的高接近两个数量级，但小于等于 lel5/cm ³ 。且在 P+ 型注入扩散环 5内的内侧的 N型注入扩散环 6必须完全覆盖 P+型注入扩散 环 5的内侧。

请参阅图 5， 图 5为应用于现有技术中的场限环和本发明两种� �构的氧 化层下电场分布的比较示意图； 其中， 梯形电场分布为应用于本发明实施例 中的场限环结构一个环间距内的电场分布示意 图。

如图 5所示，本发明保护环结构使一个环间距内的� �场分布从三角形电 场变为梯形电场， 其梯形电场的面积即代表耐压值， 可以看出， 梯形电场的 面积大于三角型电场的面积。 可以看出， 梯形电场比三角形电场更有效地利 用面积。在实际应用中， 可以根据需要从两种情况下考虑使用梯形电场 的方 式： 第一种是在相同的耐压下， 所设计的结构要求两个 P+型注入扩散环 5 之间的距离更小。第二种是要求优化每一个环 间距，使梯形电场的效率最大， 即每个环的耐压达到最大。 不论怎样， 在相同的耐压要求的情况下， 均可以 减少使用的环的数目， 从而减少了面积。例如， 对于商用的 3300V的耐压环 的数目一般需要 22个， 在器件模拟阶段都需要大量时间， 需要逐个加环优 化， 每增加一环， 需要增加时间， 因此， 如果减少了环的数量， 可以大大缩 短保护环设计时间。

在本发明的一个实施例中， 上述半导体高压器件保护环结构的制造方法 可以包括如下步骤：

步骤 S01 :区熔硅第一 N型单晶硅衬底上外延轻掺的第二 N型单晶硅衬 底； 其中， 第二 N型单晶硅衬底的掺杂浓度低于第一 N型单晶硅衬底； 步骤 S02: 在第二 N型单晶硅衬底表面上生长一薄层氧化层， 光刻生成 等位环区， 注入 N型杂质， 去胶后推阱；

步骤 S03：在第二 N型单晶硅衬底表面上和间断的氧化层上生长� �氧化； 光刻 P+型注入扩散环区， 刻蚀氧化层， 在扩散环区注入 P+型杂质， 生成 P+ 型注入扩散环， 并推阱； 光刻器件区， 刻蚀场氧化层；

步骤 S04: 金属沉积刻蚀， 钝化层沉淀刻蚀， 背面注入减薄， 注入杂质 激活， 背面金属沉积。

在本发明的较佳的实施例中，在步骤 S02后，还包括光刻 N型注入扩散 环区， 并注入 N型杂质， 生成 N型注入扩散环。 如果 N型注入扩散环形成 后， 当然， 在步骤 S03中生成的 P+型注入扩散环一定是要包含 N型注入扩 散环， 且较优地， N型注入扩散环 6靠近位于所述 P+型注入扩散环 5的内 环边界， 即 N型注入扩散环 6位于 P+型注入扩散环 5的内环边界和耗尽区 边界之间。 综上所述， 本发明的结构引入了轻掺外延第二 N型单晶硅衬底和在 P+ 型注入扩散区的扩散环环内侧的 N型注入扩散环，使传统结构的三角形电场 分布变成梯形分布。 在相同的耐压值下可以缩短环间距， 从而缩小了保护环 面积； 或优化每一个环间距， 使每一环间距的耐压增加， 以减少环的数目， 缩小保护环面积同时缩短保护环设计时间。

以上所述的仅为本发明的实施例，所述实施例 并非用以限制本发明的专 利保护范围， 因此凡是运用本发明的说明书及附图内容所作 的等同结构变 化， 同理均应包含在本发明的保护范围内。