Titre : AMPLIFICATEUR RADIOFRÉQUENCE

Des modes de réalisation et de mise en œuvre concernent des amplificateurs radiofréquence, par exemple des amplificateurs radiofréquence CMOS. Plus particulièrement, des modes de réalisation concernent les amplificateurs radiofréquence à plusieurs étages.

Un amplificateur radiofréquence permet d’amplifier un signal radiofréquence.

Les amplificateurs radiofréquence à plusieurs étages (en anglais « multi-stage amplifiers ») sont généralement utilisés pour obtenir un gain élevé entre un signal arrivant en entrée de l’amplificateur radiofréquence et un signal en sortie de l’amplificateur radiofréquence. En particulier, un amplificateur radiofréquence à plusieurs étages peut comprendre un étage d’attaque (en anglais « driver stage ») et un étage de puissance (en anglais « power stage »).

Par exemple, les amplificateurs à plusieurs étages peuvent être utilisés dans des dispositifs destinés à l’Internet des Obj ets (connu également par l’acronyme IOT de l’anglais « Internet of Things »).

Chaque étage amplificateur peut être un amplificateur CMOS par exemple. Il est également possible d’utiliser d’autres technologies pour réaliser les étages amplificateurs. Par exemple, les étages amplificateurs peuvent être réalisés à partir de transistors bipolaires.

Les amplificateurs radiofréquence à plusieurs étages comprennent généralement un dispositif d’adaptation d’impédance entre chaque étage de l’amplificateur radiofréquence (en anglais « interstage matching network »).

Le dispositif d’adaptation d’impédance entre deux étages présente une entrée reliée à une sortie d’un premier étage qui est le plus en amont parmi ces deux étages, et une sortie reliée à une entrée du deuxième étage, qui est le plus en aval parmi ces deux étages. Le dispositif d’adaptation d’impédance permet d’adapter l’impédance de sortie du premier étage par rapport à l’impédance d’entrée du deuxième étage.

En particulier, comme représenté à la figure 1, l’étage de puissance PSO et son circuit de polarisation associé (non représenté) présentent une impédance d’entrée qui peut être représentée à une fréquence donnée par une résistance Rp psin et une capacité Cp psin parallèles l’une à l’autre et par rapport à l’étage de puissance. Ainsi, la résistance 1/Rp_psin est la partie réelle de l’admittance d’entrée et la capacité Cp psin est la partie imaginaire de l’admittance d’entrée de l’étage de puissance. Par exemple, l’impédance d’entrée de l’étage de puissance peut être représentée par une résistance de l’ordre de 50W en parallèle d’une capacité lOpF.

En outre, comme représenté à la figure 2, l’étage d’attaque DSO et son circuit de polarisation associé (non représenté) présentent une impédance de sortie qui peut être représentée à une fréquence donnée comme une résistance Rp dsout et une capacité Cp dsout parallèles l’une à l’autre et par rapport à l’étage d’attaque DSO. Par exemple, la capacité Cp dsout a une valeur entre 0 et 5pF.

Par ailleurs, comme représenté à la figure 3, il est souhaitable de présenter à l’étage d’attaque DSO une charge optimale pouvant être représentée par une résistance Rp load ds et une inductance Lp load ds en parallèles l’une à l’autre et par rapport à l’étage d’attaque DSO.

Il est souhaitable que l’inductance Lp load ds de la charge souhaitée de l’étage d’attaque résonne avec la capacité Cp dsout de l’impédance de sortie de l’étage d’attaque à ladite fréquence donnée pour minimiser les pertes de puissance. Pour la même raison, il est important que le dispositif d’adaptation présente à l’étage de puissance une impédance ayant une partie imaginaire égale à une inductance résonnante avec la capacité Cp psin de l’impédance d’entrée de l’étage de puissance.

Il est préférable que le dispositif d’adaptation d’impédance soit le plus petit possible, qu’il minimise les pertes entre les deux étages et qu’il fonctionne pour une largeur de bande la plus grande possible. Par exemple, il est avantageux que le dispositif d’ adaptation d’impédance puisse fonctionner sur une largeur de bande s’étendant entre 663MHz et 915MHz, notamment pour la téléphonie cellulaire.

Par ailleurs, le dispositif d’adaptation d’impédance comprend principalement des composants passifs.

Généralement, le dispositif d’adaptation d’impédance entre les deux étages d’amplification est un circuit comprenant des éléments inductifs et des éléments capacitifs. Un tel dispositif d’adaptation d’impédance permet d’alimenter l’étage d’attaque et d’effectuer un blocage du courant continu entre l’étage d’attaque et l’étage de puissance.

Par exemple, la figure 4 illustre un dispositif d’adaptation d’impédance entre un premier étage amplificateur DS I et un deuxième étage amplificateur PS I . Le dispositif d’adaptation d’impédance DAI1 comprend un élément inductif IND1 et un élément capacitif CAP1 en série.

Le dispositif d’adaptation d’impédance DAI1 présente une entrée entre une première borne de l’élément inductif IND 1 et une première borne de l’élément capacitif CAP1. Cette entrée du dispositif d’adaptation d’impédance DAI1 est reliée à la sortie de l’étage d’attaque DS I .

Le dispositif d’adaptation d’impédance DAI1 présente également une sortie reliée à une deuxième borne de l’élément capacitif CAP 1 du dispositif d’adaptation et à une entrée de l’étage de puissance PS I .

La capacité CAP1 permet d’isoler en courant continu l’étage d’attaque et l’étage de puissance, et rend possible l’application d’une tension de polarisation VGPS pour l’étage de puissance.

Le dispositif d’adaptation d’impédance DAI1 comprend également une entrée reliée à une deuxième borne de l’élément inductif IND1 du dispositif d’adaptation d’impédance DAI1 et à un élément capacitif de découplage CD1 .

Une tension de polarisation VBAT DS de l’étage d’attaque peut être appliquée sur la deuxième borne de l’élément inductif IND 1.

Les valeurs de l’élément inductif IND1 et de l’élément capacitif CAP1 du dispositif d’adaptation d’impédance DAI1 sont choisies pour présenter la charge désirée à l’étage DS I .

Cependant la flexibilité du dispositif d’adaptation d’impédance DAI1 est limitée, et il n’est pas toujours possible de réaliser la charge désirée avec des éléments intégrés.

En variante, le dispositif d’adaptation d’impédance peut être un circuit LCL, comme représenté à la figure 5. En particulier, la figure 5 illustre un dispositif d’adaptation d’impédance DAI2 entre un étage d’attaque DS2 et un étage de puissance PS2.

Le dispositif d’adaptation d’impédance DAI2 comprend deux éléments inductifs IND2, IND3 et un élément capacitif en série CAP2. En particulier, un premier élément inductif IND2 présente une première borne reliée à une première borne de l’élément capacitif CAP2, et un deuxième élément inductif IND3 présente une première borne reliée à une deuxième borne de l’élément capacitif CAP2.

Le dispositif d’adaptation d’impédance DAI2 présente une entrée entre la première borne du premier élément inductif IND2 et la première borne de l’élément capacitif CAP2. Cette entrée est reliée à la sortie de l’étage d’attaque DS2.

Le dispositif d’adaptation d’impédance DAI2 présente une sortie entre la première borne du deuxième élément inductif IND3 et la deuxième borne de l’élément capacitif CAP2. Cette sortie est reliée à l’entrée de l’étage de puissance PS2.

Par ailleurs, le dispositif d’adaptation d’impédance DAI2 comprend une deuxième entrée au niveau d’une deuxième borne du premier élément inductif IND2.

Cette deuxième sortie est reliée à un premier élément capacitif de découplage CD2.

Le dispositif d’adaptation d’impédance DAI2 comprend en outre une troisième sortie au niveau d’une deuxième borne du deuxième élément inductif IND3. Cette troisième sortie est reliée à un deuxième élément capacitif de découplage CD3.

Un tel dispositif d’adaptation d’impédance DAI2 facilite la réalisation de la charge désirée en sortie de l’étage d’attaque DS. La valeur de l’inductance du premier élément inductif IND2, la valeur de l’inductance du deuxième élément inductif IND3 et la valeur de la capacité de l’élément capacitif CAP2 sont choisies pour obtenir la partie réelle et la partie imaginaire de l’impédance souhaitée en sortie de l’étage d’attaque DS.

Un tel dispositif d’adaptation DAI2 présente néanmoins l’inconvénient d’obtenir une charge souhaitée seulement sur une courte plage de fréquences.

Afin d’augmenter la plage des fréquences pour lesquelles le dispositif d’adaptation d’impédance permet d’obtenir la charge souhaitée, comme illustré à la figure 6, le dispositif d’adaptation d’impédance peut comprendre un élément capacitif commuté CAP3 en parallèle du premier élément inductif IND2 du côté de l’étage d’attaque ou en parallèle du deuxième élément inductif du côté de l’étage de puissance. Cet élément capacitif commuté CAP3 permet de moduler la valeur de l’inductance de l’élément inductif IND2 de façon à compenser son impact en fréquence.

Néanmoins, un tel dispositif d’adaptation d’impédance DAI présente plusieurs inconvénients. En particulier, la résistance du commutateur COM lorsqu’il est activé augmente la perte de puissance du dispositif d’adaptation d’impédance. Une telle perte de puissance peut être critique lorsque le gain de l’étage de puissance est faible et ne permet pas de compenser cette perte de puissance.

Il existe donc un besoin de proposer un amplificateur radiofréquence présentant un dispositif d’adaptation d’impédance permettant d’obtenir de bonnes performances radiofréquences. Il existe également un besoin de présenter un tel amplificateur radiofréquence présentant des dimensions réduites.

Selon un aspect, il est proposé un circuit intégré comprenant un amplificateur radiofréquence comportant :

- au moins deux étages amplificateurs,

- un dispositif d’adaptation d’impédance entre deux étages amplificateurs de l’amplificateur radiofréquence, le dispositif d’adaptation comprenant deux lignes couplées par induction électromagnétique, une première ligne étant reliée à une sortie du premier étage amplificateur et une deuxième ligne étant reliée à une entrée du deuxième étage amplificateur.

Un tel dispositif d’adaptation d’impédance permet de remplacer un circuit LCL avec ou sans élément capacitif commuté par des lignes couplées.

Un tel dispositif d’adaptation présente l’avantage de ne pas utiliser un élément capacitif de découplage.

En outre, un tel dispositif d’adaptation d’impédance peut permettre d’éviter d’utiliser un élément capacitif commuté. Un élément capacitif commuté peut néanmoins être utilisé afin de couvrir une grande bande de fréquences, par exemple entre 1695 MHz et 2020 MHz.

Un tel dispositif d’adaptation d’impédance présente une taille réduite car les deux lignes couplées occupent un espace de l’ordre de celui pouvant être occupé par un élément inductif. En outre, un tel dispositif d’adaptation est configuré pour obtenir une charge souhaitée sur une grande plage de fréquences avec peu de pertes de puissance.

L’amplificateur radiofréquence peut être choisi parmi tout type d’amplificateur à plusieurs étages. Par exemple, l’amplificateur radiofréquence peut être un amplificateur de puissance ou bien un amplificateur faible bruit.

Dans un mode de réalisation avantageux, la deuxième ligne présente des dimensions permettant de compenser une composante capacitive d’entrée (Cp psin) du deuxième étage amplificateur.

De préférence, la première ligne présente des dimensions permettant d’obtenir la charge (Rp load ds) requise en sortie du premier étage amplificateur.

Avantageusement, les lignes couplées sont disposées de façon à maximiser un facteur de couplage entre ces lignes.

Dans un mode de réalisation avantageux, la première ligne couplée présente une première borne reliée au premier étage amplificateur et une deuxième borne reliée à un élément capacitif de découplage.

Dans un mode de réalisation avantageux, la première borne de la première ligne est reliée au premier étage amplificateur par l’intermédiaire d’un élément inductif.

Avantageusement, le premier étage amplificateur et le deuxième étage amplificateur sont configurés de façon à obtenir un ratio entre une résistance (Rp psin) vue en entrée du deuxième étage et une résistance (Rp load ds) de la charge souhaitée en sortie du premier étage inférieur à 5. En d’autres termes le ratio entre la partie réelle de l’admittance souhaitée en sortie du premier étage et la partie réelle de l’admittance vue en entrée du deuxième étage est inférieur à 5.

De préférence, la première ligne et la deuxième ligne du dispositif d’adaptation d’impédance sont enroulées l’une autour de l’autre.

Dans un mode de réalisation avantageux, la première ligne et la deuxième ligne sont enroulées autour de l’élément capacitif de découplage relié à la première ligne ou d’un élément capacitif de découplage relié à la deuxième ligne. Cela est possible lorsque les lignes couplées sont suffisamment longues pour pouvoir être enroulées autour d’un de ces éléments capacitifs de découplage.

Cela permet de réduire un espace d’occupation du dispositif d’adaptation d’impédance et de l’élément capacitif de découplage dans le circuit intégré.

Avantageusement, le premier étage amplificateur et le deuxième étage amplificateur sont des amplificateurs radiofréquence CMOS (acronyme de l’anglais « Complementary métal oxide semi-conductor »). Néanmoins, il est également possible d’utiliser d’autres technologies pour réaliser les étages amplificateurs. Par exemple, les étages amplificateurs peuvent être réalisés à partir de transistors bipolaires.

De préférence, le premier étage amplificateur est un étage d’attaque, et le deuxième étage amplificateur est un étage de puissance. Le premier étage amplificateur peut aussi être un étage de pré-attaque (en anglais « pre- driver stage ») et le deuxième étage amplificateur peut être un étage d’attaque.

Selon un autre aspect, il est proposé un objet comprenant :

- une antenne radioélectrique,

- un circuit intégré tel que défini précédemment, l’amplificateur radiofréquence étant relié à l’antenne radioélectrique de façon à pouvoir délivrer à l’antenne radioélectrique un signal radiofréquence amplifié à partir d’un signal radiofréquence reçu en entrée de cet amplificateur radiofréquence.

L’amplificateur radioélectrique peut être relié indirectement à l’antenne radioélectrique, notamment par l’intermédiaire de circuits de commutation et de filtres.

D'autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels :

[Fig 1]

[Fig 2]

[Fig 3]

[Fig 4]

[Fig 5] [Fig 6] déjà décrites, illustrent schématiquement des amplificateurs radiofréquence de l’art antérieur,

[Fig 7]

[Fig 8]

[Fig 9]

[Fig 10] illustrent schématiquement des modes de réalisation et de mise en œuvre de l’invention.

La figure 7 représente un circuit intégré CI selon un mode de réalisation de l’invention.

Le circuit intégré comprend un amplificateur radiofréquence AMP. L’amplificateur radiofréquence AMP est configuré pour amplifier la puissance d’un signal radiofréquence RFIN.

L’amplificateur radiofréquence AMP est configuré pour pouvoir être relié à une antenne radioélectrique (non représentée) de façon à pouvoir délivrer un signal radiofréquence amplifié RFOUT à cette antenne radioélectrique.

Un tel amplificateur radiofréquence peut notamment être intégré dans un objet comprenant une antenne radioélectrique, notamment de façon à pouvoir être utilisé dans le cadre de l’Internet des objets.

L’amplificateur radiofréquence comprend deux étages amplificateurs DS, PS. Néanmoins, il est possible de prévoir un amplificateur radiofréquence comprenant plus de deux étages amplificateurs. L’amplificateur radiofréquence peut par exemple comprendre trois étages amplificateurs.

Dans le mode de réalisation représenté à la figure 1, l’étage amplificateur DS situé le plus en amont est un étage d’attaque (en anglais « driver stage ») et l’étage amplificateur PS suivant est un étage de puissance (en anglais « power stage »). En variante, l’étage amplificateur le plus en amont peut-être un étage de pré-attaque (en anglais « pre-driver stage ») et l’étage amplificateur suivant est un étage d’attaque.

Chaque étage amplificateur DS, PS est un amplificateur CMOS.

Avantageusement, le premier étage amplificateur DS (l’étage d’attaque) présente une impédance de sortie proche d’une impédance d’entrée du deuxième étage amplificateur PS (l’étage de puissance). En particulier, le premier étage amplificateur DS et le deuxième étage amplificateur PS sont configurés de façon à obtenir un ratio entre une résistance (Rp psin sur la figure 1) vue en entrée du deuxième étage et une résistance de la charge (Rp load ds sur la figure 3) souhaitée en sortie du premier étage inférieur à 5.

L’amplificateur radiofréquence AMP comprend un dispositif d’adaptation d’impédance DAI entre les deux étages amplificateurs DS, PS.

Le dispositif d’adaptation d’impédance DAI est configuré pour fournir une charge souhaitée en sortie du premier étage amplificateur DS (l’étage d’attaque) à partir de l’impédance en entrée du deuxième étage amplificateur PS (l’étage de puissance).

Plus particulièrement, le premier étage amplificateur DS, c’est-à-dire l’étage d’attaque, présente une entrée DSIN configurée pour recevoir le signal radiofréquence RFIN. Ce premier étage amplificateur DS présente également une sortie DSOUT reliée à une entrée principale II du dispositif d’adaptation d’impédance DAI.

Le deuxième étage amplificateur PS, c’est-à-dire l’étage de puissance, présente une entrée PSIN reliée à une sortie principale 01 du dispositif d’adaptation d’impédance DAI. Ce deuxième étage amplificateur PS présente également une sortie PSOUT reliée à l’antenne radioélectrique, notamment par l’intermédiaire de circuits de commutation et de filtres (non représentés).

Le dispositif d’adaptation d’impédance DAI comprend deux lignes Ll, L2 couplées par induction électromagnétique.

Une première ligne Ll présente une première borne reliée à l’entrée principale II du dispositif d’adaptation d’impédance DAI. Comme vu précédemment, cette entrée principale II du dispositif d’adaptation d’impédance est reliée à la sortie DSOUT du premier étage amplificateur DS.

La première ligne Ll présente également une deuxième borne reliée à une sortie 02 du dispositif d’adaptation d’impédance. Cette sortie 02 est reliée à un élément capacitif de découplage CD4. L’élément capacitif de découplage CD4 présente donc une première borne reliée à la deuxième borne de la première ligne Ll et une deuxième borne reliée à une masse GND.

Une deuxième ligne L2 présente une première borne reliée à la sortie principale 01 du dispositif d’adaptation d’impédance. Comme vu précédemment, cette sortie principale 01 du dispositif d’adaptation d’impédance DAI est reliée à l’entrée PSIN du deuxième étage amplificateur PS. Plus particulièrement, la sortie principale 01 du dispositif d’adaptation d’impédance DAI est reliée à l’entrée PSIN du deuxième étage amplificateur PS par l’intermédiaire d’un élément capacitif CAP4.

L’élément capacitif CAP4 empêche une polarisation VGPS du premier étage de fuir à travers la deuxième ligne couplée L2.

La deuxième ligne L2 présente également une deuxième borne reliée à une sortie 03 du dispositif d’adaptation d’impédance DAI. Cette sortie 03 est reliée à la masse GND.

La première ligne L1 et la deuxième ligne L2 sont disposées de façon à être les plus rapprochées possible de façon à maximiser un facteur de couplage entre ces deux lignes Ll, L2.

La deuxième ligne L2, qui est reliée au deuxième étage amplificateur, est configurée pour compenser la capacité Cp psin de l’impédance d’entrée du deuxième étage DS (voir figure 1). La largeur de la deuxième ligne est choisie de façon à être suffisamment grande pour respecter une contrainte de courant (électromigration).

En particulier, l’inductance de la deuxième ligne L2 est choisie de sorte qu’elle soit égale à L2 = l/(Cp_psin x w ² ), où Cp psin est la capacité parallèle vue en entrée du deuxième étage PS et w est la pulsation relative à une fréquence centrale de fonctionnement.

La première ligne Ll, qui est reliée au premier étage amplificateur DS, est configurée pour respecter la résistance Rp load ds de la charge requise par le premier étage amplificateur DS.

En particulier, lorsque le facteur de couplage entre la première ligne Ll et la deuxième ligne L2 est proche de 1 , l’inductance de la première ligne Ll est choisie de sorte qu’elle soit égale à Ll = (L2 x Rp_load_ds)/Rp_psin.

Lorsque le circuit intégré comprend plusieurs couches de métal, les lignes couplées Ll, L2 sont réalisées avec la couche de métal la plus épaisse. Généralement, les lignes Ll, L2 présentent une épaisseur comprise entre 2pm et 4pm.

Il peut être préférable de réaliser les lignes couplées à partir de deux couches métalliques disposées à des hauteurs différentes afin d’obtenir deux lignes couplées l’une au-dessus de l’autre. Cela permet d’augmenter le facteur de couplage entre les deux lignes.

La première ligne L1 reliée au premier étage amplificateur DS peut également être configurée pour être utilisée comme ligne de polarisation pour ce premier étage amplificateur DS. En particulier, une tension de polarisation VBAT DS peut être appliquée sur la deuxième borne de la première ligne Ll .

Il est possible de faire de même pour le deuxième étage amplificateur PS. Dans ce cas, comme représenté à la figure 8, la deuxième borne de la deuxième ligne L2 est reliée à la masse par l’intermédiaire d’un élément capacitif de découplage CD5.

Une tension de polarisation VGPS est alors appliquée sur la deuxième borne de la deuxième ligne L2. En outre, la première borne de la deuxième ligne L2 est directement reliée au deuxième étage amplificateur PS. Le circuit intégré ne comprend donc pas d’élément capacitif entre la première borne de la deuxième ligne et le deuxième étage.

Comme représenté à la figure 9, la deuxième ligne L2 est enroulée autour de la première ligne Ll de sorte que les deux lignes couplées soient le plus proches possible l’une de l’ autre.

En outre, afin d’optimiser l’espace occupé par les lignes couplés Ll, L2, il est avantageux d’enrouler les lignes couplées autour de l’élément capacitif de découplage CD4.

L’élément capacitif de découplage CD4 occupe alors un espace au centre des deux lignes enroulées Ll , L2. Cet espace est nécessaire et est laissé non occupé lorsque la capacité de découplage CD4 est placé à côté des lignes couplés. En variante, il est possible d’enrouler les lignes couplées autour de l’élément capacitif de découplage CD5.

Par ailleurs, le fait de placer l’élément capacitif de découplage CD4 au centre des deux lignes enroulées Ll, L2 permet de diminuer les pertes de puissance. En particulier, en plaçant l’élément capacitif de découplage CD4 au centre, la deuxième borne de la première ligne Ll peut être directement reliée à l’élément capacitif de découplage CD4 au centre.

Plus particulièrement, lorsque l’élément capacitif de découplage CD4 n’est pas placé au centre mais à côté des lignes enroulées Ll, L2, la première ligne repasse sous les lignes enroulées pour pouvoir connecter sa deuxième borne à l’élément capacitif de découplage. Cela peut entraîner des pertes de puissance.

La figure 10 illustre une variante du circuit intégré de la figure 8. Ici, le circuit intégré diffère de celui de la figure 8 en ce qu’il comprend un dispositif d’adaptation d’impédance présentant une entrée principale II reliée à la sortie du premier étage amplificateur DS par l’intermédiaire d’un élément inductif Lmatch.

L’élément inductif Lmatch est utilisé pour que le dispositif d’adaptation DAI résonne avec la capacité de l’impédance de sortie du premier étage.

Un tel élément inductif Lmatch peut être utilisé lorsque la capacité Cp dsout vue en sortie du premier étage peut avoir un impact non négligeable sur les performances, notamment sur le gain de l’amplificateur et sur le rendement en puissance ajoutée (en anglais « power added efficiency »). En particulier, plus la capacité Cp dsout ou plus la pulsation w est grande, plus une fuite du signal en sortie du premier étage vers la masse est importante.

En particulier, la valeur de l’inductance de l’élément inductif Lmatch peut être déterminée selon la formule : où Rp load ds est la charge souhaitée du premier étage amplificateur DS, Cp dsout est la capacité de l’impédance de sortie du premier étage amplificateur DS, et w est la pulsation relative à la fréquence de fonctionnement.

En outre, dans ce cas la valeur de l’inductance de la première ligne L1 est choisie comme étant égale à L1 = (L2 x Rmatch) /Rpjpsin,

R psin étant la résistance de l’impédance d’entrée du deuxième étage, Rmatch étant ég ^s al à Rmatch = où Rp load — ds est la charge souhaitée du premier étage amplificateur DS, Cp dsout est la capacité de l’impédance de sortie du premier étage, et w est la pulsation relative à la fréquence de fonctionnement.

Une tension de polarisation VBAT DS peut être appliquée sur la deuxième borne de la première ligne L1 fait alors office de bobine d’arrêt (en anglais « choke »). Les dispositifs d’adaptation d’impédance décrits peuvent être utilisés entre deux étages amplificateurs de type asymétriques (en anglais « single ended ») ou différentiels (en anglais « differential »), ou entre un étage amplificateur de type asymétrique et un étage amplificateur de type différentiel.